KR101309043B1 - 원자층 증착법에 의한 루테늄 박막 형성 방법 및 그를 이용한 루테늄 박막 - Google Patents

원자층 증착법에 의한 루테늄 박막 형성 방법 및 그를 이용한 루테늄 박막 Download PDF

Info

Publication number
KR101309043B1
KR101309043B1 KR1020120009749A KR20120009749A KR101309043B1 KR 101309043 B1 KR101309043 B1 KR 101309043B1 KR 1020120009749 A KR1020120009749 A KR 1020120009749A KR 20120009749 A KR20120009749 A KR 20120009749A KR 101309043 B1 KR101309043 B1 KR 101309043B1
Authority
KR
South Korea
Prior art keywords
ruthenium
thin film
deposition
present
layer
Prior art date
Application number
KR1020120009749A
Other languages
English (en)
Other versions
KR20130088487A (ko
Inventor
김수현
여승민
Original Assignee
영남대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 영남대학교 산학협력단 filed Critical 영남대학교 산학협력단
Priority to KR1020120009749A priority Critical patent/KR101309043B1/ko
Publication of KR20130088487A publication Critical patent/KR20130088487A/ko
Application granted granted Critical
Publication of KR101309043B1 publication Critical patent/KR101309043B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046Dry cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

원자층 증착법에 의한 루테늄 박막 형성 방법 및 그를 이용한 루테늄 박막이 제공된다. 본 발명의 일 실시예에 따른 루테늄 박막의 형성 방법은, 챔버 내의 기판으로 루테늄(Ru) 함유 전구체를 공급하는 단계; 챔버로부터 루테늄(Ru) 함유 전구체를 퍼지하는 단계; 기판으로 반응 가스를 공급하는 단계; 및 챔버로부터 반응 가스를 퍼지하는 단계를 포함하고, 루테늄 함유 전구체는 상기 루테늄 함유 전구체는 C14H18Ru[(EthylBenzen)(CycloHexadiene)Ru, EBCHRu]이다.

Description

원자층 증착법에 의한 루테늄 박막 형성 방법 및 그를 이용한 루테늄 박막{Method for forming ruthenium thin film by atomic layer deposition and ruthenium thin film using the same}
본 발명은 반도체 소자에 사용되는 루테늄 박막 형성 방법 및 그를 이용한 루테늄 박막에 관한 것으로서, 더욱 상세하게는, 원자층 증착법(Atomic Layer Deposition, ALD)을 이용한 루테늄 박막 형성 방법 및 그를 이용한 루테늄 박막에 관한 것이다.
본 발명은 지식경제부 및 영남대학교 산학협력단의 산업원천기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다.
[과제관리번호: 211-C-000-046, 과제명: 초미세 고신뢰성 배선기술]
루테늄(Ru)은 벌크 상태에서 약 7.1 μΩ·cm의 저저항, 4.7 eV 이상의 상대적으로 큰 일함수(work function), 및 열적·화학적 안정성으로 인하여 반도체 소자에 널리 사용되고 있다. 특히, 루테늄(Ru) 박막은 반도체 소자의 배선 구조에서 시드층으로 사용되거나, 트랜지스터의 게이트 또는 캐패시터 등의 전극 등으로 사용되고 있다. 반도체 소자의 고집적화 및 소형화에 따라, 반도체 소자에 사용되는 루테늄(Ru) 박막도 향상된 균일성 및 도포성이 요구되고 있다.
반도체 소자에 있어서 박막 증착법으로, 분자 빔 성장법(Molecular Beam Epitaxy, MBE), 화학 기상 증착법(Chemical Vapor Deposition, CVD), 및 물리 기상 증착법(Physical Vapor Deposition, PVD) 등을 이용한 방법들이 연구되고 있다. 최근 반도체 소자의 소량화에 따라 디자인 룰이 감소됨에 따라, 저온 공정, 정밀한 두께 제어, 박막의 균일성 및 도포성을 만족시키기는 증착 방법으로 자기 제한 표면 반응 메커니즘(self-limiting surface reaction mechanism)을 따르는 원자층 증착법(Atomic Layer Deposition, ALD)을 이용한 박막 형성이 널리 연구되고 있다.
원자층 증착법은, 박막을 형성하기 위한 반응 챔버 내에 하나 이상의 반응물을 차례로 투입하여 각 반응물의 흡착에 의해 박막을 원자층 단위로 증착하는 방법이다. 즉, 반응물을 펄싱(pulsing) 방식으로 공급하여 반응 챔버 내부에서 화학적으로 증착시킨 후, 물리적으로 결합하고 있는 잔류 반응물은 퍼지(purge) 방식으로 제거한다. 원자층 증착법은, 자기 제한 표면 반응 메커니즘으로 인하여, 높은 종횡비 (aspect ratio)를 가지는 나노 스케일 구조에서도 우수한 스텝 커버리지(step coverage)를 갖는 박막을 형성할 수 있기 때문에, 반도체 소자에서 사용이 증가하고 있다. 원자층 증착 공정에서, 하나 이상의 반응물에 대하여 1회의 펄싱 및 퍼지가 행해지는 시간을 증착 사이클(cycle)이라고 지칭한다.
원자층 증착법으로 박막을 증착할 때에, 초기 상태에서는 반응물이 기판 또는 하부막 위에 증착되기까지 몇 번의 증착 사이클이 필요하다. 이러한 증착 사이클 동안은 반응물이 증착되지 않으며, 이 시간을 잠복 기간(incubation period) 또는 부화 기간이라 한다. 잠복 기간은 반응물의 특성, 반응물의 반응 방식, 및 증착되는 기판 또는 하부막의 성질 등에 따라 달라질 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 저온 공정이 가능하고 핵생성 및 증착률이 향상된 원자층 증착법에 의한 루테늄 박막 형성 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 원자층 증착법에 의한 루테늄 박막 형성 방법이 제공된다. 상기 원자층 증착법에 의한 루테늄 박막 형성 방법은 챔버 내의 기판으로 루테늄(Ru) 함유 전구체를 공급하는 단계; 상기 챔버로부터 상기 루테늄(Ru) 함유 전구체를 퍼지하는 단계; 상기 기판으로 반응 가스를 공급하는 단계; 및 상기 챔버로부터 상기 반응 가스를 퍼지하는 단계를 포함하고, 상기 루테늄 함유 전구체는 C14H18Ru[(EthylBenzen)(CycloHexadiene)Ru, EBCHRu]이다.
본 발명의 일부 실시예들에 있어서, 상기 단계들은 180 ℃ 내지 280 ℃ 범위의 온도에서 수행될 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 단계들을 순차적으로 1회씩 수행하는 것을 하나의 증착 사이클이라 할 때, 루테늄 박막의 증착율은 0.08 nm/cycle 내지 0.11 nm/cycle의 범위를 가질 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 단계들을 순차적으로 1회씩 수행하는 것을 하나의 증착 사이클이라 할 때, 루테늄 박막 형성의 잠복 기간(incubation period)은 10회의 증착 사이클보다 작을 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 반응 가스는 O2, H2O, O2 플라즈마, O3, NH3 플라즈마, N2 H2 플라즈마, 및 NH3 가스 중 적어도 하나일 수 있다.
본 발명의 일 실시예에 따른 루테늄 박막이 제공된다. 상기 루테늄 박막은, 상기 루테늄 박막 형성 방법을 이용하여 형성된다.
본 발명의 일 실시예에 따른 반도체 소자의 배선이 제공된다. 상기 반도체 소자의 배선은, 상기 루테늄 박막; 및 상기 루테늄 박막 상의 도전성의 배선층을 포함한다.
본 발명의 일부 실시예들에 있어서, 상기 루테늄 박막은 확산 방지층일 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 루테늄 박막은 전해 도금법으로 상기 배선층을 형성하기 위한 시드(seed)층일 수 있다.
본 발명의 일 실시예에 따른 캐패시터가 제공된다. 상기 캐패시터는, 상기 루테늄 박막; 및 상기 루테늄 박막 상의 유전층을 포함한다.
본 발명의 원자층 증착법에 의한 루테늄 박막 형성 방법에 따르면, 금속 가전자가 0인 C14H18Ru[(EthylBenzen)(CycloHexadiene)Ru, EBCHRu]을 루테늄 함유 전구체로 사용함으로써, 저온 공정이 가능하고, 증착률이 향상될 수 있다. 또한, 핵생성이 향상되어 잠복 기간이 단축될 수 있다.
본 발명의 루테늄 박막에 따르면, 높은 종횡비의 패턴에서도 높은 균일성을 가지고 컨포멀하게 형성될 수 있다.
도 1은 본 발명의 일 실시예에 따른 루테늄(Ru) 박막 형성 방법의 일 실시예를 설명하기 위한 원자층 증착법의 가스 주입 플로우 다이어그램이다.
도 2는 본 발명의 일 실시예에 따른 루테늄(Ru) 박막을 형성하기 위한 루테늄(Ru) 함유 전구체의 일 예를 설명하기 위한 분자 구조를 나타낸다.
도 3은 본 발명의 일 실시예에 따른 루테늄(Ru) 박막 형성 방법에서 증착 사이클에 따른 증착 특성을 도시하는 그래프이다.
도 4는 본 발명의 일 실시예에 따른 루테늄(Ru) 박막 형성 방법에서 증착 온도에 따른 증착 특성을 도시하는 그래프이다.
도 5는 본 발명의 일 실시예에 따른 루테늄(Ru) 박막의 결정 구조의 분석 결과를 도시하는 그래프이다.
도 6은 본 발명의 일 실시예에 따른 루테늄(Ru) 박막의 비저항 분석 결과를 도시하는 그래프이다.
도 7a 및 도 7b는 본 발명의 일 실시예에 따른 루테늄(Ru) 박막의 증착 특성을 설명하기 위한 전자현미경 사진들이다.
도 8은 본 발명의 일 실시예에 따른 루테늄(Ru) 박막을 포함하는 반도체 소자의 배선 구조의 일 실시예를 도시하는 전자현미경 사진이다.
도 9a 내지 도 9d는 본 발명의 일 실시예에 따른 루테늄(Ru) 박막을 포함하는 반도체 소자의 배선 구조의 예시적인 제조 방법을 설명하기 위한 단면도들이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
도 1은 본 발명의 일 실시예에 따른 루테늄(Ru) 박막 형성 방법의 일 실시예를 설명하기 위한 원자층 증착법의 가스 주입 플로우 다이어그램이다.
도 1을 참조하면, 루테늄(Ru) 박막 형성 방법은, 루테늄(Ru) 함유 전구체를 공급하는 단계, 상기 루테늄(Ru) 함유 전구체를 퍼지하는 단계, 반응 가스를 공급하는 단계, 및 상기 반응 가스를 퍼지하는 단계를 포함한다. 상기 단계들은 순차적으로 1회씩 수행되어, 하나의 증착 사이클을 이룰 수 있다. 이하에서, '증착 사이클'의 용어는 이와 동일한 의미로 사용한다. 루테늄(Ru) 박막 형성 방법은, 목적하는 루테늄(Ru) 박막의 두께에 따라 증착 사이클이 복수 회 반복하여 수행될 수 있다.
루테늄(Ru) 박막 형성 방법은, 소스 가스인 루테늄(Ru) 함유 전구체의 공급 및 반응 가스의 공급의 순서로 구성되며, 각 공급 단계 후에 상기 소스 가스 및 반응 가스를 퍼지하는 단계에서 퍼지 가스가 주입될 수 있다. 이 외에, 챔버 내의 압력을 조절하기 위해 불활성 가스를 공급할 수 있다. 이 경우, 불활성 가스는 퍼지 가스와 동일한 가스를 사용할 수 있다. 상기 가스들은 챔버 내로 주입되어 기판 상에 분사된다. 상기 기판은 그 상면에 도전 물질, 반도체 물질 또는 절연 물질을 포함할 수 있으며, 상기 기판 상에 증착이 이루어질 수 있다. 챔버 내의 증착 온도는 약 140 ℃ 내지 350 ℃의 범위일 수 있으며, 챔버 내의 압력은 약 0.1 Torr 내지 1 Torr 의 범위일 수 있다.
먼저 루테늄(Ru) 함유 전구체를 공급하는 단계가 수행될 수 있다. 상기 루테늄(Ru) 함유 전구체를 공급하는 단계는, 루테늄(Ru)의 소스 가스로서 루테늄(Ru) 함유 전구체를 챔버 내에 주입하는 단계이다.
선택적으로, 루테늄(Ru) 함유 전구체 공급에 앞서, 예비 세정(precleaning) 공정을 실시하여 식각 잔류물 또는 표면 불순물을 제거할 수 있다. 상기 예비 세정 공정은 아르곤(Ar) 스퍼터링을 이용한 세정, 반응성(reactive) 세정 또는 암모니아(NH3)를 이용한 습식 공정을 이용할 수 있다.
루테늄(Ru)막은 구리(Cu)와의 접착성이 우수하고 고용체 형성이 어려워, 예를 들어, 전해 도금을 이용한 구리 배선 공정에 있어서 시드(seed)층으로 사용될 수 있다. 본 단계에서, 루테늄(Ru) 함유 전구체로, C14H18Ru[(EthylBenzen)(CycloHexadiene)Ru, EBCHRu]이 사용될 수 있다. 상기 전구체가 기체인 경우는 그대로 공급이 가능하나, 고체 또는 액체인 경우에는 불활성 가스를 캐리어(carrier) 가스로 이용하여 챔버 내에 공급할 수 있다.
다음으로, 상기 루테늄(Ru) 함유 전구체를 퍼지하는 단계가 수행될 수 있다. 퍼지 가스로는 아르곤(Ar), 헬륨(He) 또는 질소(N2) 가스 등을 사용할 수 있다. 상기 퍼지 가스에 의해, 잔존하는 부산물 및 흡착되지 않은 루테늄(Ru) 함유 전구체가 제거될 수 있다.
다음으로, 반응 가스를 주입하는 단계가 수행된다. 상기 반응 가스는 기판 상에 흡착된 루테늄(Ru) 함유 전구체의 핵생성(nucleation)을 보조하기 위한 것으로, 산소(O2)를 포함할 수 있다. 다른 실시예에서, 상기 반응 가스는 H2O, O2 플라즈마, O3, NH3 플라즈마, N2 H2 플라즈마, 및 NH3 가스 중 적어도 하나를 포함할 수 있다.
다음으로, 상기 반응 가스를 퍼지하는 단계가 수행된다. 퍼지 가스로는 아르곤(Ar), 헬륨(He) 또는 질소(N2) 가스 등을 사용할 수 있다.
루테늄(Ru) 함유 전구체를 공급하는 단계, 상기 루테늄(Ru) 함유 전구체를 퍼지하는 단계, 반응 가스를 공급하는 단계, 및 상기 반응 가스를 퍼지하는 단계는, 각각 제1 시간(t1), 제2 시간(t2), 제3 시간(t3), 및 제4 시간(t4) 동안 수행될 수 있다. 상기 시간들은 동일하거나 또는 서로 다를 수 있다. 예를 들어, 제2 시간(t2) 및 제4 시간(t4)은 동일할 수 있으며, 이는 제1 시간(t1) 및/또는 제3 시간(t3)과 다를 수 있다.
도 2는 본 발명의 일 실시예에 따른 루테늄(Ru) 박막을 형성하기 위한 루테늄(Ru) 함유 전구체의 일 예를 설명하기 위한 분자 구조를 나타낸다.
도 2를 참조하면, 루테늄(Ru)의 유기 금속(metallorganic) 전구체인 C14H18Ru[(EthylBenzen)(CycloHexadiene)Ru, EBCHRu]의 분자 구조를 도시한다. 상기 C14H18Ru은 금속 가전자(metal valence) 즉 루테늄(Ru)의 가전자, 및 산화수가 0이며, (EthylBenzen)(CycloHexadiene)Ru(0)와 같이 표시될 수도 있다.
따라서, 일반적으로 루테늄(Ru) 전구체로 사용되는 Ru(EtCp)2는 루테늄(Ru)의 가전자 및 산화수가 2이며, 화학적으로 매우 안정한데 비하여, C14H18Ru는 불안정 상태이므로 기판에 잘 흡착되어 핵생성(nucleation)을 용이하게 할 수 있다. 따라서, 특히 루테늄(Ru) 박막 증착 초기 단계에서 박막 증착률이 향상될 수 있다. 또한, 아래에서 도 7a 내지 도 8을 참조하여 설명하는 것과 같이, 매끄러운 표면을 가지며 높은 컨포멀리티(conformality)를 가지고 증착될 수 있다.
도 3은 본 발명의 일 실시예에 따른 루테늄(Ru) 박막 형성 방법에서 증착 사이클에 따른 증착 특성을 도시하는 그래프이다.
도 3을 참조하면, 증착 사이클과 루테늄(Ru) 박막의 두께 사이의 관계를 본 발명의 루테늄(Ru) 전구체인 C14H18Ru[(EthylBenzen)(CycloHexadiene)Ru, EBCHRu]와 비교 대상 전구체인 Ru(C2H5C5H4)2[bis(ethylcyclopentadieny)Ru, Ru(EtCp)2]에 대하여 도시한다. 루테늄(Ru) 박막의 증착은 225 ℃에서 실리콘 산화물 기판(SiO2) 상에 수행되었다. 루테늄(Ru) 함유 전구체의 공급 시간인 제1 시간(t1)(도 1 참조)이 5초이고, 반응 가스 공급 시간인 제3 시간(t3)(도 1 참조)이 1초인 조건으로 증착하였다. 이하의 도면들에서의 증착 데이터들도 동일한 조건 하에서 수행된 결과들이다.
도면에 도시된 것과 같이 특정 사이클에서의 두께에 대한 데이터를 바탕으로 그래프를 도시하였다. 루테늄(Ru) 박막의 두께는 증착 사이클에 대해 선형적인 관계를 나타냄을 알 수 있다.
본 발명에 따른 EBCHRu 전구체를 사용한 경우, 증착률은 약 0.08 nm/cycle 내지 0.11 nm/cycle의 범위를 나타내었으며, 본 그래프의 데이터들에서는 약 0.10 nm/cycle로 나타난다. 또한, 50회의 사이클에서 5 nm 이상의 두께로 증착되었으며, 이로부터 연장된 선에 의해 루테늄(Ru) 박막 증착에서의 잠복 기간이 5회의 증착 사이클보다 작음을 알 수 있다.
도시된 것과 같이, 일반적으로 루테늄(Ru) 함유 전구체로 사용되는 Ru(EtCp)2가 약 200 사이클의 잠복 기간을 가지는 것을 고려하면, 본 발명의 경우 잠복 기간이 현저하게 감소됨을 알 수 있다. 따라서, 본 발명에 따른 루테늄(Ru) 박막의 증착 방법은 잠복 기간의 단축과 증착률의 증가를 나타내며, 이에 의해 향상된 공정 효율을 제공할 수 있다.
도 4는 본 발명의 일 실시예에 따른 루테늄(Ru) 박막 형성 방법에서 증착 온도에 따른 증착 특성을 도시하는 그래프이다.
도 4를 참조하면, 증착 온도에 따른 증착률이 나타난다. 루테늄(Ru) 박막은 200 ℃ 이하의 온도, 예를 들어 약 140 ℃에서도 이루어질 수 있음을 알 수 있다. 또한, 루테늄(Ru) 박막은 약 180 ℃에서는 0.08 nm/cycle 이상의 증착률을 나타낸다. 따라서, 본 발명에 따른 루테늄(Ru) 박막의 증착 방법은 상대적으로 저온 공정이 가능하다.
증착률은 약 180 ℃ 내지 약 275 ℃에서 크게 변화하지 않으며 일정한 수준을 나타낸다. 따라서, 상기 온도 구간은 자기 제한 표면 반응 메커니즘(self-limiting surface reaction mechanism)을 따라 원자층 증착이 일어나는 ALD 온도 구간(W)으로 볼 수 있다. 루테늄(Ru) 박막은 상기 ALD 온도 구간(W) 이상의 온도에서 다시 증착률이 증가하며, 이는 루테늄(Ru) 함유 전구체의 부분적인 분해에 의한 것으로 생각할 수 있다.
도 5는 본 발명의 일 실시예에 따른 루테늄(Ru) 박막의 결정 구조의 분석 결과를 도시하는 그래프이다.
도 5를 참조하면, 증착 온도에 따라 X선 회절 분석(X-Ray Diffraction, XRD)에 의한 루테늄(Ru) 박막의 결정 구조 분석 결과가 나타난다. 루테늄(Ru) 박막은 육방정계(hexagonal) 구조를 가진다. 따라서, 이에 해당하는 결정면인 (1010), (1011), (1120) 및 (1013)면의 신호를 나타낼 수 있다. 그래프 상의 실리콘(Si)에 해당하는 신호는 루테늄(Ru) 박막이 형성된 기판에 의한 신호이다.
도시된 바와 같이, 루테늄(Ru) 막은 상기 결정면들에 해당하는 신호를 나타내므로, 결정질로 성장됨을 알 수 있다. 또한, 증착 온도가 증가함에 따라 루테늄(Ru)의 결정면에 해당하는 신호의 세기가 강해지며, 결정성이 향상됨을 알 수 있다.
도 6은 본 발명의 일 실시예에 따른 루테늄(Ru) 박막의 비저항 분석 결과를 도시하는 그래프이다.
도 6을 참조하면, 140 ℃의 증착 온도에서, 루테늄(Ru) 박막은 약 47000 μΩ·cm의 높은 비저항을 나타낸다. 증착 온도가 증가함에 따라, 비저항이 감소하는 경향을 나타낸다. 270 ℃ 이상에서, 약 40 μΩ·cm 이하의 비저항 값을 갖는다. 또한, 310 ℃에서, 약 14 μΩ·cm의 최소 비저항 값을 나타내었다.
루테늄(Ru) 박막이 구리(Cu) 배선층에서 시드층으로 사용되는 경우, 확산 방지막과 함께 사용될 수 있다. 통상적으로 구리(Cu) 배선층에 대한 확산 방지막으로 사용되는 탄탈륨(Ta), 탄탈륨 질화물(TaN) 및 텅스텐 탄소 질화물(WCN)의 비저항은 약 80 μΩ·cm 내지 350 μΩ·cm이다. 따라서, 본 발명에 따른 루테늄(Ru) 박막은 이와 비교할 때, 반도체 소자에 적용 가능한 도전 특성을 갖고 있는 것으로 해석할 수 있다.
도 7a 및 도 7b는 본 발명의 일 실시예에 따른 루테늄(Ru) 박막의 증착 특성을 설명하기 위한 전자현미경 사진들이다.
분석에 사용된 루테늄(Ru) 박막은 도 3을 참조하여 상술한 조건으로 트렌치(trench) 패턴 상에 형성되었으며, 투과 전자 현미경(Transmission Electron Microscope, TEM)에 의해 분석하였다.
도 7a를 참조하면, 루테늄(Ru) 박막을 높이 약 110 nm, 하부의 직경이 약 20 nm, 상부의 직경이 약 25 nm인 트렌치 패턴에 증착한 모습을 도시한다. 트렌치 패턴의 종횡비(aspect ratio)는 약 4.5이다. 루테늄(Ru) 박막은 균일하고 컨포멀(conformal)하게 증착되었음을 알 수 있다.
도 7b를 참조하면, 루테늄(Ru) 박막을 높이 약 190 nm, 하부의 직경이 약 16 nm, 상부의 직경이 약 25 nm인 트렌치 패턴에 증착한 모습을 도시한다. 트렌치 패턴의 종횡비는 약 8이다. 증착된 루테늄(Ru) 박막의 두께는 일정하며, 높은 컨포멀리티를 나타낸다.
본 발명에 따른 루테늄(Ru) 박막의 증착 특성은, 도 2를 참조하여 상술한 것과 같이, 핵생성이 용이한 본 발명의 루테늄(Ru) 함유 전구체의 특성에 기인한 것으로 생각할 수 있다. 따라서, 본 발명에 따른 루테늄(Ru) 박막은, 반도체 소자의 소형화에 따른 높은 종횡비를 갖는 트렌치, 콘택 또는 비아 패턴에 대해서 균일하며 우수한 스텝 커버리지(step coverage)를 가지고 증착될 수 있다.
도 8은 본 발명의 일 실시예에 따른 루테늄(Ru) 박막을 포함하는 반도체 소자의 배선 구조의 일 실시예를 도시하는 전자현미경 사진이다.
도 8은 주사 전자현미경(Scanning Electron Microscopy, SEM)에 의해 분석한 결과를 도시한다. 도 8을 참조하면, 약 11 nm 두께의 루테늄(Ru) 박막 상에 약 90 nm의 구리(Cu)를 전해 도금을 이용하여 증착한 배선 구조의 단면도를 나타낸다. 반도체 소자의 배선 구조에서 배선층이 전해 도금에 의해 증착되는 경우, 전해 도금 시 전류를 전달하기 위한 시드층이 필요하다. 상술한 바와 같이, 본 발명에 따른 루테늄(Ru) 박막은 전해 도금 시의 시드층의 역할을 수행할 수 있다. 도시된 바와 같이, 본 발명에 따른 루테늄(Ru) 박막을 시드층으로 하여 전해 도금을 수행하는 경우, 구리(Cu)층이 안정적으로 균일하게 증착될 수 있다.
도 9a 내지 도 9d는 본 발명의 일 실시예에 따른 루테늄(Ru) 박막을 포함하는 반도체 소자의 배선 구조의 예시적인 제조 방법을 설명하기 위한 단면도들이다.
도 9a를 참조하면, 기판(100) 상에 제1 절연막(120) 및 제1 절연막(120) 사이의 제1 배선층(110)이 형성된다. 제2 절연막(140)이 제1 절연막(120) 및 제1 배선층(110)의 위에 형성되어 있으며, 제2 절연막(140)에 제1 배선층(110)과 접하는 비아(via)(165)와 트랜치(trench)(175)가 형성된다.
기판(100)은 반도체 물질, 예컨대 IV족 반도체, III-V족 화합물 반도체, 또는 II-VI족 산화물 반도체를 포함할 수 있다. 기판(100)은 벌크 웨이퍼(bulk wafer) 또는 에피텍셜(epitaxial)층으로 제공될 수도 있다. 또한, 기판(100)은 SOI(Silicon On Insulator) 기판일 수 있다. 기판(100) 상의 도시되지 않은 하부층에는 반도체 소자(미도시)가 형성되어 있을 수 있다.
제1 절연막(120) 및 제2 절연막(140)은 저유전(low-k) 물질로 형성될 수 있다. 상기 저유전 물질은 약 4 미만의 유전 상수(dielectric constant)를 가질 수 있다. 상기 저유전 물질은 예를 들어, 실리콘 탄화물(SiC), 실리콘 산화물(SiO2), 불소 함유 실리콘 산화물(SiOF) 또는 불소 함유 산화물일 수 있다. 또는, HSQ(Hydrogen silesquioxane), FSG(Fluorinated Silicate Glass), MSQ(Methyl SilsesQuioxane) 및 HOSP(Organo Siloxane Polymer; 미합중국 AlliedSignal Inc.에 의해 제조 판매되는 상표명)와 같은 도핑된 산화물, SiLK(Silica Low-K; 미합중국 Dow Chemical Company에 의해 제조 판매되는 상표명), BCB(BenzoCycloButene), 및 FLARE(미합중국 AlliedSignal Inc.에 의해 제조 판매되는 상표명)와 같은 유기물, 또는 에어로겔(aerogel)과 같은 다공성 물질을 포함할 수 있다.
제1 배선층(110)은 하부 배선층을 나타내는 것으로, 도전성 물질을 포함할 수 있다. 제1 배선층(110)은 구리(Cu), 알루미늄(Al), 니켈(Ni), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 납(Pb), 티타늄(Ti), 크롬(Cr), 팔라듐(Pd), 인듐(In), 아연(Zn) 및 탄소(C)로 구성된 그룹으로부터 선택된 적어도 하나의 금속, 금속 합금, 전도성 금속 산화물, 전도성 고분자 재료, 전도성 복합 재료 중 어느 하나를 포함할 수 있다. 제1 배선층(110)은 전해 도금법(electroplating), PVD 또는 CVD 방식을 이용하여 증착할 수 있다.
비아(165) 및 트랜치(175)는 제2 절연막(140)이 적층된 후, 식각 공정에 의해 형성될 수 있다. 별도의 식각 정지층(미도시)을 형성하여 식각을 수행할 수 있다. 듀얼 다마신(dual damascene) 공정에 의하여 비아 퍼스트(via first) 방식으로 비아(165)를 먼저 형성하거나 또는 라인 퍼스트(line first) 방식으로 트랜치(175)를 먼저 형성할 수 있다. 예를 들어, 라인 퍼스트 방식의 경우, 포토레지스트층(미도시)을 형성하여 패터닝한 후, 식각을 통해 트랜치(175)를 형성하고 다시 패터닝과 식각 공정을 수행하여 비아(165)를 형성한다.
도 9b를 참조하면, 제2 절연막(140) 상의 비아(165) 및 트랜치(175)에 루테늄층(130)을 적층하는 단계를 도시한다.
루테늄층(130)은 도 1을 참조하여 상술한 원자층 증착법에 의해 형성할 수 있다. 루테늄층(130)은 도 9c를 참조하여 설명할 제2 배선층(150)의 형성을 위한 시드층 및/또는 확산 방지층으로서 이용될 수 있다. 일 실시예에서, 루테늄층(130)이 시드층으로서만 사용되는 경우, 별도의 확산 방지층이 루테늄층(130) 하부에 형성될 수 있다.
구리 배선 공정의 확산 방지층으로 일반적으로 스퍼터링(sputtering) 방식으로 증착한 탄탈륨(Ta) 계열의 막을 사용한다. 스퍼터링 방식으로 형성된 확산 방지층은 균일한 스텝 커버리지(step coverage) 특성의 확보가 어렵기 때문에 반도체 소자의 고집적화에 따른 확산 방지막의 두께 감소의 요구를 만족시키는데 어려움이 있다. 또한, CVD에 의한 경우 전구체 개발이 미흡하여 저항이 증가되는 단점이 있어, 고집적 고성능 소자의 구현을 위해서는 개선책이 필요하다. 본 발명의 실시예에 따르면, 원자층 증착법에 의해 확산 방지층을 형성하므로, 높은 종횡비의 패턴에도 균일성 있는 막의 증착이 가능하다.
도 9c를 참조하면, 루테늄층(130) 상에 제2 배선층(150)을 적층하는 단계가 진행된다.
제2 배선층(150)은 도전성 물질을 포함할 수 있으며, 구리(Cu)를 포함할 수 있다. 구리(Cu)는 반도체 소자의 배선층으로 통상적으로 사용되는 알루미늄(Al)보다 녹는점이 높고 비저항(resistivity)이 낮아 일렉트로 마이그레이션(Electro Migration, EM) 특성 및 신호 전달 속도를 향상시킬 수 있다.
제2 배선층(150)은 전해 도금법을 이용하여 증착할 수 있다. 전해 도금법에 의해 증착되는 경우, 통상적으로 전해 도금 시 전류를 전달하기 위한 시드층이 필요하다. 본 발명에 따른 루테늄층(130)은 전해 도금 시의 시드층의 역할을 수행할 수 있다. 본 발명에 따른 루테늄층(130)을 확산 방지층 및 시드층으로 사용하는 경우, 배선 구조 내의 도전 물질의 부피를 최대화될 수 있으므로, 제2 배선층(150)의 비저항의 증가를 억제할 수 있다.
도 9d를 참조하면, 제2 절연막(140)의 상부에 적층된 루테늄층(130) 및 제2 배선층(150)을 제거하는 단계가 진행된다. 이는 비아(165) 및 트랜치(175) 내에만 제2 배선층(150)이 남도록 평탄화하는 공정이다. 본 공정은 화학 기계적 연마법(Chemical Mechanical Polishing, CMP)에 의할 수 있다. 이에 의해 최종적으로, 본 발명의 일 실시예에 따른 반도체 소자의 배선 구조가 형성된다.
본 실시예에서, 루테늄(Ru) 박막은 반도체 소자의 배선 구조에서 사용하는 경우를 나타내었으나, 본 발명에 따른 루테늄(Ru) 박막의 용도는 이에 한정되지 않는다. 본 발명에 따른 루테늄(Ru) 박막은 트랜지스터의 게이트, 캐패시터 등의 전극 등 다른 용도로 반도체 소자에 적용될 수 있을 것이다.
예를 들어, 루테늄(Ru) 박막이 캐패시터로 사용되는 경우, 캐패시터의 하부 전극 및/또는 상부 전극으로 사용될 수 있으며, 상기 하부 전극과 상기 상부 전극의 사이에는 유전층이 배치될 수 있다. 본 발명에 따른 루테늄(Ru) 박막은 종횡비가 높은 실린더형 캐패시터 또는 원기둥형 캐패시터에 적용되는 경우에도, 높은 균일성을 가지고 증착될 수 있을 것이다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (10)

  1. 챔버 내의 기판으로 루테늄(Ru) 함유 전구체를 공급하는 단계;
    상기 챔버로부터 상기 루테늄(Ru) 함유 전구체를 퍼지하는 단계;
    상기 기판으로 반응 가스를 공급하는 단계; 및
    상기 챔버로부터 상기 반응 가스를 퍼지하는 단계를 포함하고,
    상기 루테늄 함유 전구체는 C14H18Ru[(EthylBenzen)(CycloHexadiene)Ru, EBCHRu]이고,
    상기 단계들을 순차적으로 1회씩 수행하는 것을 하나의 증착 사이클이라 할 때, 루테늄 박막 형성의 잠복 기간(incubation period)은 10회의 증착 사이클보다 작은 것을 특징으로 하는 원자층 증착법에 의한 루테늄 박막 형성 방법.
  2. 제1 항에 있어서,
    상기 단계들은 180 ℃ 내지 280 ℃ 범위의 온도에서 수행되는 것을 특징으로 하는 원자층 증착법에 의한 루테늄 박막 형성 방법.
  3. 제1 항에 있어서,
    상기 단계들을 순차적으로 1회씩 수행하는 것을 하나의 증착 사이클이라 할 때, 루테늄 박막의 증착율은 0.08 nm/cycle 내지 0.11 nm/cycle의 범위를 가지는 것을 특징으로 하는 원자층 증착법에 의한 루테늄 박막 형성 방법.
  4. 삭제
  5. 제1 항에 있어서,
    상기 반응 가스는 O2, H2O, O2 플라즈마, O3, NH3 플라즈마, N2 H2 플라즈마, 및 NH3 가스 중 적어도 하나인 것을 특징으로 하는 원자층 증착법에 의한 루테늄 박막 형성 방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
KR1020120009749A 2012-01-31 2012-01-31 원자층 증착법에 의한 루테늄 박막 형성 방법 및 그를 이용한 루테늄 박막 KR101309043B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120009749A KR101309043B1 (ko) 2012-01-31 2012-01-31 원자층 증착법에 의한 루테늄 박막 형성 방법 및 그를 이용한 루테늄 박막

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120009749A KR101309043B1 (ko) 2012-01-31 2012-01-31 원자층 증착법에 의한 루테늄 박막 형성 방법 및 그를 이용한 루테늄 박막

Publications (2)

Publication Number Publication Date
KR20130088487A KR20130088487A (ko) 2013-08-08
KR101309043B1 true KR101309043B1 (ko) 2013-09-17

Family

ID=49214814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120009749A KR101309043B1 (ko) 2012-01-31 2012-01-31 원자층 증착법에 의한 루테늄 박막 형성 방법 및 그를 이용한 루테늄 박막

Country Status (1)

Country Link
KR (1) KR101309043B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101540881B1 (ko) 2014-03-17 2015-08-06 서울대학교산학협력단 루세늄 박막 증착방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101628843B1 (ko) * 2014-02-24 2016-06-10 영남대학교 산학협력단 원자층 증착법에 의한 루테늄 박막 형성 방법
US10731250B2 (en) * 2017-06-06 2020-08-04 Lam Research Corporation Depositing ruthenium layers in interconnect metallization
US11015243B2 (en) 2017-10-18 2021-05-25 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Method and apparatus for forming layer, metal oxide transistor and fabrication method thereof
KR102201378B1 (ko) * 2017-10-18 2021-01-12 한양대학교 산학협력단 금속 산화물 트랜지스터 및 그 제조방법
JP2022031988A (ja) * 2018-11-08 2022-02-24 株式会社Adeka 原子層堆積法による金属ルテニウム薄膜の製造方法
CN111011006B (zh) * 2019-12-31 2022-07-08 王震 一种农业种植用旋转式均匀上料的花生脱粒装置
KR102580742B1 (ko) * 2021-10-26 2023-09-20 한양대학교 에리카산학협력단 박막 결정 특성 제어를 위한 전구체 주입 및 퍼지 단계를 갖는 원자층 증착법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010065296A (ko) * 1999-12-29 2001-07-11 박종섭 반도체 소자의 캐패시터 제조방법
US20080152793A1 (en) * 2006-12-22 2008-06-26 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitaion Des Procedes Georges Claude Method for the deposition of a ruthenium containing film with aryl and diene containing complexes
KR20090082543A (ko) * 2008-01-28 2009-07-31 (주)디엔에프 신규 루테늄 화합물 및 이를 이용한 박막 증착 방법
KR20110103185A (ko) * 2010-03-12 2011-09-20 서울대학교산학협력단 루테늄 사산화물을 이용한 루테늄 산화막 증착방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010065296A (ko) * 1999-12-29 2001-07-11 박종섭 반도체 소자의 캐패시터 제조방법
US20080152793A1 (en) * 2006-12-22 2008-06-26 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitaion Des Procedes Georges Claude Method for the deposition of a ruthenium containing film with aryl and diene containing complexes
KR20090082543A (ko) * 2008-01-28 2009-07-31 (주)디엔에프 신규 루테늄 화합물 및 이를 이용한 박막 증착 방법
KR20110103185A (ko) * 2010-03-12 2011-09-20 서울대학교산학협력단 루테늄 사산화물을 이용한 루테늄 산화막 증착방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101540881B1 (ko) 2014-03-17 2015-08-06 서울대학교산학협력단 루세늄 박막 증착방법

Also Published As

Publication number Publication date
KR20130088487A (ko) 2013-08-08

Similar Documents

Publication Publication Date Title
KR101309043B1 (ko) 원자층 증착법에 의한 루테늄 박막 형성 방법 및 그를 이용한 루테늄 박막
US7309658B2 (en) Molecular self-assembly in substrate processing
US8058164B2 (en) Methods of fabricating electronic devices using direct copper plating
KR102279757B1 (ko) 확산 방지막의 형성 방법, 상기 확산 방지막을 포함하는 반도체 소자의 금속 배선 및 이의 제조 방법
US7977791B2 (en) Selective formation of boron-containing metal cap pre-layer
US8049336B2 (en) Interconnect structure
US20090166867A1 (en) Metal interconnect structures for semiconductor devices
US20200090991A1 (en) Method Of Forming Via With Embedded Barrier
CN111128863A (zh) 半导体互连结构和形成半导体结构的方法
KR101069630B1 (ko) 흡착억제제를 이용한 반도체 소자의 금속배선 형성방법
KR101196746B1 (ko) 원자층 증착법에 의한 박막 형성 방법, 이를 포함하는 반도체 소자의 배선 및 그 제조 방법
JP2023528465A (ja) 誘電体選択性改善のためのフッ素を含有しないタングステンの原子層堆積
KR101628843B1 (ko) 원자층 증착법에 의한 루테늄 박막 형성 방법
KR20150101380A (ko) 원자층 증착법에 의한 루테늄 박막 형성 방법
US10847463B2 (en) Seed layers for copper interconnects
WO2017009947A1 (ja) 原子層蒸着法によるルテニウム薄膜の形成方法
KR100551073B1 (ko) 펄스식 화학기상증착 방식을 이용한 박막 형성 방법
WO2017009948A1 (ja) 原子層蒸着法によるルテニウム薄膜の形成方法
US20220108917A1 (en) Low resistance and high reliability metallization module
KR100800142B1 (ko) 반도체 소자의 제조방법
KR100571387B1 (ko) 반도체 소자의 구리 배선 제조 방법
TW201708579A (zh) 藉由原子層蒸鍍法之釕薄膜之形成方法
KR20090113621A (ko) 증착 및 식각을 통한 반도체 소자의 금속배선 형성방법
US20080182021A1 (en) Continuous ultra-thin copper film formed using a low thermal budget
JP2006147895A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160912

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170904

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180703

Year of fee payment: 6