KR20050023238A - 반도체 장치의 제조방법 및 기판처리 장치 - Google Patents

반도체 장치의 제조방법 및 기판처리 장치 Download PDF

Info

Publication number
KR20050023238A
KR20050023238A KR10-2004-7015035A KR20047015035A KR20050023238A KR 20050023238 A KR20050023238 A KR 20050023238A KR 20047015035 A KR20047015035 A KR 20047015035A KR 20050023238 A KR20050023238 A KR 20050023238A
Authority
KR
South Korea
Prior art keywords
film
gas
raw material
substrate
semiconductor device
Prior art date
Application number
KR10-2004-7015035A
Other languages
English (en)
Other versions
KR100985363B1 (ko
Inventor
히데하루 이타타니
사다요시 호리이
마사유키 아사이
아츠시 사노
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20050023238A publication Critical patent/KR20050023238A/ko
Application granted granted Critical
Publication of KR100985363B1 publication Critical patent/KR100985363B1/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • C23C16/45525Atomic layer deposition [ALD]
    • C23C16/45527Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536Use of plasma, radiation or electromagnetic fields
    • C23C16/45542Plasma being used non-continuously during the ALD reactions
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • C23C16/0272Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)

Abstract

단차 피복성, 밀착성에 우수하고, 생상성이 높은 도전성 금속막을 얻는다. 원료가스 공급공정 후에 여기가스 공급공정을 실시하여, 기판 위에 용량 전극으로서 적합한 도전성의 금속막 또는 금속산화막을 형성한다. 원료가스 공급공정에서는, 기판에 대해서 유기금속 원료를 기화시킨 가스를 공급하여 원료를 기판 위에 흡착시킨다. 여기가스 공급공정에서는, 플라즈마에 의해 여기시킨 산소 또는 질소 함유 가스를 공급하고, 기판 위에 흡착한 원료를 분해시켜 막을 형성한다. 원료가스 공급공정과 여기가스 공급공정을 1회 또는 복수회 반복하는 것에 의해 막을 형성하는 공정을 초기 성막공정으로 한다. 또한, 그 초기 성막공정의 1단계만으로 원하는 막두께를 얻을 수 있지만, 그 후에, 유기금속 원료를 기화시킨 가스와 플라즈마에 의해 여기하지 않은 산소 함유 가스 또는 질소 함유 가스를 동시에 공급하는 열CVD법을 이용하는 본 성막공정을 실시하여 2단계로 성막하여도 좋다.

Description

반도체 장치의 제조방법 및 기판처리 장치{Method for manufacturing semiconductor device and substrate processing apparatus}
본 발명은, 기판 위에 도전성의 금속막을 형성하기 위한 반도체 장치의 제조방법 및 기판처리 장치에 관한 것이다.
DRAM의 캐패시터(capacitor)에 대해서는 미세화에 따른 축적 전하 용량을 확보하기 위하여, 용량 절연막의 고유전율화, 및 하부 전극 또는 상부 전극의 금속화의 연구가 활발하다. 이들의 재료로서는, 높은 유전율을 갖는 Ta2O5, BST((Ba, Sr)TiO3), PZT((Pb, Zr)TiO3)가 용량 절연막으로서, 또한, 산화되기 어렵고, 또는 산화하여도 도전성을 나타내는 Ru, Pt, Ir의 귀금속, 또는 이들의 산화물이 전극으로서 각각 후보로 오르고 있다. 용량 전극 형상은, 높은 축적 전하 용량을 확보하기 위해서, 높은 종횡비의(high aspect ratio)의 실린더형이 주류를 이루기 때문에, 베리어 메탈(Barrier Metal)막인 TiN, TaN 등을 포함한 상기의 모든 막이 단차 피복성에 우수할 필요가 있다. 막의 형성방법으로서는, 종래의 스퍼터링(sputtering)법으로부터 단차 피복성에 우수한 열CVD법으로 이행되고 있으며, 이 열CVD법에서는, 유기금속 액체원료와 산소 함유 가스 또는 질소 함유 가스의 반응이 이용되고 있다.
일반적으로, 유기원료를 기화시킨 가스를 이용하여 도전성의 금속막을 열CVD법에 의해 성막하는 경우, 단차 피복성을 보다 우수하게 하기 위해서는, 제조 프로세스의 저온화가 필요하다. 그러나, 저온화에 의해 유기원료 중의 탄소나 산소가 불순물로서 금속막 중에 많이 남게 되어, 전기 특성이 열화(劣化)된다. 또한, 결정화 등을 위해 실시하는 후공정의 열처리(어닐(Anneal))에 의해, 상기 불순물이 가스 탈리하여 막이 버껴지는 경우가 있다, 더욱이, Ru계 원료를 비롯한 몇 종류의 유기원료에 대해서는 인큐베이션 타임(incubation time)이 증대한다고 하는 보고가 있으며, 생산성이 뒤떨어지는 문제가 있다. 또한, 기존의 기판처리 장치에서, 우수한 특성을 갖는 도전성의 금속막을 제조하는 데는 작업이 용이하지 않았다.
본 발명의 목적은, 상술한 종래 기술의 문제점을 해결하여, 특성에 우수하고, 생산성이 높은 반도체 장치의 제조방법, 및 작업이 용이하고 특성에 우수한 도전성의 금속막을 성막하는 것이 가능한 기판처리 장치를 제공하는 것이다.
도 1은 제1실시형태에 의한 프로세스 공정을 설명하기 위한 흐름도이다.
도 2는 제1실시형태에 의한 프로세스 공정을 설명하기 위한 흐름도이다.
도 3은 제2실시형태에 의한 프로세스 공정을 설명하기 위한 흐름도이다.
도 4는 제2실시형태에 의한 프로세스 공정을 설명하기 위한 흐름도이다.
도 5는 실시형태에 의한 매엽형(sheet type) CVD 장치의 일례를 설명하기 위한 개략 구성도 이다.
도 6은 실시형태에 의한 제조방법을 이용하여 형성되는 하부 전극막, 상부 전극막, 베리어 메탈(barrier metal)막을 포함하는 DRAM의 일부를 나타내는 단면도이다.
도면의 주요부분에 대한 부호의 설명
1 --- 기판 4 --- 히터유닛
4a --- 히터 5 --- 처리실
9: 배기관(배기구) 11 --- 플라즈마 발생기(여기수단)
40 --- 원료가스관(원료가스 공급구)
50 --- 플라즈마 여기관(여기가스 공급구)
60 --- 제어장치
발명을 실시하기 위한 최적의 형태
이하, 본 발명의 실시형태를 설명한다.
도 5는 본 발명의 방법을 실시하기 위한 기판처리 장치로서 이용가능한 매엽형 열CVD 장치의 구성예를 나타내는 개략도이다. 매엽형 열CVD 장치는, 실리콘 웨이퍼 등의 기판 위에 도전성의 금속막을 형성하는 처리실(5)을 구비한다. 처리실(5)의 측부 개구에 게이트 밸브(2)가 설치되고, 반송 로봇(미도시)을 이용하여 게이트 밸브(2)를 개입시켜 기판(1)을 처리실 내외로 반송할 수 있도록 한다. 처리실(5)의 내부에 기판(1)을 지지하는 서셉터(susceptor)(31)가 설치된다. 서셉터(31)는 기판(1)을 가열하는 히터(4a)를 내장하는 히터 유닛(4) 위에 일체적으로 설치된다. 히터 유닛(4)은 승강장치(미도시)에 의해 처리실(5) 내를 자유자재로 승강하게 설치되고, 필요에 따라 자유자재로 회전하게도 설치된다. 히터 유닛(4)은, 기판 반송시는 실선으로 표시되는 위치로 하강하고, 돌출핀(3)이 서셉터(31)의 표면보다 돌출하여 기판(1)을 지지할 수 있게 된다. 또한, 성막시는 점선으로 표시되는 위치까지 상승하여 돌출핀(3)이 서셉터의 표면보다 침몰되어 서셉터(31)가 기판(1)을 지지하게 된다. 히터 유닛(4)은 온도제어 수단(17)에 의해 제어되어 서셉터(31) 위의 기판(1)을 소정의 온도로 가열한다.
처리실(5)의 상부에 샤워헤드(showerhead)(32)가 설치된다. 샤워헤드(32)는, 샤워헤드에 공급되는 가스를 확산시키는 확산판(7)과, 확산된 가스를 분산하는 버퍼 공간(33)과, 다수의 구멍을 가지고 처리실(5) 내로 가스를 샤워 형상으로 분사하는 샤워 플레이트(shower plate)(8)로 구성된다. 처리실(5)의 하부에 처리실(5)를 배기하는 배기구로서의 배기관(9)이 연결된다. 배기관(9)에 설치된 배기 배관 컨덕턴스(conductance)제어부(18)를 제어 장치(60)로 제어하는 것에 의해 처리실(5)의 압력을 조절한다.
상기 샤워헤드(32)에 가스를 공급하기 위한 2계통의 배관이 연결된다. 한 계통은 금속막의 원료가스를 공급하는 원료가스관(40)이고, 다른 한 계통은 원료의 분해를 촉진하는 플라즈마 여기가스를 공급하는 플라즈마 여기가스관(50)이다. 여기가스관(40)은, 유기원료로서 유기액체 원료를 기화시킨 가스인 (Ru(C2H5C5H 4)2(약칭:Ru(EtCp)2) 가스를 공급하는 기화가스관(41), 질소가스를 공급하는 불활성 가스관(42), 산소가스를 공급하는 원료분해 가스관(43)의 3개의 배관이 각각 한개의 배관으로 구성되고, 배기관으로 흐르는 가스를 샤워헤드(32)에 공급할 수 있게 된다. 3개의 배관(41∼43)에는 각각 개폐 밸브(6, 10, 16)가 설치된다. 상기 Ru(EtCp)2 가스는, 유기액체 원료인 Ru(EtCp)2를 미도시의 기화기에서 기화시켜 생성한다. 또한, 적어도 상기 원료가스관(40)과 샤워헤드(32)로부터 원료가스 공급구가 구성된다. 또한, 플라즈마 여기가스관(50)과 샤워헤드(32)로부터 여기가스 공급구가 구성된다.
플라즈마 여기가스관(50)은, 리모트 플라즈마 여기 수단으로서의 플라즈마 발생기(11)에 연결되고, 플라즈마 발생기(11)에서 생성된 플라즈마 여기가스를 샤워헤드(32)에 공급한다. 플라즈마 발생기(11)에는, 캐리어 가스로서의 아르곤을 공급하는 캐리어가스관(51)과, 원료분해 가스관(43)으로부터 분기되는 분기관(52)이 접속되어, 분기관(52)으로부터 공급되는 산소가스를 플라즈마에 의해 여기시키고, 캐리어가스관(51)으로부터 플라즈마 발생기(11)로 공급되는 아르곤에 의해 플라즈마의 활성을 촉진한다. 플라즈마 여기가스관(50)의 밸브(14)의 상류에는 플라즈마 발생기(11)로부터 플라즈마 여기가스를 놓아주는 바이패스관(53), 하류에는 질소 N2 가스를 공급하여 원료가스의 역류를 방지하기 위한 불활성 가스관(54)이 분기하여 설치된다. 여기가스관(50), 바이패스관(53), 불활성 가스관(54)에는 각각 개폐 밸브(14, 12, 13)이 설치된다. 또한, 플라즈마 여기가스관(50)에 플라즈마 여기가스를 놓아주는 바이패스관(53)을 설치한 것과 같이, 기화가스관(41)의 밸브(6)의 상류에 미도시의 기화기로부터의 Ru(EtCp)2 가스를 놓아주는 바이패스관을 설치해도 좋다.
상기 개폐 밸브(6, 10, 16 및 12∼14)는, 제어수단(60)에 의해 개폐 제어된다. 또한, 상술한 4개의 배관(41∼43 및 51)에는, 유량 제어기(MFC)(22, 21, 20 및 19)가 설치되고, 각 배관(41∼43, 및 51)을 흐르는 가스 유량을 제어한다. 이 제어는 전술한 제어수단(60)에 의해 실시된다.
상술한 바와 같은 구성의 매엽형 열CVD 장치를 이용하여, 도전성 금속막을 형성하는 공정을 갖는 반도체 장치의 제어방법에 대해서 기판 위에 Ru막을 형성하는 경우를 예로 설명한다. 여기서는, 유기액체 원료를 기화시킨 가스로서 Ru(EtCp)2 가스, 플라즈마에 의해 여기된 가스, 및 플라즈마에 의해 여기되지 않는 가스로서 산소를 이용하는 경우에 대해서, 2경우의 실시예를 설명한다.
상술한 과제를 해결하기 위한 제1의 발명은, 기판에 대해 유기원료를 기화시킨 가스를 공급하는 원료가스 공급공정과, 그 후에 플라즈마에 의해 여기(Excite)시킨 가스를 공급하여 도전성의 금속막을 형성하는 여기가스 공급공정을 갖는 반도체 장치의 제조방법이다.
여기서, 도전성의 금속막에는 도전성의 금속산화막도 포함된다. 기판에 대해서 유기원료를 기화시킨 가스를 공급한 후, 플라즈마에 의해 여기시킨 가스를 공급하면, 유기원료 기화가스와 반응하여 도전성의 금속막을 형성할 수 있다. 이 금속막은, 프로세스 온도를 저온화시켜도, 막 중에 불순물로서 포함되는 유기원료 중의 원소가 플라즈마 여기가스의 작용에 의해 저감되어, 전기 특성이 열화하지 않기 때문에, 성막 후의 개질(改質) 처리를 필요로 하지 않는다. 또한, 성막 후 어닐하여도 불순물에 기인하는 막의 벗겨짐은 발생하지 않는다. 또한, 원료가스를 공급한 후, 플라즈마 여기가스를 공급하여, 완전한 표면 반응에 의해 막을 형성하기 때문에, 인큐베이션 타임이 발생하지 않기 때문에, 생산성에 우수하고, 한편, 단차 피복성에 우수한 금속막을 형성할 수 있다. 따라서, 특성에 우수하고, 생산성이 높은 도전성의 금속막을 형성할 수 있다.
제2의 발명은, 제1의 발명에 있어서, 상기 원료가스 공급공정과 여기가스 공급공정을 복수회 반복하는 것을 특징으로 하는 반도체 장치의 제조방법이다.
원료가스 공정과 여기가스 공급공정을 복수회 반복하기 때문에, 막두께의 제어가 가능하게 되어 소정 막두께의 금속막을 용이하게 형성할 수 있다. 또한, 플라즈마 여기가스를 공급할 때마다, 막 중의 불순물을 제거할 수 있기 때문에, 성막 후 개질 처리를 실시할 필요가 없어, 처리가 용이하다. 또한, 최초부터 최후까지 원료가스의 공급과 플라즈마 여기가스의 공급을 반복하는 것에 의해 도전성의 금속막을 형성하기 때문에, 막 전체에 걸쳐 분순물을 유효하고 균일하게 제거한 균질한 도전성 금속막을 형성할 수 있다.
제3의 발명은, 제2의 발명에 있어서, 상기 도전성의 금속막의 총막두께가 20∼50㎚이 되도록 성막하는 것을 특징으로 하는 반도체 장치의 제조방법이다. 막두께가 20∼50㎚이 되도록 성막시키면, 전극에 적합한 도전성의 금속막을 얻을 수 있다. 막두께가 20㎚보다 얇으면 전극 기능이 저하되거나, 강도를 유지할 수 없게 되기 때문에, 바람직하지 않다. 또한 50㎚보다 두껍게 되면 미세화가 저해되거나 하기 때문에, 바람직하지 않다.
제4의 발명은, 제1의 발명에 있어서, 성막 후에, 막 중의 불순물 제거를 위한 개질 처리 공정을 실시하는 일없이 어닐 공정을 실시하는 것을 특징으로 하는 반도체 장치의 제조방법이다. 여기가스 공급공정에 의해 막 중의 불순물을 제거할 수 있기 때문에, 개질 처리를 실시하는 일없이 어닐이 실시되어, 생산성을 한층 높일 수 있다.
제5의 발명은. 제1의 발명에 있어서, 상기 여기가스 공급공정에서는, 산소 함유 가스 또는 질소 함유 가스를 플라즈마에 의해 여기시켜 공급하는 것을 특징으로 하는 반도체 장치의 제조방법이다. 여기가스 공급공정에서, 산소 함유 가스 또는 질소 함유 가스를 플라즈마에 의해 여기시켜 공급하면, 막 중의 불순물이 적은 도전성 금속산화막, 또는 금속질화막을 형성할 수 있다.
제6의 발명은, 제1의 발명에 있어서, 상기 여기가스 공급공정에서는, O2, N2O, Ar, H2, N2, NH3으로 이루어진 군으로부터 선택되는 적어도 1종류의 가스를 플라즈마에 의해 여기시켜 공급하는 것을 특징으로 하는 반도체 장치의 제조방법이다. 산화제로서 통상 산소 O2를 공급하는데, 기판에 공급한 유기원료에 대해서, 산소 O2이외에, 상술한 산소 함유 가스 N2O, 불활성 가스 Ar, 수소 H2, 질소 N2 또는 질소 함유 가스 NH3를 플라즈마에 의해 여기시켜 공급하여도, 원료의 분해를 촉진하여, 성막 반응을 진행시킬 수 있다.
제7의 발명은, 제1의 발명에 있어서, 상기 원료가스 공급공정에서는, 기판에 대해서 유기원료를 기화시킨 가스를 공급하여 기판 위에 원료를 흡착시키고, 여기가스 공급공정에서는, 기판에 대해서 플라즈마에 의해 여기시킨 가스를 공급하여 기판 위에 흡착시킨 원료와 반응시켜 막을 형성하는 것을 특징으로 하는 반도체 장치의 제조방법이다. 원료가스 공급공정에서는, 유기원료를 기화시킨 가스만을 기판에 공급하는 것에 의해 반응이 억제된 상태에서 기판 위에 원료가 흡착된다. 여기서, 여기가스 공급공정에서 플라즈마 여기가스를 공급하면, 기판 위에 흡착한 원료가 분해되고, 분해된 원료와 플라즈마 여기가스가 반응하여 막이 형성된다, 이 막 형성단계에 있어서는 기판 표면에 원료가 흡착한 상태에서 반응하는 표면반응이 되고, 인큐베이션 타임은 발생하지 않기 때문에, 생산성이 우수하다. 또한, 플라즈마에 의해 여기시킨 가스종은 반응성이 높고, 유기원료 중에 불순물로서 포함되는 탄소, 산소, 질소 등의 원소와 결합하여, 가스화하는 것에 의해 막 중의 불순물이 저감될 수 있다. 따라서, 여기가스 공급공정에 의해 형성되는 막은 개질 처리가 불필요하게 되고, 성막 후의 어닐에 의해서도 막이 버껴지지 않는다.
제8의 발명은, 제1의 발명에 있어서, 상기 원료가스 공급공정과 여기가스 공급공정의 사이에, 가스치환을 실시하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조방법이다. 여기서 가스치환을 위하여 이용하는 가스는, 기화가스와는 반응하지 않는 비반응성 가스가 좋다. 또한, 가스치환에는 진공 프로세스도 포함된다. 원료가스 공급공정과 여기가스 공급공정의 사이에, 가스치환을 실시하는 공정을 갖으면, 분위기 중에 유기원료 기화가스와 플라즈마 기화가스가 동시에 존재하지 않도록 하는 것이 가능하기 때문에, 파티클(particle)의 발생을 방지할 수 있다. 또한, 가스치환을 실시할 때, 비반응성 가스로서 불활성 가스, 예를 들면, N2를 이용하면, 기판 위로의 유기원료 기화가스의 흡착량이 균일하게 된다.
제9의 발명은, 제2의 발명에 있어서, 상기 원료가스 공급공정과 여기가스 공급공정의 사이, 및 여기가스 공급공정과 원료가스 공급공정과의 사이에, 가스치환을 실시하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조방법이다. 여기서, 가스치환을 위해 이용되는 가스는, 기화가스 및 여기가스와 모두 반응하지 않는 비반응성 가스인 것이 좋다. 또한, 가스치환에는 진공 프로세스도 포함된다. 원료가스 공긍공정과 여기가스 공급공정의 사이에, 또는, 원료가스 공급공정 후 및 여기가스 공급공정 후에, 가스치환을 실시하는 공정을 갖으면, 분위기 중에 유기원료 기화가스와 플라즈마 기화가스가 동시에 존재하지 않도록 하는 것이 가능하기 때문에, 파티클의 발생을 방지할 수 있다. 또한, 가스치환을 실시할 때, 비반응성 가스로서 불활성 가스, 예를 들면, N2를 이용하면, 기판 위로의 유기원료 기화가스의 흡착량이 균일하게 된다.
제10의 발명은, 제1의 발명에 있어서, 상기 도전성의 금속막이라는 것은, 용량전극 또는 베리어 메탈(Barrier Metal)막인 것을 특징으로 하는 반도체 장치의 제조방법이다. 도전성의 금속막을 용량 전극 또는, 확산방지용 베리어 메탈(Barrier Metal)막에 적용하면, 단차 피복성에 우수한 높은 종횡비를 갖는 실런더형의 전극을 실현할 수 있다.
제11의 발명은, 제1의 발명에 있어서, 상기 도전성의 금속막이라는 것은, Ru막, RuO2막, Pt막, Ir막, IrO2막, TiN막, TaN막 중의 하나인 것을 특징으로 하는 반도체 장치의 제조방법이다. 도전성의 금속막을 상기와 같은 귀금속 또는 그 산화물, 또는 Ti나 Ta의 질화물로 구성하면, 차세대의 MIM(Metal Insulator Metal)구조의 캐패시터(capacitor)를 형성할 수 있어, DRAM의 축적전하용량을 확보할 수 있다. 특히, 도전성 금속막이 용량전극인 경우에는, 저저항의 용량전극을 얻을 수 있어 DRAM의 미세화에 따른 축적전하용량을 확보할 수 있다.
제12의 발명은, 제1의 발명에 있어서, 상기 원료가스 공급공정에서 공급하는 유기원료는, Ru(C2H5C5H4)2(비스에틸시클로펜타다이에닐루테늄, 약칭: Ru(EtCp)2), Ru(C5H5)(C4H9C5H4)(부틸루테노센), Ru[CH3COCHCO(CH2)3CH3]3(Ru(C2H5 C5H4)((CH3)C5H5)(2, 4디메틸펜타다이에닐에틸시클로펜타다이에닐루테늄), Ru(C7H8)(C7H11 O2) 중의 하나이며, 상기 도전성의 금속막이라는 것은, Ru막 또는 RuO2막인 것을 특징으로 하는 반도체 장치의 제조방법이다. 기판 위에 흡착한 원료가스를 플라즈마 여기가스에 의해 분해할 수 있으면, 여기가스 공급공정에서는, 상술한 산소 O2, 산소 함유 가스 N2O, 질소 N2, 수소 H2, 불활성 가스 Ar을 이용할 수 있다.
제13의 발명은, 제1의 발명에 있어서, 상기 원료가스 공급공정에서 공급하는 유기원료는, Ti[(OCH(CH3)2)]4, Ti(OCH2CH3)4 , Ti[N(CH3)2]4, Ti[N(CH3CH2)2] 4, 중의 어느 하나이고, 상기 도전성의 금속막이라는 것은, TiN막인 것을 특징으로 하는 반도체 장치의 제조방법이다. 기판 위에 흡착한 원료가스를 플라즈마 여기가스에 의해 분해할 수 있으면, 여기가스 공급공정에서는, NH3, Ar, H2, N2 가스를 이용할 수 있다.
제14의 발명은, 제1의 발명에 있어서, 상기 원료가스 공급공정에서 공급하는 유기원료는 Ta(C2H5O)5이며, 상기 도전성의 금속막이라는 것은, TaN막인 것을 특징으로 하는 반도체 장치의 제조방법이다. 기판 위에 흡착한 원료가스를 플라즈마 여기가스에 의해 분산할 수 있으면, 여기가스 공급공정에서는, NH3, Ar, H2, N2 가스를 이용할 수 있다.
제15의 발명은, 제1의 발명에 있어서, 원료가스 공급공정 및 여기가스 공급공정은, 온도 250∼350 ℃, 압력 0.1∼수Torr에서 실시되는 것을 특징으로 하는 반도체 장치의 제조방법이다. 250∼350℃의 낮은 온도에서, 게다가 압력 0.1∼수Torr의 낮은 압력에서 성막시키기 때문에, 단차 피복성에 우수한 소정의 막질 특성을 얻을 수 있다.
제16의 발명은, 기판 위에 도전성의 금속막을 형성하는 초기 성막공정과, 초기 성막공정에 있어서 형성한 막 위에 도전성의 금속막을 형성하는 본 성형공정을 갖고, 초기 성막공정은, 기판에 대해서 유기원료를 기화시킨 가스를 공급하는 원료가스 공급공정과, 그 후에 플라즈마에 의해 여기시킨 가스를 공급하는 여기가스 공급공정을 갖고, 본 성막공정은, 유기원료를 기화시킨 가스와 플라즈마에 의해 여기시키지 않은 산소 함유 가스 또는 질소 함유 가스를 동시에 공급하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조방법이다. 여기서, 산소 함유 가스에는 산소가스도 포함된다. 또한, 질소 함유 가스에는 질소가스도 포함된다. 초기 성막공정을, 제1 또는 제2의 발명을 이용하여 실시하는 것에 의해, 초기 성막공정에서는 인큐베이션 타임이 발생하지 않고, 또한, 초기 성막공정에서 형성한 막을 기초로 하여, 그것과 동일한 막을 형성하는 본 성막공정이 실시되기 때문에, 본 성막공정에서도 인큐베이션 타임은 발생하지 않는다. 또한, 열CVD법을 이용하여 본 성막공정을 실시하기 때문에, 최초부터 최후까지 원료가스의 공급과 플라즈마 여기가스의 공급을 반복하는 것에 의해 도전성의 금속막을 형성하는 경우에 비해, 성막 속도를 향상시킬 수 있고, 생산성을 보다 향상시킬 수 있다.
또한, 초기 성막공정과 본 성막공정으로 이루어진 제16의 발명에 있어서도, 초기 성막공정에서 형성된 막에 대해서는, 제4의 발명에서와 같이, 개질 처리를 실시할 필요가 없기 때문에, 본 성막공정에서 열CVD법에 의해 형성한 막에 대해서 개질 처리를 필요로 하지 않는 경우에도, 생산성을 향상시킬 수 있다. 또한, 본 성막공정에서 열CVD법에 의해 형성한 막에 대해서 개질 처리를 필요로하지 않는 경우에는, 초기 성막공정과 동일한 방법만으로 성막하는 경우에 비해, 생산성을 보다 향상시킬 수 있다.
제17의 발명은, 제16의 발명에 있어서, 초기 성막공정에서는, 막두께가 5∼15㎚인 막을 성막하고, 본 성막공정에서는, 막두께가 20∼40㎚인 막을 성막하는 것을 특징으로 하는 반도체 장치의 제조방법이다. 초기 성막공정에서는, 막두께가 5∼15㎚인 막을 성막하면, 안정된 계면막을 생산성 좋게 형성할 수 있기 때문에 좋다. 5㎚보다 얇으면 안정된 계면막이 형성될 수 없고, 15㎚보다 두꺼우면 생성성이 저하된다. 또한, 본 성막공정에서는, 막두께가 20∼40㎚인 막을 성막하면, 전체적으로 기계적 강도를 갖는 원하는 두께의 막이 생산성 좋게 형성되기 때문에 바람직하다. 20㎚보다 얇으면 강도가 유지될 수 없고, 40㎚보다 두꺼우면 생성성이 저하된다.
제18의 발명은, 제16의 발명에 있어서, 상기 본 성막공정은 열CVD법에 의해 막을 형성하는 공정으로, 상기 초기 성막공정과 본 성막공정을 동일한 온도에서 실시하는 것을 특징으로 하는 반도체 장치의 제조방법이다. 여기서, 초기 성막공정과 열CVD법에 의한 본 성막공정을 동일한 온도에서 실시하는 데는, 열CVD법에 의한 성막이 가능한 온도에서 초기 성막을 실시하면 좋다. 초기 성막공정과 본 성막공정을 동일한 온도에서 실시하면, 초기 성막공정으로부터 본 성막공정으로 이행하는 때에, 시간을 요하는 기판 승온 조작이 불필요하게 되어, 생산성을 큰 폭으로 향상시킬 수 있다. 특히, 초기 성막공정과 본 성막공정을 동일한 처리실에서 실시하면, 초기 성막과 본 성막을 연속적으로 실시할 수 있어서, 생산성이 한층 더 향상되어, 제조비용을 저감할 수 있다.
제19의 발명은, 제16의 발명에 있어서, 초기 성막공정 및 본 성막공정은, 온도 250∼350℃에서 실시되는 것을 특징으로 하는 반도체 장치의 제조방법이다. 온도 250∼350℃는, 열CVD법에 의한 성막이 가능한 온도이기 때문에, 이 온도와 동일한 온도에서 초기 성막공정을 실시하면, 초기 성막과 본 성막을 동일한 온도에서 실시시키는 것이 용이하게 되어, 막의 전기적 특성 및 생상성을 큰 폭으로 향상시킬 수 있다.
제20의 발명은, 기판을 처리하는 처리실과, 처리실 내의 기판을 가열하는 히터와, 처리실 내에 도전성의 금속막을 형성하기 위한 유기원료 가스를 공급하는 원료가스 공급구와, 플라즈마에 의해 가스를 여기시키는 여기수단과, 플라즈마에 의해 여기시킨 가스를 처리실 내에 공급하는 여기가스 공급구와, 처리실 내를 배기하는 배기구와, 기판에 대해서 유기원료 가스를 공급한 후, 플라즈마에 의해 여기시킨 가스를 기판 위에 공급하도록 제어하는 제어수단을 갖는 것을 특징으로 하는 기판처리 장치이다.
기판에 대해서 유기원료 기화가스를 공급한 후, 플라즈마 여기가스를 기판 위에 공급하도록 제어하는 제어수단을 갖는 기판처리 장치를 사용하여, 도전성 금속막을 성막하도록 하면, 상기 제1의 발명의 반도체 장치의 제조방법을 자동화할 수 있기 때문에, 작업이 한층 더 용이하게 된다. 또한, 유기원료 기화가스의 공급과 플라즈마 여기가스의 공급을 복수회 반복하도록 제어하는 제어수단을 구비하면, 제2의 발명의 반도체 장치의 제조방법을 용이하게 실시할 수 있다. 더욱이, 성막후, 개질 처리를 실시하는 일 없이 어닐을 실시하도록 제어하는 제어수단을 구비하면, 제4의 발명의 반도체 장치의 제조방법을 용이하게 실시할 수 있다. 더욱이, 원료가스의 공급과 여기가스의 공급을 1회 또는 복수회 반복하는 초기 성막 후, 열CVD법에 의한 본 성막을 실시하도록 제어하는 제어수단을 구비하면, 제16의 발명의 반도체 장치의 제조방법을 용이하게 실시할 수 있다.
다음으로, 상술한 본 발명의 반도체 장치의 제조방법을, 원료가스 공급과 플라즈마 여기가스 공급을 반복하는 제1의 방법과, 원료가스 공급과 플라즈마 여기가스 공급을 1회 또는 복수회 반복하는 초기 성막 후에, 열CVD법에 의한 본 성막을 실시하는 제2의 방법을 구분하여 구제적으로 설명한다.
제1의 방법에서는, 최초부터 최후까지 원료가스의 공급과 여기가스의 공급을 반복하는 것에 의해 금속막을 성막한다.
(1) 우선, 유기원료 예를 들면, Ru(C2H5C5H4)2(비스에틸시클로펜타다이에닐루테늄: 이하, Ru(EtCp)2로 약칭한다)을 기화기에서 기화시켜, 캐리어가스와 함께 처리실 내의 기판 위에 공급한다. 여기서, 원료가스가 단차 피복성이 우수한 기판 표면에 흡착한다.
(2) 다음으로, 처리실 내에 잔류하는 유기원료 기화가스를 N2 가스와 같은 불활성 가스에 의해 퍼지(purge)하거나, 또는 배기관을 개입시켜 진공 프로세스에 의해 배기하여 가스치환한다. 이것에 의해 기상의 원료가스가 배기되어, 기판 표면의 반응이 주체가 된다.
(3) 그 후, 플라즈마에 의해 여기시킨 산소 등의 플라즈마 여기가스를 공급한다. 여기서, 기판 표면에 흡착한 원료와 여기시킨 산소 등의 가스가 반응하고, 기판의 표면에 있어서 막이 형성된다.
(4) 더욱이, 처리실 내에 잔류하는 산소 등의 가스를 N2 가스와 같은 불활성 가스에 의해 퍼지하거나, 또는 진공 프로세스에 의해 가스치환한다.
성막을 실시할 때, 최초부터 최후까지 상기 (1)∼(4)의 스텝을 반복하는 것에 의해 단계적으로 막이 형성된다. 이때의 기판 온도는 250∼350℃, 압력은 0.1∼수십 Torr, 가스 공급 시간은 수분 이내로 하는 것이 일반적이다.
다음으로, 제2의 방법에서는, 초기 성막공정을 상기의 제1의 방법으로 실시하고, 그 후에 실시하는 본 성막공정에서는 플라즈마화시키지 않는 산소 함유 가스 또는 질소 함유 가스 등의 가스와, Ru(EtCp)2 등의 유기원료 기화가스를 동시에 공급하여, 공지의 열CVD법에 의해 막을 형성한다. 이때의 기판 온도는 250∼350℃, 압력은 0.1∼수십 Torr, 가스 공급시간은 1∼5분 이내로 하는 것이 일반적이다. 이 제2방법에서는, 제1의 방법을 초기성막 만으로, 즉, 기판 위의 계면층만의 형성으로 적용한다.
실시예 1
도 1은 원료가스 공급과 플라즈마 여기산소 공급을 1회 또는 복수회 반복하여 성막하는 실시예 1에 의한 흐름도를 나타낸다.
도 5에 있어서, 실리콘 기판(1)은 반송 로봇(미도시)에 의해, 게이트 밸브(2)를 통하여 처리실(5) 내에 반입되고, 하강시의 히트 유닛(4)로부터 돌출되어 있는 돌출핀(3) 위에 위치하게 된다. 히트 유닛(4)을 승강 장치(미도시)에 의해 결정된 성막 위치(점선으로 표시되는 위치)까지 상승시키고, 기판(1)을 돌출핀(3)으로부터 서셉터(31) 위로 이동하게 한다. 온도 제어 수단(17)에 의해 히트 유닛(4)을 제어하여 서셉터(31)을 개입시켜 기판(1)을 일정 시간 가열하고, 기판 온도를 250∼350℃로 유지한다. 또한, 제어 장치(60)에 의해 배기 배관 컨덕턴스 제어부(18)를 제어하고, 처리실(5) 내를 배기관(9)로부터 배기하여 처리실 내를 압력값 0.1∼수십Torr(13.3∼수천 Pa)로 안정시킨다. 이 단계에서 밸브(6, 12, 14 및 16)는, 제어 장치(60)의 제어에 의해 모두 닫혀있다. 또한, 밸브(10, 13)가 닫힌 처리실(5) 내를, 항상 N2가 공급되고, 배기되는 상태로 유지하여 둔다. 압력을 안정시킨 후, 기화 가스관(41)의 밸브(6)를 닫고, 기화 가스관(41)으로부터 샤워헤드(32)를 통하여 처리실(5) 내로 원료가스인 Ru(EtCp)2 가스(이하, 간단하게 Ru 원료가스 또는 원료가스라고 한다)를 공급하면서 배기 배관(9)으로부터 배기하여, 기판(1) 위에 원료가스를 흡착시킨다(스텝101). 이 스텝이 원료가스 공급공정을 구성한다.
다음으로, 기화가스관(41)의 밸브(6)를 닫고, 진공 프로세스를 소정의 시간 실시하거나, 또는, 불활성 가스관(42)의 밸브(10)를 닫고, 질소 N2 퍼지에 의해 처리실(5) 내의 가스치환을 소정 시간 동안 실시하여, Ru(EtCp)2 가스를 내보낸다(스텝102). 이 스텝이 가스치환 공정을 구성한다.
이 진공 프로세스 또는 가스치환의 사이에, 캐리어 가스관(51) 및 분기관(52)으로부터 각각 아르곤 및 산소를 플라즈마 발생기(11)에 공급하고, 산소를 플라즈마에 의해 여기시킨다. 여기시킨 산소는 바이패스관(53)의 밸브(12)을 여는 것에 의해, 처리실(5)를 바이패스하도록 바이패스관(53)을 개입시켜 배기하여 둔다. 이러한 가스치환의 사이에, 플라즈마 여기산소를 바이패스관(53)으로부터 배기하여 두면, 플라즈마 여기산소 공급시에, 밸브(12, 14)를 전환하는 것만으로 즉시 플라즈마 여기산소를 기판 위에 공급할 수 있기 때문에, 작업 처리의 효율을 향상시킬 수 있다. 또한, 가스치환의 사이, 불활성 가스관(50)의 밸브(13)을 열고, 질소 N2 가스를 샤워헤드(32)에 공급하는 것에 의해, Ru(EtCp)2 가스가, 플라즈마 여기가스관(50)으로 역류(역확산)하여 플라즈마 여기가스관(50) 내에 부착되거나, 플라즈마 여기가스관(50) 내에 잔류한 산소와 반응하여 성막을 일으키는 것을 방지한다. 또한, 기화가스관(41)의 밸브(6)의 상류에 Ru(EtCp)2 가스를 놓아주는 바이패스관을 설치하는 경우에서도, 후술할 가스치환(스텝104)의 사이에, 바이패스관을 개입시켜 배기하여 두면, 원료가스 공급시에 가스 흐름을 전환하는 것만으로 즉시 원료가스를 공급할 수 있기 때문에, 작업 처리의 효율을 향상시킬 수 있다.
이어서, 바이패스관(53)의 밸브(12), 불활성 가스관(54)의 밸브(13)을 함께 닫고, 플라즈마 여기가스관(50)의 밸브(14)를 열어, 플라즈마 발생기(11)에 의해 여기된 플라즈마 여기산소를 샤워헤드(32)를 개입시켜 처리실(5) 내의 기판에 공급하여 Ru막을 형성한다(스텝103). 즉, 반응성이 높은 플라즈마 여기산소를, 기판 위에 흡착시킨 원료와 반응시키는 것에 의해, Ru막을 성막한다. 이 스텝이 여기가스 공급공정을 구성한다. 또한, 이때, 상술한 스텝102의 가스치환에서, 진공 프로세스를 실시한 때에는 불활성 가스관(42)의 밸브(10)를 닫고, 또한, 질소 N2 퍼지에 의해 가스치환을 실시한 때는 밸브(10)는 열려진 상태로 하여, 불활성 가스관(42)으로부터 질소가스를 샤워헤드(32)에 공급하는 것에 의해, 플라즈마 여기산소가 원료가스 배관(40)으로 역류(역확산)하여 원료가스 배관(40) 내에서 Ru(EtCp)2 가스와 반응하여 성막을 일으키는 것을 방지한다.
다음으로, 불활성 가스관(42)의 밸브(10), 플라즈마 여기가스관(50)의 밸브(14)를 닫고 처리실(5) 내의 진공 프로세스를 소정 시간 동안 실시하거나, 또는 불활성 가스관의 밸브(10)를 열고 N2 퍼지에 의해 처리실(5) 내의 가스치환을 소정 시간 동안 실시하여 플라즈마 여기산소를 내보낸다(스텝104). 이 스텝이 가스치환 공정을 구성한다.
원료가스 공급공정 및 여기가스 공급공정을 포함하는 상기 스텝101∼104로 이루어지는 싸이클을 반복하여(스텝105), 원하는 막두께의 Ru막을 형성한다. 싸이클 수는 1회 또는 복수회(n)이다. 싸이클을 반복하여 형성하는 막두께는 20∼50㎚이다.
또한, 매엽형 열CVD 장치가 가동하고 있는 사이는, 처리실(5) 내에는 항상 질소가스 등의 불활성 가스를 공급하여 두면 좋다. 기판 반송시, 기판 승온시, 기판승온 후의 가열시는 물론, 유기액체원료 기화가스 공급시, 플라즈마 여기산소 공급시에도, 항상 불황성 가스를 계속 흐르게 한다. 이 때문에, 기판 반송 전부터 밸브(10) 또는 밸브(13) 중 하나를 열어, 불활성 가스관(42) 또는 불활성 가스관(52) 중의 어느 하나의 배관으로부터 처리실(5) 내로 불활성 가스를 상시 공급하도록 하면 좋다. 이것에 의해 처리실(5) 내를 상시 불활성 가스에 의해 퍼지 상태로 유지할 수 있으며, 파티클이나 금속 오염 물질이 기판에 부착되거나, 배기관(9)에 부착한 원료가스가 처리실(5)로 역확산하거나, 미도시의 진공 펌프로부터의 오일이 처리실 내로 역확산하는 것을 방지할 수 있다.
도 2는, 상술한 실시예 1의 「원료가스 공급→가스치환→플라즈마 여기산소 공급→가스치환」 싸이클을 반복하고 있는 타이밍 차트를 나타낸다. (a)는 기판 승온 특성을 나타내고, 가로축은 시간, 세로축은 온도를 나타낸다. (b)는 Ru 원료가스 공급 타이밍, (b)는 Ru 원료가스 공급 타이밍, (c)는 N2 가스 공급 타이밍, (d)는 플라즈마 여기산소 공급 타이밍을 각각 나타내며, 가로축은 시간, 세로축은 공급량(임의 단위)를 나타내고 있다. 본 실시예(1)에서는, Ru 원료가스 공급의 타이밍은, 기판 온도가 성막 온도인 250∼350℃로 승온한 후로 한다. 이 타이밍에서 Ru 원료가스를 흐르게 한 후에, 불활성 가스 N2를 흐르게 하여 Ru 원료가스를 처리실(5)로부터 퍼지하고, 퍼지 후에 플라즈마 여기산소를 흐르게 하고, 그 후에 다시 불활성 가스 N2를 흐르게 하여 플라즈마 여기산소를 퍼지하는 싸이클을 반복한다. 1싸이클당의 처리시간은 수초∼수분이다. 또한, 기판 온도를 성막 온도까지 상승시키는 기판 승온 중에, Ru 원료가스의 공급을 개시하여, 기판 승온 중에 싸이클 처리를 개시하도록 하여도 좋다.
또한, 각 공정에서의 기판 온도, 처리실 내의 압력, 아르곤 유량, 산소 유량, 질소 유량 및 Ru(EtCp)2 유량은, 각각 히트유닛(4), 배기 배관 컨덕턴스 제어부(18), 유량 제어기(19∼22)를 온도제어 수단(17) 및 제어 장치(60)에 의해 제어하는 것에 의해 원하는 성막 조건이 되도록 조정한다. 성막공정이 완료되면, 히트유닛(4)을 승강장치(미도시)에 의해 성막 위치(점선으로 표시되는 위치)로부터 반송위치(실선으로 표시되는 위치)로 하강시키고, 하강 과정에서 기판(1)을 서셉터(31)로부터 돌출핀(3) 위로 위치시킨다. 기판(1)을 반송 로봇(미도시)에 의해, 게이트 밸브(2)를 통하여 처리실(5) 외로 반출한다.
이상에서 상술한 바와 같이 실시예 1에서는, 원료가스 공급공정(스텝101)에서 실리콘 기판에 대하여 Ru 유기액체 원료를 기화시킨 가스를 공급한 후, 여기가스 공급공정(스텝103)에서 플라즈마에 의해 여기시킨 산소를 공급하는 것에 의해, 기판 표면 위에 흡착한 유기액체 원료기화 가스와 반응시킨 도전성의 금속막인 Ru막을 형성하는 것이다.
원료가스 공급공정에서는, Ru 유기액체 원료를 기화시킨 가스를 기판(1)에 공급하는 것에 의해 기판 위에 원료가 흡착된다. 여기가스 공급공정에서는 플라즈마 여기산소를 공급하면, 기판(1) 위에 흡착한 원료가 분해되고, 분해된 Ru 원료와 플라즈마 여기산소가 반응하여 막이 형성된다, 이 막 형성단계에 있어서는 기판 표면에 원료가 흡착한 상태에서 반응하는 표면 반응이 되고, 인큐베이션 타임은 발생하지 않은 채 막 형성이 진행된다. 따라서, 금속막을 갖는 반도체 장치의 생산성을 향상시킬 수 있다. 또한, 단차 피복성이 우수하다.
또한, Ru막을 형성하는 때에는, 단차 피복성의 향상을 위하여 250∼350℃로 프로세스 온도를 저온화시키는 데, 저온화하여도 플라즈마에 의해 여기시킨 산소는 반응성이 높기 때문에, 유기액체 원료 중에 불순물로서 포함되는 탄소 C, 산소 O, 수소 H 등의 원소와 결합하고, 이들을 가스화하는 것에 의해 막중의 불순물을 제거할 수 있다. 즉, 플라즈마 여기산소는, 기판에 흡착한 원료의 분해를 돕는 작용 이외에, 막 중에 포함되는 불순물(C, H, O 등)을 저감하는 작용도 있다. 막 중의 불순물이 저감되기 때문에, 양호한 전기 특성의 Ru막을 얻을 수 있다. 또한, 불순물이 저감되기 때문에, 여기가스 공급공정에 의해 형성되는 막은 개질 처리가 불필요하게 된다. 또한, 성막 후, 개질 처리를 실시하지 않고 결정화를 위한 어닐을 실시할 수 있기 때문에, 개질 처리 공정을 생략하여, 생선성을 향상시킬 수 있다. 또한, 성막 후의 어닐에 의해서도 불순물의 가스 탈리에 기인하는 막의 벗겨짐은 발생하기 어렵고, 밀착성에 우수한 Ru막을 얻을 수 있다.
또한, 원료가스 공급공정과 여기가스 공급공정을 복수회 반복하여 성막하기 때문에, 원하는 막두께(20∼50㎚)의 Ru막을 제어성 좋게 형성할 수 있다. 또한, 불순물 제거 효과가 있는 플라즈마 여기가스의 공급을 성막 싸이클로 반복하여 실시하기 때문에, 한 번에 소정 막두께의 막을 형성하고 나서 개질 처리를 실시하는 경우에 비해, 금속막 전체에 있어서 불순물을 유효하고, 균일하게 제거한 Ru막을 형성할 수 있다.
또한, 기판에 대해서 Ru 원료가스를 공급한 후, 플라즈마 여기산소를 실리콘 기판 위에 공급하도록 제어하는 제어장치(60)을 갖는 매엽형 열CVD 장치를 사용하여 도전성 금속막을 성막하기 때문에, 상술한 반도체 장치의 제조방법을 자동화할 수 있어, 작업이 한층 더 용이하게 된다.
또한, 원료가스 공급공정(스텝101)과 여기가스 공급공정(스텝103)의 사이에, 또는 원료가스 공급공정(스텝101) 후 및 여기가스 공급공정(스텝103) 후에, 질소에 의한 가스치환을 실시하는 공정(스텝102, 104)을 갖으면, Ru 원료가스, 플라즈마 여기산소가 처리실(5)에 남지 않기 때문에, 유량 제어기(22, 20)에 의한 제어에 의해 기판 위로의 Ru 원료가스, 플라즈마 여기산소의 공급량을 균일하게 할 수 있다. 또한, 처리실(5)의 분위기 중에 Ru 원료가스와 플라즈마 여기산소가 동시에 존재하지 않도록 할 수 있기 때문에, 파티클의 발생을 방지할 수 있다. 또한, 원료가스 공급공정 후의 가스치환에서는, 기판 위로의 원료가스의 흡착량을 균일하게 하는 효과도 있다.
또한, 본 실시예 1에 의하면, 금속막 재료인 Ru 유기액체 원료를 저온에서 분해시키기 위한 플라즈마 여기시킨 산소를 이용하는데, 플라즈마 여기 산소 O2 이외에, 산소 함유 가스 N2O, 질소 N2, 수소 H2, 불활성 가스 Ar 가스를 이용하여도, 원료의 분해를 촉진하고, 성막 반응을 진행시킬 수 있다.
또한, 실시예 1에서는, 성막 후에, 막 중의 불순물(C, H, O 등)의 제거를 위한 개질 처리(불순물 탈리 처리)를 실시할 필요는 없지만, 결정화는 실시할 필요가 있다. 결정화를 위해서는 N2 또는 진공 분위기에 있어서, 400∼800℃의 온도에서 어닐을 실시한다. 어닐 공정은, 통상은 성막과는 별도의 처리실에서 실시한다.
실시예 2
다음으로, 도 3의 흐름도를 이용하여, 원료가스 공급과 플라즈마 여기산소 공급을 1회 또는 복수회 반복하는 공정과, 열CVD법에 의한 공정의 2단계로 성막하는 실시예 2를 설명한다.
원료가스 공급공정(스텝301), 가스치환 공정(스텝302), 여기가스 공급공정(스텝303), 및 가스치환 공정(스텝304)로 이루어진 싸이클을 반복하는 것에 의해 막을 형성하는 공정을 초기 성막공정으로 한다. 실시예 2에서는, 이 초기 성막공정과, 원료가스와 산소를 동시에 공급하여 열CVD법을 이용하는 본 성막공정(스텝306)의 2단계로 구성한다. 초기 성막공정에서는 실시예 1과 동일한 싸이클을 실시하여, 최종 막두께의 도중까지의 제1층을 형성한다(스텝301∼305). 이때 형성하는 제1층의 막두께는 5∼15㎚이다. 싸이클수는 1회 또는 복수회(m)이다. 그 후에, 동일한 처리실(5)에서, 온도는 초기 성막공정의 온도 250∼350℃와 동일한 온도로 하고, 압력은 0.1∼수십 Torr(13.3∼수천Pa)로 설정하여 연속적으로 본 성막공정을 실시한다(스텝306). 특히, 본 성막공정의 압력도 초기 성막공정과 동일한 압력으로 설정하면, 초기 성막공정으로부터 본 성막공정으로 이행하는 때에, 압력 변경이 없기 때문에, 기판 온도이 변동되지 않고, 처리실(5) 내를 안정한 상태로 유지할 수 있다.
본 성막공정에서는, 플라즈마 여기가스관(50)의 밸브(14)는 닫는다. 그리고 불활성 가스관(42)의 밸브(10)를 닫고, 기화가스관(41)의 밸브(6)를 열어 유기액체 원료를 기화시킨 Ru(EtCp)2 가스를 기판(1)에 대해서 공급한다. 동시에 원료분해 가스관(43)의 밸브(16)를 열고, 플라즈마에 의해 여기하지 않은 산소가스를 기판(1)에 공급하고, 열CVD에 의한 Ru 성막을 남은 막두께 분인 20∼40㎚을 제2층으로 하여 형성하고, 총 막두께가 30∼50㎚이 되도록 한다.
도 4는, 상술한 실시예 2의 초기 성막공정 「원료가스 공급→질소가스 치환→플라즈마 여기산소 공급→질소가스 치환」을 m 싸이클 반복한 후, 본 성막공정을 실시하고 있는 타이밍 차트를 나타낸다. 도 2와 다른 점은, (b)의 후반에 Ru 원료가스의 연속공급 타이밍이 더해지고, 이 연속 공급 타이밍시와 동일하게 하여 플라즈마로 여기되지 않은 산소 O2 가스를 연속 공급하는 산소가스 공급 타이밍(e)이 추가되는 점이다. 초기 성막공정의 처리시간은 30∼180초, 바람직하게는 60초 이하이다. 본 성막공정의 처리시간은 60∼300초(1∼5분)이다.
이상 기술한 바와 같이, 실시예 2에서는, 본 성막공정을 이용하여 열CVD법에 의해 성막을 실시하기 전에, 원료가스 공급공정과 여기가스 공급공정을 1회 또는 복수회 반복하는 초기 성막공정을 이용하여 성막을 실시하도록 하였기 때문에, 초기 성막공정에 있어서도, 본 성막공정에 있어서도, 인큐베이션 타임은 발생하지 않는다. 즉, 초기 성막에서는 원료 흡착과 플라즈마 여기가스에 의한 반응에 의한 성막(완전한 표면 반응)이기 때문에 인큐베이션 타임은 발생하지 않는다. 또한, 본 성막은 Ru막을 기초로 한 Ru막의 성막(기초막과 동일한 막을 형성하는 성막)이기 때문에 인큐베이션 타임은 발생하지 않는다. 더욱이, 본 성막공정을 열CVD법에 의해 형성하기 때문에, 최초부터 최후까지 원료가스의 공급과 플라즈마 여기가스의 공급을 반복하는 것에 의해 도전성의 금속막을 형성하는 경우에 비해, 성막 속도를 향상시킬 수 있어, 생산성을 보다 향상시킬 수 있다.
또한, 초기 성막공정과 본 성막공정을 동일한 온도로 실시하면, 초기 성막공정으로부터 본 성막공정으로 이행하는 때에, 시간을 요하는 승강 온도 조작이 불필요하게 되어, 생산성을 큰 폭으로 향상시킬 수 있다. 또한, 동일한 처리실 내에서 동일한 온도로 하는 것에 의해, 초기성막과 본 성막을 연속적으로 실시할 수 있어, 제조 단가를 절감시킬 수 있다. 특히, 온도 250∼350℃는, 열CVD법에 의한 성막이 가능한 온도이기 때문에, 이 온도와 동일한 온도로 초기 성막공정을 실시하면, 초기 성막과 본 성막을 동일한 온도로 실시하는 것이 용이하게 되어, Ru막의 생산성을 큰 폭으로 향상시킬 수 있다.
또한, 본 성막공정에 있어서 열CVD법에 의해 형성한 막에 대해서 개질 처리를 필요로 하는 경우가 있는데, 초기 성막공정에서 형성되는 막에 대해서는, 개질 처리를 실시할 필요가 없기 때문에, 본 성막공정에 있어서 열CVD법에 의해 형성한 막에 대해서 개질 처리를 필요로 하는 경우에 있어서도, 전체적으로 생산성을 향상시킬 수 있다.
또한, 상기 실시예 1, 2에 있어서, 초기 성막공정 및 본 성막공정에서 공통으로 이용하는 Ru 유기액체 원료를, Ru(EtCp)2 가스를 대신하여, Ru(C5H5)(C 4H9C5H4)(부틸루테노센), Ru[CH3COCHCO(CH2)3CH3]3(약칭:Ru(OD) 3), Ru(C2H5C5H4)((CH3)C5H 5)(2, 4디메틸펜타다이에닐에틸시클로펜타다이에닐루테늄), Ru(C7H8)(C7H11 O2)로 하여도 좋다. 또한, 플라즈마 여기산소 가스 O2를 대신하여, N2O 등의 산소 함유 가스, 질소 함유 가스나, Ar, H2, N2 가스를 이용할 수 있다. 또한, 본 성막공정에서 이용하는 플라즈마 여기되지 않은 가스는, 산소 O2, N2O 등의 산소 함유 가스를 이용할 수 있다.
또한, 용량전극에 적합한 Ru(EtCp)2 원료를 대신하여, 베리어 메탈에 적합한 Ti[(OCH(CH3)2)]4, Ti(OCH2CH3)4, Ti[N(CH 3)2]4, Ti[N(CH3CH2)2]4를 이용하여 성막하여도 좋다. 이 경우, 도전성의 금속막은 TiN막이 된다. 더욱이, 베리어 메탈에 적합한 Ta(C2H5O)5로 하여도 좋고, 이 경우, 도전성의 금속막은 TaN막이 된다, 이와 같은 Ti계, Ta계 유기 금속 원료를 사용하면, 플라즈마 여기만으로 유기액체 원료가 분해하기 때문에, 플라즈마 여기가스로서 NH3, Ar, H2, N2 가스를 이용할 수 있다. 또한, 플라즈마 여기하지 않은 가스에는 N2, NH3 가스 등을 이용한다. 이 경우, 얻어지는 도전성의 금속막이 TiN막이나 TaN막이기 때문에, 확산 방지 효과에 우수한 베리어 메탈막을 얻을 수 있다.
도 6은, 상술한 반도체 장치의 제조방법을 이용하여 형성되는 도전성의 금속막을, 캐패시터의 베리어 메탈막, 상부 전극, 및 하부 전극에 적용한 DRAM의 일부를 나타내는 단면도이다.
실리콘 기판 위 또는 실리콘 기판 위에 형성한 기초막에 게이트를 형성한 후 산소 실리콘 등의 절연체로 이루어진 층간 절연막(100)을 퇴적한 후, 콘택트 홀(107)를 개구하고, 그 콘택트 홀 내에, 기판과 접속하는 콘택트 플러그(101)를 형성한다. 콘택트 플러그는 폴리실리콘이나 텅스턴으로 구성한다. 더욱이, 콘택트 홀(107) 내의 콘택트 플러그(101) 상부의 공간을 메우도록, 상술한 실시예 1, 2에 의한 제조방법에 의해 베리어 메탈막(102)을 형성한다. 이 베리어 메탈막(102)은 전극을 형성하는 재료나 산화제가 콘택트 플러그(101)로 확산하는 것을 방지하기 위하여 형성한다.
내부에 콘택트 플러그(101) 및 베리어 메탈막(102)이 형성된 콘택트 홀(107)을 갖는 층간 절연막(100) 위에, 층간 절연막(103)을 퇴적한 후, 콘택트 홀을 개구한다. 이 개구한 콘택트 홀 내를 포함하는 층간 절연막(103) 위의 전면에, 상술한 실시예 1, 2에 의한 제조방법에 의해 하부 전극(104)을 형성한다. 콘택트 홀을 제외하는 층간 절연막(103) 위의 하부 전극막, 층간 절연막(103)의 표면을 제거하고, 실린더 형상의 하부 전극(104)을 노출시킨다. 여기서, 하부 전극(104)의 막두께가 20㎚보다 얇으면 실린더의 강도가 유지되지 못하고, 실리더가 넘어지거나 구부러지거나 한다. 또한, 50㎚보다 두껍게 되면, 실린더 내의 용량 절연막이나 상부 전극의 형성이 곤란하게 된다. 따라서, 20∼50㎚가 좋다. 하부 전극(104)을 노출한 후, 하부 전극(10)의 위에 용량 절연막(105)을 소정의 제조방법으로 형성한다. 그 위에, 상술한 실시예 1, 2에 의한 제조방법에 의해 상부 전극막(106)을 형성한다.
상술한 바와 같이, 도전성의 금속막을, 용량 전극 또는, 확산 방지용의 베리어 메탈에 적용하면, 저저항인 동시에 단차 피복성에 우수한 높은 종횡비를 갖는 실린더형의 전극을 실현할 수 있다. 따라서, DRAM의 미세화에 따르는 축적 전하 용량을 확보할 수 있다. 특히, 실시예의 방법으로 형성되는 DRAM의 막은, 비도전성의 금속산화막이 아닌 도전성의 금속막이며, 용량 전극, 베리어 메탈막으로서 적합하게 이용되는 것이다. DRAM 등의 금속막은 용도에 따라서 다양한 종류로부터 적당하게 선택할 수 있는데, 일반적으로 캐패시터의 하부 전극 또는 상부 전극으로서는 Ru 이외에 RuO2, Pt, Ir, IrO2가 있고, 또는, 베리어 메탈로서는 TiN, TaN가 있다. 이들 RuO2, Pt, Ir, IrO2의 경우, 본 성막공정에서 이용하는 플라즈마에 의해 여기되지 않은 가스는, 산소 O2, N2O 등의 산소 함유 가스를 공급한다. 또는, TiN, TaN의 경우, 본 성막공정에서 이용하는 플라즈마에 의해 여기되지 않은 가스는 N2, NH3 가스 등의 질소 함유 가스를 공급한다. 또한, 도전성의 금속산화막인 RuO2막이나 IrO2막은, Ru막이나 Ir막과 동일하게, 용량 전극으로서 사용하는 것을 생각할 수 있고, 이들 도전성 금속산화막은, Ru막이나 Ir막 형성시의 성막 조건(산소 농도, 온도, 압력 등)을 바꾸는 것에 의해 성막할 수 있다. 또한, 본 발명의 도전성의 금속막은 용량 전극, 베리어 메탈막 이외에, 게이트 전극 등에도 적용할 수 있다.
본 발명의 방법에 의하면, 유기원료 기화가스를 공급한 후, 플라즈마 여기가스를 공급하여 도전성 금속막을 성막하기 때문에, 단차 피복성, 밀착성에 우수하며, 생산성이 높은 반도체 장치를 제조할 수 있다. 또한, 본 발명의 방법에 의하면, 초기 성막공정에서 유기원료 기화가스를 공급한 후, 플라즈마 여기가스를 공급하여 도전성 금속막을 성막하고, 그 후의 본 성막공정에서 열CVD법을 이용하여 성막하기 때문에, 성막 속도를 향상할 수 있어, 생성성을 보다 향상시킬 수 있다. 또한, 본 발명의 장치를 사용하여 도전성 금속막을 성막하도록 하면, 작업이 한층 용이하게 되고, 특성에 우수한 금속막을 성막할 수 있다.

Claims (20)

  1. 기판에 대해서 유기원료를 기화시킨 가스를 공급하는 원료가스 공급공정과,
    그 후에 플라즈마에 의해 여기(Excite)시킨 가스를 공급하여 도전성의 금속막을 형성하는 여기가스 공급공정을 갖는 반도체 장치의 제조방법.
  2. 제1항에 있어서, 상기 원료가스 공급공정과 여기가스 공급공정을 복수회 반복하는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제2항에 있어서, 상기 도전성의 금속막의 총막두께가 20∼50㎚이 되도록 성막시키는 것을 특징으로 하는 반도체 장치의 제조방법.
  4. 제1항에 있어서, 성막 후에, 막 중의 불순물 제거를 위한 개질 처리 공정을 실시하는 일 없이 어닐 공정을 실시하는 것을 특징으로 하는 반도체 장치의 제조방법.
  5. 제1항에 있어서, 상기 여기가스 공급공정에서는, 산소 함유 가스 또는 질소 함유 가스를 플라즈마에 의해 여기시켜 공급하는 것을 특징으로 하는 반도체 장치의 제조방법.
  6. 제1항에 있어서, 상기 여기가스 공급공정에서는, O2, N2O, Ar, H2, N2 , NH3로 이루어진 군으로부터 선택되는 적어도 1종류의 가스를 플라즈마에 의해 여기하여 공급하는 것을 특징으로 하는 반도체 장치의 제조방법.
  7. 제1항에 있어서, 상기 원료가스 공급공정에서는, 기판에 대해서 유기원료를 기화시킨 가스를 공급하여 기판 위에 원료를 흡착시키고, 여기가스 공급공정에서는, 기판에 대하여 플라즈마에 의해 여기시킨 가스를 공급하여 기판 위에 흡착시킨 원료와 반응시켜 막을 형성시키는 것을 특징으로 하는 반도체 장치의 제조방법.
  8. 제1항에 있어서, 상기 원료가스 공급공정과 여기가스 공급공정의 사이에, 가스치환을 실시하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조방법.
  9. 제2항에 있어서, 상기 원료가스 공급공정과 여기가스 공급공정의 사이, 및 여기가스 공급공정과 원료가스 공급공정의 사이에, 가스치환을 실시하는 공정을 갖는 것을 특징으로 하느 반도체 장치의 제조방법.
  10. 제1항에 있어서, 상기 도전성의 금속막은 용량 전극 또는 베리어 메탈막인 것을 특징으로 하는 반도체 장치의 제조방법.
  11. 제1항에 있어서, 상기 도전성의 금속막은 Ru막, RuO2막, Pt막, Ir막, IrO막, TiN막, TaN막 중의 하나인 것을 특징으로 하는 반도체 장치의 제조방법.
  12. 제1항에 있어서, 상기 원료가스 공급공정에서 공급하는 유기원료는, Ru(C2H5C5H4)2(비스에틸시클로펜타다이에닐루테늄), Ru(C5H5)(C4H9C5H4)(부틸루테노센), Ru[CH3COCHCO(CH2)3CH3]3(트리스2, 4옥탄디오나토(octanedionato)루테늄), Ru(C2H5C5H4)((CH3)C5H5)(2, 4디메틸펜타다이에닐에틸시클로펜타다이에닐루테늄), Ru(C7H8)(C7H11O2) 중의 하나이며, 상기 도전성의 금속막은 Ru막 또는 RuO2막인 것을 특징으로 하는 반도체 장치의 제조방법.
  13. 제1항에 있어서, 상기 원료가스 공급공정에서 공급하는 유기원료는, Ti[(OCH(CH3)2)]4, Ti(OCH2CH3)4, Ti[N(CH 3)2]4, Ti[N(CH3CH2)2]4, 중의 하나이며, 상기 도전성의 금속막은 TiN막인 것을 특징으로 하는 것을 반도체 장치의 제조방법.
  14. 제1항에 있어서, 상기 원료가스 공급공정에서 공급하는 유기원료는 Ta(C2H5O)5이고, 상기 도전성의 금속막은 TaN막인 것을 특징으로 하는 것을 반도체 장치의 제조방법.
  15. 제1항에 있어서, 원료가스 공급공정 및 여기가스 공급공정은, 온도 250∼350℃, 압력 0.1∼수Torr에서 실시되는 것을 특징으로 하는 반도체 장치의 제조방법.
  16. 기판 위에 도전성의 금속막을 형성시키는 초기 성막공정과,
    초기 성막공정에 있어서 형성한 막 위에 도전성의 금속막을 형성시키는 본 성막공정을 갖고,
    초기 성막공정은, 기판에 대해서 유기원료를 기화시킨 가스를 공급하는 원료가스 공급공정과, 그 후에 플라즈마에 의해 여기시킨 가스를 공급하는 여기가스 공급공정을 갖고,
    본 성막공정은, 유기원료를 기화시킨 가스와 플라즈마에 의해 여기하지 않은 산소 함유 가스 또는 질소 함유 가스를 동시에 공급하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조방법.
  17. 제16항에 있어서, 초기 성막공정에서는, 막두께가 5∼15㎚의 막을 성막하고, 본 성막공정에서는, 막두께가 20∼40㎚의 막을 성막하는 것을 특징으로 하는 반도체 장치의 제조방법.
  18. 제16항에 있어서, 상기 본 성막공정은 열CVD법에 의해 막을 형성하는 공정이며, 상기 초기 성막공정과 본 성막공정을 동일한 온도에서 실시하는 것을 특징으로 하는 반도체 장치의 제조방법.
  19. 제16항에 있어서, 초기 성막공정 및 본 성막공정은, 온도 250∼350℃에서 실시되는 것을 특징으로 하는 반도체 장치의 제조방법.
  20. 기판을 처리하는 처리실과,
    처리실 내의 기판을 가열하는 히터와,
    처리실 내에 도전성의 금속막을 형성하기 위한 유기원료 가스를 공급하는 원료가스 공급구와,
    플라즈마에 의해 가스를 여기하는 여기수단과,
    플라즈마에 의해 여기시킨 가스를 처리실 내에 공급하는 여기가스 공급구와, 처리실 내를 배기하는 배기구와,
    기판에 대해서 유기원료 가스를 공급한 후, 플라즈마에 의해 여기시킨 가스를 기판 위에 공급하도록 제어하는 제어수단을 갖는 것을 특징으로 하는 기판처리 장치.
KR1020047015035A 2002-07-15 2003-07-15 반도체 장치의 제조방법 및 기판처리 장치 KR100985363B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00205627 2002-07-15
JP2002205627 2002-07-15
PCT/JP2003/008964 WO2004008513A1 (ja) 2002-07-15 2003-07-15 半導体装置の製造方法及び基板処理装置

Publications (2)

Publication Number Publication Date
KR20050023238A true KR20050023238A (ko) 2005-03-09
KR100985363B1 KR100985363B1 (ko) 2010-10-04

Family

ID=30112771

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047015035A KR100985363B1 (ko) 2002-07-15 2003-07-15 반도체 장치의 제조방법 및 기판처리 장치

Country Status (4)

Country Link
US (1) US7524766B2 (ko)
JP (1) JP4559223B2 (ko)
KR (1) KR100985363B1 (ko)
WO (1) WO2004008513A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180005266A (ko) * 2010-12-21 2018-01-15 가부시키가이샤 와타나베 쇼코 기화기

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4626132B2 (ja) * 2003-08-29 2011-02-02 東ソー株式会社 Ru含有酸化物導電性薄膜の製造方法
WO2005103318A1 (en) * 2004-02-04 2005-11-03 Praxair Technology, Inc. High nucleation density organometallic compounds
KR100738068B1 (ko) * 2004-08-20 2007-07-12 삼성전자주식회사 산화 환원 반응을 이용한 귀금속 전극 형성 방법
US8025922B2 (en) 2005-03-15 2011-09-27 Asm International N.V. Enhanced deposition of noble metals
US7666773B2 (en) 2005-03-15 2010-02-23 Asm International N.V. Selective deposition of noble metal thin films
JP4813480B2 (ja) * 2005-06-13 2011-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP2007073637A (ja) * 2005-09-05 2007-03-22 Tokyo Electron Ltd 成膜方法および半導体装置の製造方法
US7662723B2 (en) * 2005-12-13 2010-02-16 Lam Research Corporation Methods and apparatus for in-situ substrate processing
US7691203B2 (en) * 2006-01-27 2010-04-06 Air Water Inc. Film forming apparatus
JP5549848B2 (ja) * 2008-12-25 2014-07-16 東ソー株式会社 ルテニウム化合物、その製法及びそれを用いた成膜法
JP5774822B2 (ja) * 2009-05-25 2015-09-09 株式会社日立国際電気 半導体デバイスの製造方法及び基板処理装置
KR20180107806A (ko) * 2017-03-22 2018-10-04 삼성전자주식회사 막 형성 방법, 및 이를 이용한 가변 저항 메모리 소자의 제조방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01204434A (ja) 1988-02-09 1989-08-17 Nec Corp 絶縁薄膜の製造方法
JPH04198484A (ja) * 1990-11-29 1992-07-17 Ishikawajima Harima Heavy Ind Co Ltd 薄膜形成方法
JP3046643B2 (ja) 1991-06-10 2000-05-29 富士通株式会社 半導体装置の製造方法
US5306666A (en) * 1992-07-24 1994-04-26 Nippon Steel Corporation Process for forming a thin metal film by chemical vapor deposition
JP3415207B2 (ja) * 1992-07-24 2003-06-09 東京エレクトロン株式会社 化学気相成長による金属薄膜形成方法
JPH08170174A (ja) * 1994-12-14 1996-07-02 Nec Corp TiN膜の形成方法
JPH09260373A (ja) * 1996-03-26 1997-10-03 Nippon Steel Corp 半導体装置の製造方法
DE69840399D1 (de) * 1997-10-07 2009-02-12 Texas Instruments Inc Verfahren zur Herstellung einer Gate-Elektrode
US6861356B2 (en) * 1997-11-05 2005-03-01 Tokyo Electron Limited Method of forming a barrier film and method of forming wiring structure and electrodes of semiconductor device having a barrier film
KR100252049B1 (ko) * 1997-11-18 2000-04-15 윤종용 원자층 증착법에 의한 알루미늄층의 제조방법
US6451677B1 (en) * 1998-02-23 2002-09-17 Texas Instruments Incorporated Plasma-enhanced chemical vapor deposition of a nucleation layer in a tungsten metallization process
US6329899B1 (en) * 1998-04-29 2001-12-11 Microcoating Technologies, Inc. Formation of thin film resistors
EP1130628A4 (en) * 1998-10-14 2007-07-04 Hitachi Ltd SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
JP4149051B2 (ja) * 1998-11-09 2008-09-10 東京エレクトロン株式会社 成膜装置
US6780704B1 (en) * 1999-12-03 2004-08-24 Asm International Nv Conformal thin films over textured capacitor electrodes
US6482733B2 (en) * 2000-05-15 2002-11-19 Asm Microchemistry Oy Protective layers prior to alternating layer deposition
US6617248B1 (en) * 2000-11-10 2003-09-09 Micron Technology, Inc. Method for forming a ruthenium metal layer
US6838125B2 (en) * 2002-07-10 2005-01-04 Applied Materials, Inc. Method of film deposition using activated precursor gases

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180005266A (ko) * 2010-12-21 2018-01-15 가부시키가이샤 와타나베 쇼코 기화기

Also Published As

Publication number Publication date
WO2004008513A1 (ja) 2004-01-22
US7524766B2 (en) 2009-04-28
JPWO2004008513A1 (ja) 2005-11-10
KR100985363B1 (ko) 2010-10-04
JP4559223B2 (ja) 2010-10-06
US20050250341A1 (en) 2005-11-10

Similar Documents

Publication Publication Date Title
US8435905B2 (en) Manufacturing method of semiconductor device, and substrate processing apparatus
TWI383449B (zh) 半導體裝置之製造方法、基板處理裝置及基板處理方法
KR100938528B1 (ko) 반도체 장치의 제조 방법
TWI488990B (zh) 使用鋁烴化合物之金屬碳化物膜的原子層沈積
KR100985363B1 (ko) 반도체 장치의 제조방법 및 기판처리 장치
TW201315836A (zh) 光激發可用於原子層沉積之介電層的化學物之方法與設備
JP2019062142A (ja) 選択成膜方法および半導体装置の製造方法
US7435678B2 (en) Method of depositing noble metal electrode using oxidation-reduction reaction
US20200090991A1 (en) Method Of Forming Via With Embedded Barrier
US20040045503A1 (en) Method for treating a surface of a reaction chamber
JP2008205325A (ja) 半導体装置の製造方法、及び基板処理装置
KR100414870B1 (ko) 원자층 증착 방법을 이용한 캐패시터의 제조 방법
KR102564112B1 (ko) 루테늄 박막의 선택적 증착 방법
KR100511914B1 (ko) 피이사이클 시브이디법을 이용한 반도체소자의 제조방법
JP2008075166A (ja) 半導体装置の製造方法、及び基板処理装置
JP2009299101A (ja) 半導体装置の製造方法および基板処理装置
US20230407476A1 (en) Selective deposition of material comprising noble metal
JP2010225989A (ja) 半導体装置の製造方法及び基板処理装置
JP2008075167A (ja) 半導体装置の製造方法、及び基板処理装置
KR100379546B1 (ko) 반도체 소자의 캐패시터 및 그의 제조 방법
TW201708579A (zh) 藉由原子層蒸鍍法之釕薄膜之形成方法
KR20030002088A (ko) 백금막의 원자층 증착 방법 및 그를 이용한 캐패시터의제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130903

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170830

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 9