CN114121782A - 形成互连结构的方法 - Google Patents

形成互连结构的方法 Download PDF

Info

Publication number
CN114121782A
CN114121782A CN202110582170.5A CN202110582170A CN114121782A CN 114121782 A CN114121782 A CN 114121782A CN 202110582170 A CN202110582170 A CN 202110582170A CN 114121782 A CN114121782 A CN 114121782A
Authority
CN
China
Prior art keywords
layer
insulating layer
carbon
metal layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110582170.5A
Other languages
English (en)
Inventor
申建旭
安商熏
李禹镇
卞卿溵
申定候
申铉振
李润姓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN114121782A publication Critical patent/CN114121782A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供形成互连结构的方法。所述方法包括：制备包括第一金属层和第一绝缘层的基板，在所述第一金属层上选择性地形成具有sp2键合结构的碳层，在所述第一绝缘层上选择性地形成第二绝缘层，形成第三绝缘层以覆盖所述第二绝缘层，和形成电连接至所述第一金属层的第二金属层。

Description

形成互连结构的方法
对相关申请的交叉引用
本申请基于在韩国知识产权局于2020年8月31日提交的韩国专利申请No.10-2020-0110589并要求其优先权，将其公开内容全部通过引用引入本文中。
技术领域
本公开内容涉及形成互连结构的方法。
背景技术
对于半导体器件的高度集成，半导体器件的尺寸正在减小，并且因此，互连结构中的布线(线路)的线宽已减小至纳米级。
为了形成纳米级布线，可进行用于纳米图案化的光刻法工艺，并且在这种情况下，可发生错位(不对准)或叠加(覆盖)等。最近，为了解决上述问题，可使用完全对准通孔(fully-aligned via)(FAV)集成工艺。
发明内容
提供形成互连结构的方法。
另外的方面将在下面的描述中部分地阐述，且部分地将从所述描述明晰，或者可通过所呈现的本公开内容的实施方式的实践来获悉。
根据实施方式，形成互连结构的方法可包括：准备包括第一金属层和第一绝缘层的基板；在所述第一金属层上选择性地形成碳层，所述碳层具有sp2键合结构；在所述第一绝缘层上选择性地形成第二绝缘层；形成第三绝缘层以覆盖所述第二绝缘层；和形成电连接至所述第一金属层的第二金属层。
在一些实施方式中，第一金属层可包括以下的至少一种：Cu、Ru、Rh、Ir、Mo、W、Pd、Pt、Co、Ta、Ti、Ni和Pd。
在一些实施方式中，第一绝缘层可包括具有约3.6或更小的介电常数的介电材料。
在一些实施方式中，由于第一金属层和第一绝缘层之间的反应性差异而可在第一金属层上选择性地形成碳层。
在一些实施方式中，基板可进一步包括在第一金属层和第一绝缘层之间的阻挡层。选择性地形成碳层可包括形成碳层以覆盖第一金属层或形成碳层以覆盖第一金属层和阻挡层。
在一些实施方式中，选择性地形成碳层可包括通过使用化学气相沉积(CVD)或等离子体增强CVD(PECVD)的沉积工艺在第一金属层上沉积碳层。
在一些实施方式中，沉积工艺中使用的反应气体可包括碳源、氢(H2)气和氩(Ar)气。反应气体中氢气所占的体积比可为约0.1％或更大。
在一些实施方式中，碳层可包括本征石墨烯(intrinsic graphene)或纳米晶体石墨烯。
在一些实施方式中，纳米晶体石墨烯可包括具有约0.5nm至约100nm的尺寸的晶体。
在一些实施方式中，在纳米晶体石墨烯中，具有sp2键合结构的碳相对于全部碳的比率可为约50％至约99％。
在一些实施方式中，碳层可具有约60°至约110°的接触角。
在一些实施方式中，所述方法可进一步包括在选择性地形成碳层之后对碳层进行表面处理。碳层的表面处理可通过向碳层添加F、Cl、Br、N、P或O原子来进行。
在一些实施方式中，选择性地形成第二绝缘层可包括由于第一绝缘层和碳层之间的表面能的差异而在第一绝缘层上选择性地形成第二绝缘层。
在一些实施方式中，选择性地形成第二绝缘层可包括通过CVD工艺或原子层沉积(ALD)工艺在第一绝缘层上沉积第二绝缘层。
在一些实施方式中，第二绝缘层可包括氧化铝、氮化铝、氧化锆、氧化铪、氧化硅、碳氧化硅、氮化硅碳(硅碳氮化物)、氮氧化硅、氢化的碳氧化硅、氧化铝硅(铝硅氧化物)、或氮化硼(Al2O3、AlN、ZrO2、氧化铪、SiO2、SiCO、SiON、SiCN、SiCOH、AlSiO或氮化硼(BN))。
在一些实施方式中，在形成第二金属层之后，碳层的至少一部分可保留在第一金属层上。
在一些实施方式中，所述方法可进一步包括部分地除去或全部地除去碳层。
根据实施方式，形成互连结构的方法可包括：在基板上选择性地形成碳层，所述基板包括第一金属层和第一绝缘层；在第一绝缘层的上表面且不在第一金属层的上表面上选择性地形成第二绝缘层；在基板上形成第三绝缘层，所述第三绝缘层覆盖第二绝缘层；和在第三绝缘层上形成第二金属层。碳层可覆盖第一金属层的上表面且可不覆盖第一绝缘层的上表面。第二金属层的一部分可延伸穿过第三绝缘层中的开口，且可电连接至第一金属层。所述碳层可具有sp2键合结构。
在一些实施方式中，第一金属层可包括以下的至少一种：Cu、Ru、Rh、Ir、Mo、W、Pd、Pt、Co、Ta、Ti、Ni和Pd。
在一些实施方式中，碳层可包括本征石墨烯或纳米晶体石墨烯。
在一些实施方式中，基板可进一步包括在第一金属层和第一绝缘层之间的阻挡层。
在一些实施方式中，选择性地形成碳层可包括通过使用化学气相沉积(CVD)或等离子体增强CVD(PECVD)的沉积工艺在第一金属层上沉积碳层。沉积工艺中使用的反应气体可包括碳源、氢(H2)气和氩(Ar)气。由于第一金属层和第一绝缘层之间的反应性差异而可在第一金属层上选择性地形成碳层。
附图说明
由结合附图考虑的以下描述，本公开内容的一些实施方式的上述和其他方面、特征和效果将更明晰，其中：
图1、3、8-11和13-15是用于描述根据实施方式的制造互连结构的方法的图；
图2、6-7、12和16-21是用于描述根据实施方式的制造互连结构的方法的其他实例的图；
图4A、4B和4C是示出本征石墨烯、纳米晶体石墨烯和无定形碳层的拉曼光谱的实例的图；
图5A和5B示出通过PECVD工艺在包括Cu和IMD材料的基板上生长石墨烯一定的处理时间段之后通过测量基板的表面获得的拉曼光谱的实例。
具体实施方式
现在将详细介绍实施方式，其实例在附图中示出，其中相同的附图标记始终表示相同的元件。在这方面，本实施方式可具有不同的形式并且不应被解释为限于本文中阐明的描述。因此，下面仅通过参考附图描述实施方式以说明方面。如本文中使用的，术语“和/或”包括相关列举项目的一个或多个的任何和全部组合。表述例如“的至少一个(种)”当在要素列表之前或之后时，修饰整个要素列表且不修饰所述列表的单独要素。例如，“A、B和C的至少一个(种)”、“A、B或C的至少一个(种)”、“A、B、C或其组合之一”和“A、B、C及其组合之一”分别可被解释为覆盖以下的任一种：A；B；A和B；A和C；B和C；以及A、B和C。
在下文中，将参考附图详细地描述本公开内容的一种或多种实施方式。在附图中，相同的附图标记表示相同的部件，并且为了便于说明，附图中的部件的尺寸可被放大。本公开内容的实施方式能够进行多种修改并且可以许多不同的形式体现。
当将层、膜、区域或面板被称为“在”另外的元件“上”时，其可直接在所述另外的元件上/下/左侧/右侧，或者也可存在中间层。除非在上下文中具有明显不同的含义，否则单数形式的表述包括复数形式的表述。将进一步理解，当一个部分被称为“包括”另外的部件时，该部分可不排除另外的部件，而是可进一步包括另外的部件，除非上下文另有说明。
术语“上述”和类似的指代术语的使用可对应于单数形式和复数形式两者。
而且，除非本文另外指出或与上下文明显矛盾，否则本文中描述的所有方法的步骤可以任何合适的顺序进行。
本文中提供的任何和所有实例或实例语言的使用仅旨在更好地说明本公开内容并且不对本公开内容的范围构成限制，除非另外要求。
当在本说明书中结合数值使用术语“约”或“基本上”时，意图是相关数值包括围绕所述数值的制造或操作公差(例如，±10％)。此外，当词语“大体上”和“基本上”与几何形状结合使用时，意图是不要求几何形状的精度，但是对于所述形状的宽容度(界限)在本公开内容的范围内。此外，无论数值或形状是否被修饰为“约”或“基本上”，将理解，这些值和形状应被解释为包括围绕所述数值或形状的制造或操作公差(例如，±10％)。
图1、3、8-11和13-15是用于描述根据实施方式的制造互连结构的方法的图。图2、6-7、12和16-21是用于描述根据实施方式的制造互连结构的方法的其他实例的图。在实例实施方式中，可通过使用完全对准通孔(FAV)集成工艺来形成互连结构。
参考图1，准备基板100。基板100可包括第一绝缘层120和至少一个第一金属层110。图1示出其中两个第一金属层110在第一绝缘层120中形成为彼此分离的实例。
第一绝缘层120是金属间介电(金属间电介质)(IMD)，并且通常可包括低k介电材料。在实例中，第一绝缘层120可具有拥有约3.6或更小的介电常数的介电材料。然而，一种或多种实施方式不限于此。
形成在第一绝缘层120中的第一金属层110可包括导电布线。第一金属层110可各自具有例如纳米级(例如，100nm或更小、50nm或更小和/或10nm或更小，但不限于此)的线宽，但不限于此。第一金属层110可包括例如以下的至少一种：Cu、Ru、Rh、Ir、Mo、W、Pd、Pt、Co、Ta、Ti、Ni和Pd。然而，一种或多种实施方式不限于此。
图2示出根据另一实例的基板200。参考图2，至少一个第一金属层210布置在第一绝缘层220中，并且阻挡层230设置在第一金属层210和第一绝缘层220之间。第一绝缘层220和第一金属层210是以上描述的，且因此，省略其描述。换句话说，第一绝缘层220可包括适合于第一绝缘层120的相同材料的任一种，并且第一金属层210可包括适合于第一金属层110的相同材料的任一种。
阻挡层230可限制和/或防止第一金属层210中包括的材料的扩散。阻挡层230可具有其中具有不同材料的多个层堆叠的多层结构或单层结构。阻挡层230可包括例如金属、金属合金、金属氮化物等。例如，阻挡层230可包括，但不限于，Ta、Ti、Ru、RuTa、IrTa、W、TaN、TiN、RuN、IrTaN、TiSiN、Co、Mn或WN。例如，阻挡层230可包括将在后面描述的纳米晶体石墨烯。
可在第一金属层210和阻挡层230之间进一步设置衬垫层235以改善第一金属层210和阻挡层230之间的粘附。衬垫层235可包括TiN、TiW、WN、TaN、Ti、Ta或其组合，但不限于此。衬垫层235可包括与阻挡层230不同的材料。
参考图3，碳层140形成在图1的基板100中的第一金属层110上。在此，碳层140可各自包括具有sp2键合结构的碳原子。具有sp2键合结构的碳层140可包括例如石墨烯。石墨烯是其中碳原子彼此二维连接以形成六边形蜂窝状结构的材料。石墨烯可包括本征石墨烯或纳米晶体石墨烯。
本征石墨烯也可称为结晶(晶体)石墨烯，并且可包括各自具有大于约100nm的尺寸的晶体。另外，纳米晶体石墨烯可包括比本征石墨烯的那些小的晶体，例如，各自具有约100nm或更小的尺寸的晶体。
在下文中，将对本征石墨烯、纳米晶体石墨烯和无定形碳层详细地相互进行比较。
图4A、4B和4C是示出本征石墨烯、纳米晶体石墨烯和无定形碳层的拉曼光谱的实例的图。可通过例如X射线光电子能谱法(XPS)分析获得稍后将描述的具有sp2键合结构的碳相对于全部碳的比率，并且可通过例如卢瑟福背散射光谱法(RBS)的成分分析获得氢的含量。
图4A示出表示本征石墨烯的拉曼光谱的实例。
参考图4A，在本征石墨烯(即，结晶石墨烯)中，D峰强度相对于G峰强度的比率为例如小于约0.1，并且2D峰强度相对于G峰强度的比率为大于例如约2。本征石墨烯可包括具有约100nm或更大的尺寸的晶体。
在本征石墨烯中，具有sp2键合结构的碳相对于全部碳的比率可为几乎约100％。另外，本征石墨烯可很少地包含(几乎不包含)氢。而且，本征石墨烯的密度可为例如大于约2.1g/cc，并且本征石墨烯的薄层电阻可为例如约100至约1000欧姆/平方(Ohm/sq)。然而，一种或多种实施方式不限于此。
图4B示出表示纳米晶体石墨烯的拉曼光谱的实例。
参考图4B，在纳米晶体石墨烯中，D峰强度相对于G峰强度的比率为例如小于约2.1，并且2D峰强度相对于G峰强度的比率可为大于例如约0.1。另外，D峰的半宽度(FWHM)可为例如约25至120cm-1。
纳米晶体石墨烯可包括具有比本征石墨烯的那些小的尺寸、例如约0.5nm至约100nm的尺寸的晶体。在纳米晶体石墨烯中，具有sp2键合结构的碳相对于全部碳的比率可为例如约50％至约99％。另外，纳米晶体石墨烯可包括例如约1原子％至约20原子％的氢。而且，纳米晶体石墨烯的密度可为例如约1.6g/cc至约2.1g/cc，并且纳米晶体石墨烯的薄层电阻可为大于例如约1000欧姆/平方。
图4C示出表示无定形碳层的拉曼光谱的实例。
参考图4C，在无定形碳层中，D峰的FWHM可为大于例如约120cm-1。在无定形碳层中，具有sp2键合结构的碳相对于全部碳的比率可为例如约30％至约50％。另外，无定形碳层可包括其含量大于约20原子％的氢。
返回参考图3，具有sp2键合结构的碳层140可选择性地形成在基板100中的第一金属层110上。具有sp2键合结构的碳层140可具有稳定化的表面，其具有低的表面能。
可通过利用化学气相沉积(CVD)工艺或等离子体增强CVD(PECVD)工艺在第一金属层110上选择性地生长石墨烯来形成具有sp2键合结构的碳层140。这里，PECVD工艺可使用例如电容耦合等离子体(CCP)、电感耦合等离子体(ICP)或微波等离子体。
当通过CVD或PECVD工艺形成具有sp2键合结构的碳层140时，将用于生长石墨烯的反应气体注入到反应室(未示出)中，包括第一金属层110和第一绝缘层120的基板100设置在所述反应室中。
除了供应用于生长石墨烯的碳的碳源之外，反应气体可进一步包括氢气和氩气。这里，反应气体中氢气所占的体积比可为例如约0.1％或更大。然而，一种或多种实施方式不限于此。
在将反应气体注入到反应室中后，当反应室的内部保持在一定温度和压力时，由于相对于碳原子的第一金属层110的反应性与第一绝缘层120的反应性的差异，石墨烯仅从第一金属层110生长，且因此，可选择性地形成具有sp2键合结构的碳层140。从碳源分解的碳原子与第一金属层110的反应性比与第一绝缘层120的反应性高。因此，反应室中的碳原子可选择性地吸附在第一金属层110而不是第一绝缘层120的表面上，且因此，可选择性地形成仅从第一金属层110生长并且具有sp2键合结构的碳层140。
图5A和5B示出通过PECVD工艺在包括Cu和IMD材料的基板上生长石墨烯一定的处理时间段后通过测量基板的表面获得的拉曼光谱的实例。
图5A示出根据处理时间的通过测量基板的Cu表面获得的拉曼光谱。参考图5A，纳米晶体石墨烯生长在基板的Cu表面上，并且随着处理时间增加，纳米晶体石墨烯的生长量逐渐增加。
图5B示出根据处理时间的通过测量基板中的IMD材料的表面获得的拉曼光谱。参考图5B，无论处理时间如何，纳米晶体石墨烯都不在基板的IMD材料表面上生长。
如上所述，当通过PECVD工艺在包括Cu和IMD材料的基板的表面上生长石墨烯时，仅在Cu表面上选择性地生长纳米晶体石墨烯。
图6和7示出对于其中在图2的基板200上选择性地形成具有sp2键合结构的碳层241和242的情况的其他实例。
参考图6，具有sp2键合结构的碳层241可形成为仅覆盖基板200中的第一金属层210。在这种情况下，阻挡层230可包括相对于碳原子具有低的反应性的材料。此外，参考图7，具有sp2键合结构的碳层242可形成为覆盖基板200中的第一金属层210和阻挡层230。在这种情况下，阻挡层230可包括相对于碳原子具有高的反应性的材料，像第一金属层210一样。
参考图3和8，在具有sp2键合结构的碳层140之间的第一绝缘层120上选择性地形成第二绝缘层150。这里，第二绝缘层150可通过原子层沉积(ALD)、CVD、PECVD等沉积在第一绝缘层120上。
具有sp2键合结构的碳层140可具有比第一绝缘层120或第一金属层110的接触角大的接触角。例如，具有sp2键合结构的碳层140的表面可具有约60°至约110°的大的接触角。然而，一种或多种实施方式不限于此。这里，接触角表示表面的水接触角(WCA)，并且在下文中是相同的。WCA表示在气-液-固界面处与液滴的接触角。
根据接触角的试验结果，IMD的接触角测量为约34.8°，并且Cu和Ru的接触角测量分别为约36.7°和29.2°。对此，纳米晶体石墨烯的接触角测量为约90.6°。
当具有sp2键合结构的碳层140具有比第一绝缘层120的接触角大的接触角时，可表明具有sp2键合结构的碳层140具有稳定化的表面，其具有比第一绝缘层120的表面能低的表面能。因此，在第二绝缘层150的沉积工艺中，具有sp2键合结构的碳层140可起到掩模的作用，且因此，第二绝缘层150可仅沉积在具有sp2键合结构的碳层140之间的第一绝缘层120上。
而且，具有sp2键合结构的碳层140具有在约400℃至约500℃的高温下的热稳定性，并且可在高温下进行的ALD或CVD工艺期间稳定地起到掩模的作用。
具有sp2键合结构的碳层140可另外地包括具有大的电负性的原子以进一步降低表面能。例如，碳层140可另外地包括F、Cl、Br、N、P或O原子。添加到碳层140的所述原子的浓度可为约0.1原子％至约10原子％，但不限于此。在这种情况下，所述碳层140可具有比其中不添加上述原子的情况大的接触角。例如，包含F原子的纳米晶体石墨烯的接触角测量为约102.1°。
第一绝缘层120可包括例如低k介电材料，而第二绝缘层150可包括具有各种介电常数的介电材料。例如，第二绝缘层150可包括Al2O3、AlN、ZrO2、氧化铪、SiO2、SiCO、SiCN、SiON、SiCOH、AlSiO或氮化硼(BN)。然而，一种或多种实施方式不限于此。
图9示出，当通过ALD工艺在包括IMD和纳米晶体石墨烯的基板上沉积Al2O3薄膜时，通过使用XPS方法测量从基板发射的Al2p峰的结果的实例。
在图9中，“A”表示从IMD发射的Al2p峰，并且“B”表示从纳米晶体石墨烯发射的Al2p峰。参考图9，从纳米晶体石墨烯沉积Al2O3薄膜的速率测量为从IMD沉积Al2O3薄膜的速率的约22.2％。这样，可确认，Al2O3薄膜可选择性地沉积在IMD上，而不是在纳米晶体石墨烯上。
图10示出当通过ALD工艺在包括IMD和纳米晶体石墨烯的基板上沉积Al2O3薄膜时，在ALD工艺期间进行的退火之前和之后测量的纳米晶体石墨烯的拉曼光谱的实例。
参考图10，在退火之前和之后的拉曼光谱彼此几乎相同。从上述试验结果，可确认，具有sp2键合结构的碳层140几乎不受在沉积第二绝缘层150期间进行的退火的影响，并且可稳定地起到掩模的作用。
参考图8和11，在第一绝缘层120上沉积第二绝缘层150之后，可除去具有sp2键合结构的碳层140。这里，可通过蚀刻或灰化工艺除去碳层140。例如，可通过氧等离子体(O2等离子体)、氢等离子体(H2等离子体)等除去碳层140。
当具有sp2键合结构的碳层140全部被除去时，可暴露基板100的第一金属层110。
在图11中，描述了其中完全除去在第一金属层110上的具有sp2键合结构的碳层140的实例。然而，形成在第一金属层110上的碳层140可不被除去，而是保留在第一金属层110上。
替代地，在如图12中所示的另外的实例中，可部分地除去在第一金属层110上形成的具有sp2键合结构的碳层140。保留在第一金属层110上的具有sp2键合结构的碳层140可用作互连结构中的覆盖层(封盖层)。覆盖层可减小第一金属层的电阻，并且因此，可增加电迁移抗性。
近来，由于为了半导体器件的高度集成，半导体器件的尺寸已减小，因此导电布线的线宽也减小。然而，当导电布线的线宽减小时，导电布线中的电流密度增加，且导电布线的电阻也增加。电阻的增加引起电迁移效应，且因此，导电布线中可出现缺陷且导电布线可被破坏。这里，电迁移是指通过在导体中离子的连续移动导致的物质的移动，其是通过金属中导电电子与原子核之间的动量转移产生的。
如上所述，当在第一金属层110上形成的具有sp2键合结构的碳层140没有被全部或部分地除去而是保留时，保留的碳层140可用作覆盖层，其可改善电迁移抗性。
图13示出拉曼光谱的实例，其显示通过对在基板上形成的纳米晶体石墨烯上使用氢等离子体进行灰化工艺的结果。图13示出进行灰化工艺之前的状态、以及进行灰化工艺10分钟、20分钟和30分钟的结果。
参考图13，随着进行氢等离子体工艺的时间增加，在基板上形成的纳米晶体石墨烯的量逐渐减少。因此，可通过调节进行氢等离子体工艺的时间段来调节保留在基板上的纳米晶体石墨烯的量。
参考图11和14，形成第三绝缘层160以覆盖第二绝缘层150，然后将其图案化以形成通孔155，通孔155使多个第一金属层110中的设计成电连接的第一金属层110暴露。这里，第三绝缘层160可为IMD。
参考图15，形成第四绝缘层170以填充通孔155，然后将其图案化以暴露第一金属层110。然后，形成第二金属层180以电连接至第一金属层110。这里，第四绝缘层170可为IMD。
当形成在第一金属层110上的碳层140的至少一部分未被除去而是保留时，碳层140可在第一金属层110和第二金属层180之间。
在以上描述中，描述了其中在除去碳层140之后形成第三绝缘层160的实例。然而，可在不除去碳层140的状态下形成第三绝缘层160以覆盖碳层140和第二绝缘层150，然后，将第三绝缘层160图案化，并且可除去经由通过将第三绝缘层160图案化而形成的通孔暴露的碳层140。
在另外的实例中，如图12和16中所示，可在图8中的操作之后部分地除去碳层140，然后可形成第三绝缘层160以覆盖第二绝缘层150和碳层140的剩余部分。然后，可将第三绝缘层160图案化以形成通孔155，通孔155使碳层140的剩余部分的经由通孔155的部分暴露。然后参考图17，可在第三绝缘层160上形成第四绝缘层170并将其图案化。然后，第二金属层180可形成在第三绝缘层160上并且延伸到通孔155中以覆盖通孔155中的碳层140的剩余部分。第二金属层180的一部分可延伸到通孔155中，并且可电连接至通孔中在碳层140下的第一金属层110。
如上所述，在通过使用FAV集成工艺的互连结构的形成中，可通过利用包括第一金属层11和第一绝缘层120的基板100中的反应性差异，选择性地仅在第一金属层110上形成具有sp2键合结构的碳层140。
另外，由于具有sp2键合结构的碳层140具有稳定化的表面，其具有低的表面能，因此在第二绝缘层150的沉积工艺期间，具有sp2键合结构的碳层140可用作掩模，且因此，第二绝缘层150可选择性地沉积在基板100的第一绝缘层120上。
如上所述，根据一种或多种实施方式，当通过使用FAV集成工艺形成互连结构时，可通过利用包括第一金属层和第一绝缘层的基板中的反应性差异在第一金属层上选择性地形成具有sp2键合结构的碳层。另外，由于具有sp2键合结构的碳层具有稳定化的表面，其具有低的表面能，因此在第二绝缘层的沉积工艺期间，具有sp2键合结构的碳层140可用作掩模，且因此，第二绝缘层可选择性地沉积在基板的第一绝缘层上。尽管上面已经描述了实施方式，但这些仅是实例，并且本领域普通技术人员可对其进行多种修改。
例如，参考图6和18，第二绝缘层150可选择性地沉积在基板200的未被碳层241覆盖的区域，例如第一绝缘层220、阻挡层230和衬垫层235上。如图19中所示，接下来可除去碳层241以暴露第一金属层210。然后，如图20中所示，第三绝缘层160可形成在第二绝缘层150上并且被图案化以提供暴露第一金属层210的通孔155。然后，如图21中所示，第四绝缘层170可形成在第三绝缘层160上并且被图案化。然后，第二金属层180可形成在第三绝缘层160上并且延伸到通孔155中，并且可电连接至在通孔中下方的第一金属层210。
在另外的实例中，尽管未示出，但参考图7，第二绝缘层150可选择性地沉积在基板200的未被碳层242覆盖的区域，例如第一绝缘层220上。然后，可除去碳层242以暴露第一金属层210。然后，可对基板200及其上的层进行在图19至21中以上描述的操作以提供像图21中所示的互连结构一样的互连结构，除了第二绝缘层150选择性地仅沉积在第一绝缘层220上，在这种情况下第三绝缘层160和第二金属层180在延伸穿过第二绝缘层150的部分中可更宽。
应理解，本文中描述的实施方式应仅在描述的意义上考虑且不用于限制的目的。各实施方式中的特征或方面的描述应典型地被认为可用于其他实施方式中的其他类似特征或方面。尽管已经参考附图描述了一种或多种实施方式，但是本领域普通技术人员将理解，在不脱离由所附权利要求定义的发明构思的精神和范围的情况下可在其中进行在形式和细节上的多种改变。

Claims (21)

1.形成互连结构的方法，所述方法包括：
准备包括第一金属层和第一绝缘层的基板；
在所述第一金属层上选择性地形成碳层，所述碳层具有sp2键合结构；
在所述第一绝缘层上选择性地形成第二绝缘层；
形成第三绝缘层以覆盖所述第二绝缘层；和
形成电连接至所述第一金属层的第二金属层。
2.如权利要求1所述的方法，其中所述第一金属层包括以下的至少一种：Cu、Ru、Rh、Ir、Mo、W、Pd、Pt、Co、Ta、Ti、Ni和Pd。
3.如权利要求1所述的方法，其中所述第一绝缘层包括具有约3.6或更小的介电常数的介电材料。
4.如权利要求1所述的方法，其中由于所述第一金属层和所述第一绝缘层之间的反应性差异而在所述第一金属层上选择性地形成所述碳层。
5.如权利要求1所述的方法，其中所述基板进一步包括在所述第一金属层和所述第一绝缘层之间的阻挡层。
6.如权利要求5所述的方法，其中选择性地形成碳层包括选择性地形成碳层以覆盖所述第一金属层或选择性地形成碳层以覆盖所述第一金属层和所述阻挡层。
7.如权利要求1所述的方法，其中选择性地形成碳层包括通过使用化学气相沉积(CVD)或等离子体增强CVD(PECVD)的沉积工艺在所述第一金属层上沉积所述碳层。
8.如权利要求7所述的方法，其中在所述沉积工艺中使用的反应气体包括碳源、氢(H2)气和氩(Ar)气。
9.如权利要求8所述的方法，其中所述反应气体中氢气所占的体积比为约0.1％或更大。
10.如权利要求1所述的方法，其中所述碳层包括本征石墨烯或纳米晶体石墨烯。
11.如权利要求10所述的方法，其中所述纳米晶体石墨烯包括具有约0.5nm至约100nm的尺寸的晶体。
12.如权利要求10所述的方法，其中在所述纳米晶体石墨烯中，具有sp2键合结构的碳相对于全部碳的比率为约50％至约99％。
13.如权利要求1所述的方法，其中所述碳层具有约60°至约110°的接触角。
14.如权利要求1所述的方法，进一步包括：
在选择性地形成碳层之后，对所述碳层进行表面处理。
15.如权利要求14所述的方法，其中碳层的表面处理包括向所述碳层添加F、Cl、Br、N、P或O原子。
16.如权利要求1所述的方法，其中选择性地形成第二绝缘层包括由于所述第一绝缘层和所述碳层之间的表面能的差异而在所述第一绝缘层上形成所述第二绝缘层。
17.如权利要求1所述的方法，其中选择性地形成第二绝缘层包括通过化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺在所述第一绝缘层上沉积所述第二绝缘层。
18.如权利要求1所述的方法，其中所述第二绝缘层包括氧化铝、氮化铝、氧化锆、氧化铪、氧化硅、碳氧化硅、氮化硅碳、氮氧化硅、氢化的碳氧化硅、氧化铝硅、或氮化硼。
19.如权利要求1所述的方法，其中在形成所述第二金属层之后，所述碳层的至少一部分保留在所述第一金属层上。
20.如权利要求1所述的方法，进一步包括在所述第一绝缘层上选择性地形成第二绝缘层或者形成第三绝缘层以覆盖所述第二绝缘层之后，部分地除去或全部地除去所述碳层。
21.如权利要求1-20任一项所述的方法，其中形成电连接至所述第一金属层的第二金属层包括：
在所述第三绝缘层上形成第二金属层，所述第二金属层的一部分延伸穿过所述第三绝缘层中的开口并且电连接至所述第一金属层。
CN202110582170.5A 2020-08-31 2021-05-25 形成互连结构的方法 Pending CN114121782A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0110589 2020-08-31
KR1020200110589A KR20220028935A (ko) 2020-08-31 2020-08-31 인터커넥트 구조체의 형성방법

Publications (1)

Publication Number Publication Date
CN114121782A true CN114121782A (zh) 2022-03-01

Family

ID=77520545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110582170.5A Pending CN114121782A (zh) 2020-08-31 2021-05-25 形成互连结构的方法

Country Status (4)

Country Link
US (1) US20220068704A1 (zh)
EP (1) EP3961686A1 (zh)
KR (1) KR20220028935A (zh)
CN (1) CN114121782A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11990369B2 (en) * 2021-08-20 2024-05-21 Applied Materials, Inc. Selective patterning with molecular layer deposition

Also Published As

Publication number Publication date
KR20220028935A (ko) 2022-03-08
EP3961686A1 (en) 2022-03-02
US20220068704A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
CN101569003B (zh) 半导体装置及其制造方法
TWI402887B (zh) 用以整合具有改良可靠度之超低ｋ介電質之結構與方法
US6683381B2 (en) Semiconductor device having a copper interconnect layer
US9343402B2 (en) Semiconductor device having Ti- and N-containing layer, and manufacturing method of same
US20090029544A1 (en) Adhesion and minimizing oxidation on electroless co alloy films for integration with low k inter-metal dielectric and etch stop
CN101897016A (zh) 半导体装置的制造方法、半导体装置、电子机器、半导体制造装置及存储介质
JP2010147311A (ja) 銅配線形成方法、銅配線および半導体装置
TW201221466A (en) Carbon nanotube wire and manufacturing method thereof
US20060115977A1 (en) Method for forming metal wiring in semiconductor device
US10978342B2 (en) Interconnect with self-forming wrap-all-around barrier layer
JP4498391B2 (ja) 半導体装置の製造方法
US6569756B1 (en) Method for manufacturing a semiconductor device
US20060286800A1 (en) Method for adhesion and deposition of metal films which provide a barrier and permit direct plating
US8211794B2 (en) Properties of metallic copper diffusion barriers through silicon surface treatments
CN114121782A (zh) 形成互连结构的方法
US11887850B2 (en) Method of forming carbon layer and method of forming interconnect structure
KR101196746B1 (ko) 원자층 증착법에 의한 박막 형성 방법, 이를 포함하는 반도체 소자의 배선 및 그 제조 방법
JP2010232538A (ja) 半導体装置とその製造方法
JP2006024668A (ja) 半導体装置の製造方法
TWI573208B (zh) 半導體內連線結構及其製造方法
JP2007258390A (ja) 半導体装置、および半導体装置の製造方法
US20240014071A1 (en) Cmos-compatible graphene structures, interconnects and fabrication methods
US20070037304A1 (en) Method for manufacturing semiconductor device and semiconductor device
KR20190081455A (ko) 코발트 함유 박막의 제조방법
JP2006024667A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination