KR20220028935A - 인터커넥트 구조체의 형성방법 - Google Patents

인터커넥트 구조체의 형성방법 Download PDF

Info

Publication number
KR20220028935A
KR20220028935A KR1020200110589A KR20200110589A KR20220028935A KR 20220028935 A KR20220028935 A KR 20220028935A KR 1020200110589 A KR1020200110589 A KR 1020200110589A KR 20200110589 A KR20200110589 A KR 20200110589A KR 20220028935 A KR20220028935 A KR 20220028935A
Authority
KR
South Korea
Prior art keywords
layer
forming
interconnect structure
carbon
insulating layer
Prior art date
Application number
KR1020200110589A
Other languages
English (en)
Inventor
신건욱
안상훈
이우진
변경은
신정후
신현진
이윤성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200110589A priority Critical patent/KR20220028935A/ko
Priority to CN202110582170.5A priority patent/CN114121782A/zh
Priority to US17/411,467 priority patent/US20220068704A1/en
Priority to EP21193446.8A priority patent/EP3961686A1/en
Publication of KR20220028935A publication Critical patent/KR20220028935A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

인터커넥트 구조체의 형성방법이 개시된다. 개시된 인터커넥트 구조체의 형성방법은 제1 금속층과 제1 절연층을 포함하는 기판을 마련하는 단계; 상기 제1 금속층에 sp2 결합 구조를 가지는 탄소층을 선택적으로 형성하는 단계; 상기 제1 절연층에 제2 절연층을 선택적으로 형성하는 단계; 및 상기 제2 절연층을 덮도록 제3 절연층을 형성한 다음, 상기 제1 금속층과 전기적으로 연결되는 제2 금속층을 형성하는 단계;를 포함한다.

Description

인터커넥트 구조체의 형성방법{Method for forming interconnect structure}
본 개시는 인터커넥트 구조체의 형성방법에 관한 것이다.
반도체 소자들의 고집적화를 위해 반도체 소자들의 크기가 점점 줄어드는 추세에 있으며, 이에 따라 인터커넥트 구조체에서 배선의 선폭도 나노 스케일로 줄어들고 있다.
나노 스케일의 배선을 형성하기 위해서는 나노 패터닝을 위한 포토리소그래피 공정을 수행하게 되는데, 이 경우, 오정렬(misalignment) 이나 중첩(overlay) 등의 문제가 발생할 수 있다. 최근에는 이러한 문제를 해결하기 위한 방안으로 FAV(Fully-Aligned Via) integration 공정이 사용될 수 있다.
예시적인 실시예는 인터커넥트 구조체를 형성하는 방법을 제공한다.
일 측면에 있어서,
제1 금속층과 제1 절연층을 포함하는 기판을 마련하는 단계;
상기 제1 금속층에 sp2 결합 구조(bonding structure)를 가지는 탄소층을 선택적으로 형성하는 단계;
상기 제1 절연층에 제2 절연층을 선택적으로 형성하는 단계; 및
상기 제2 절연층을 덮도록 제3 절연층을 형성한 다음, 상기 제1 금속층과 전기적으로 연결되는 제2 금속층을 형성하는 단계;를 포함하는 인터커넥트 구조체의 형성방법이 제공된다.
상기 제1 금속층은 Cu, Ru, Rh, Ir, Mo, W, Pd, Pt, Co, Ta, Ti, Ni 및 Pd 중 적어도 하나를 포함할 수 있다.
상기 제1 절연층은 3.6 이하의 유전 상수를 가지는 유전 물질을 포함할 수 있다.
상기 탄소층은 상기 제1 금속층과 상기 제1 절연층의 반응성 차이에 의해 상기 제1 금속층에만 선택적으로 형성될 수 있다.
상기 제1 금속층과 상기 제1 절연층 사이에 베리어층이 더 마련되어 있을 수있다. 상기 탄소층은 상기 제1 금속층을 덮도록 형성될 수 있다. 또한, 상기 탄소층은 상기 제1 금속층 및 상기 베리어층을 덮도록 형성될 수 있다.
상기 탄소층은 화학기상증착(CVD; Chemical Vapor Deposition) 또는 플라즈마 화학기상증착(PECVD; Plasma Enhanced CVD)에 의해 상기 제1 금속층에 증착될 수 있다.
상기 플라즈마 화학기상증착(PECVD)에는 용량성 결합 플라즈마(CCP; Capacitively Coupled Plasma), 유도성 결합 플라즈마(ICP; Inductively Coupled Plasam) 또는 마이크로파 플라즈마(microwave plasma)가 사용될 수 있다.
상기 탄소층의 증착 공정에 사용되는 반응 가스에는 탄소 소스(carbon sourece), 수소(H2) 가스 및 아르곤(Ar) 가스가 포함될 수 있다. 상기 반응 가스 중 상기 수소 가스가 차지하는 부피 비율은 0.1% 이상이 될 수 있다.
상기 탄소층은 진성 그래핀(intrinsic graphene) 또는 나노결정질 그래핀(nanocrytalline grapheme)을 포함할 수 있다.
상기 나노결정질 그래핀은 0.5nm ~ 100nm 크기의 결정들을 포함할 수 있다.
상기 나노결정질 그래핀은 전체 탄소에 대한 sp2 결합 구조를 가지는 탄소의 비율이 50% ~ 99% 이 될 수 있다.
상기 나노결정질 그래핀은 1at% ~ 20at% (atomic percent)의 수소를 포함할 수있다.
상기 나노결정질 그래핀은 1.6g/cc ~ 2.1g/cc의 밀도를 가질 수 있다.
상기 탄소층은 60도 ~ 110도의 접촉각을 가질 수 있다.
상기 탄소층을 형성한 다음, 상기 탄소층을 표면 처리하는 단계가 더 포함될수 있다. 상기 탄소층의 표면 처리는 상기 탄소층에 F, Cl, Br, N, P 또는 O 원자들을 추가함으로써 수행될 수 있다. 상기 탄소층에 추가되는 원자들의 농도는 0.1at% ~ 10at%가 될 수 있다.
상기 제2 절연층은 상기 제1 절연층과 상기 탄소층 사이의 표면에너지 차이에 의해 상기 제1 절연층에만 선택적으로 형성될 수 있다.
상기 제2 절연층은 화학기상증착법(CVD) 또는 원자층 증착법(ALD; Atomin Layer Deposition)에 의해 상기 제1 절연층에 증착될 수 있다.
상기 제2 절연층은 Al2O3, AlN, ZrO2, HfOx, SiO2, SiCO, SiCN, SiON, SiCOH, AlSiO 또는 BN(Boron Nitride)를 포함할 수 있다.
상기 탄소층은 제거되지 않고 상기 제1 금속층에 남아 있을 수있다.
상기 탄소층의 일부를 제거하는 단계가 더 포함될 수 있다. 또한, 상기 탄소층의 전부를 제거하는 단계가 더 포함될 수 있다.
상기 탄소층의 제거는 에칭(etching) 또는 애싱(ashing)에 의해 수행될 수 있다.
예시적인 실시예에 의하면, FAV integration 공정을 이용한 인터커넥트 구조체의 형성에서, 제1 금속층과 제1 절연층을 포함하는 기판 중 반응성 차이를 이용하여 제1 금속층에만 sp2 결합 구조를 가지는 탄소층을 선택적으로 형성할 수 있다. 그리고, 이러한 sp2 결합 구조를 가지는 탄소층는 표면 에너지가 낮은 안정된 표면을 가지고 있으므로, 제2 절연층의 증착 공정에서 sp2 결합 구조를 가지는 탄소층을 마스크로 이용함으로써 기판의 제1 절연층에만 제2 절연층을 선택적으로 증착할 수 있다.
도 1 내지 도 15는 예시적인 실시예에 따른 인터커넥트 구조체의 형성 방법을 설명하기 위한 도면들이다.
이하, 첨부된 도면을 참조하여 예시적인 실시예들에 대해 상세히 설명하기로 한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다. 한편, 이하에 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다.
이하에서, "상부" 나 "상"이라고 기재된 것은 접촉하여 바로 위, 아래, 좌, 우에 있는 것뿐만 아니라 비접촉으로 위, 아래, 좌, 우에 있는 것도 포함할 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
“상기”의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다.
방법을 구성하는 단계들에 대하여 명백하게 순서를 기재하거나 반하는 기재가 없다면, 이러한 단계들이 반드시 기재 순서에 한정되는 것은 아니며 적당한 순서로 행해질 수 있다.
모든 예들 또는 예시적인 용어의 사용은 단순히 기술적 사상을 상세히 설명하기 위한 것으로서 청구범위에 의해 한정되지 않는 이상 이러한 예들 또는 예시적인 용어로 인해 범위가 한정되는 것은 아니다.
도 1 내지 도 15는 예시적인 실시예에 따른 인터커넥트 구조체의 형성방법을 설명하기 위한 도면들이다. 도 1 내지 도 15에는 FAV(Fully-Aligned Via) integration 공정을 이용하여 인터커넥트 구조체를 형성하는 방법이 도시되어 있다.
도 1을 참조하면, 기판(100)을 준비한다. 기판(100)은 제1 절연층(120) 및 적어도 하나의 제1 금속층(110)을 포함할 수 있다. 도 1에는 제1 절연층(120)에 2개의 제1 금속층(110)이 서로 이격되게 마련된 경우가 예시적으로 도시되어 있다.
제1 절연층(120)은 층간 절연막(IMD; Inter Metal Dielectric)으로서 통상적으로 low-k 유전 물질을 포함할 수 있다. 구체적인 예로서, 제1 절연층(120)은 대략 3.6 이하의 유전 상수를 가지는 유전 물질을 포함할 수 있다. 하지만 이에 한정되지는 않는다.
제1 절연층(120)에 마련되는 제1 금속층들(110)은 도전성 배선이 될 수 있다. 이러한 제1 금속층들(110)은 예를 들면, 나노 스케일의 선폭을 가질 수 있지만, 이에 한정되는 것은 아니다. 제1 금속층(110)은 예를 들면, Cu, Ru, Rh, Ir, Mo, W, Pd, Pt, Co, Ta, Ti, Ni 및 Pd 중 적어도 하나를 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다.
도 2에는 다른 예시적인 기판(200)이 도시되어 있다. 도 2를 참조하면, 제1 절연층(220)에 적어도 하나의 제1 금속층(210)이 마련되어 있으며, 제1 금속층(210)과 제1 절연층(220) 사이에는 베리어층(barrier layer, 230)이 마련되어 있다. 제1 절연층(220) 및 제1 금속층(210)은 전술하였으므로 이에 대한 설명을 생략한다.
베리어층(230)은 제1 금속층(210)을 이루는 물질의 확산을 방지하는 역할을 할 수 있다. 이러한 베리어층(230)은 단일층 구조 또는 서로 다른 물질의 복수의 층이 적층된 다층 구조를 포함할 수 있다. 베리어층(230)은 예를 들면, 금속, 금속의 합금, 또는 금속 질화물 등을 포함할 수 있다. 구체적인 예로서, 배리어층(126)은 Ta, Ti, Ru, RuTa, IrTa, W, TaN, TiN, RuN, IrTaN, TiSiN, Co,Mn, MnO 또는 WN 등을 포함할 수 있지만 이에 한정되는 것은 아니다. 예를 들어, 배리어층(230)은 후술하는 나노결정질 그래핀(nanocrystalline graphene)을 포함할 수도 있다.
제1 금속층(210)과 베리어층(230) 사이에는 제1 금속층(210)과 베리어층(230) 사이의 접착력(adhesion)을 향상시키기 위한 라이너층(liner layer, 235)이 더 마련될 수도 있다.
도 3을 참조하면, 도 1에 도시된 기판(100) 중 제1 금속층들(110)에 탄소층(140)을 형성한다. 여기서, 탄소층(140)은 sp2 결합 구조를 가지는 탄소 원자들을 포함한다. sp2 결합 구조를 가지는 탄소층(140)은 예를 들면, 그래핀(graphene)을 포함할 수 있다. 그래핀은 탄소 원자들이 2차원으로 연결되어 육각형 벌집(hexagonal honeycomb) 구조를 가지는 물질을 말한다. 이 그래핀에는 진성 그래핀(intrinsic graphene) 또는 나노결정질 그래핀(nanocrystalline grapheme)이 포함될 수 있다.
진성 그래핀은 결정질 그래핀으로도 불리며, 대략 100nm 보다 큰 크기를 가지는 결정들을 포함할 수 있다. 그리고, 나노결정질 그래핀은 진성 그래핀에 비해 크기가 작은 결정들, 예를 들면, 대략 100nm 이하의 크기를 가지는 결정들을 포함할 수 있다.
이하에서는 진성 그래핀(intrinsic graphene), 나노결정질 그래핀 및 비정질 탄소층에 대해 구체적으로 비교하여 설명한다.
도 4a 내지 도 4b는 진성 그래판, 나노결정질 그래핀 및 비정질 탄소층에 대한 라만 스펙트럼들을 예시적으로 도시한 것이다. 후술하는 전체 탄소에 대한 sp2 결합 구조(bonding structure)를 가지는 탄소의 비율은 예를 들면, 엑스선 광전자 분광법(XPS; X-ray Photoelectron Spectroscopy) 분석을 통해 얻어질 수 있으며, 수소의 함량은 예를 들면, RBS(Rutherford Backscattering Spectroscopy)의 성분 분석을 통해 얻어질 수 있다.
도 4a에는 진성 그래핀을 나타내는 라만 스펙트럼을 예시적으로 도시되어 있다.
도 4a를 참조하면, 결정질 그래핀인 진성 그래핀에서는 G peak intensity에 대한 D peak intensity의 비율(ratio)은 예를 들면, 대략 0.1보다 작고, G peak intensity에 대한 2D peak intensity의 비율은 예를 들면, 대략 2 보다 클 수 있다. 이러한 진성 그래핀은 대략 100nm 보다 큰 크기의 결정들을 포함할 수 있다.
진성 그래핀에서는 전체 탄소에 대한 sp2 결합 구조(bonding structure)를 가지는 탄소의 비율은 거의 100%가 될 수 있다. 그리고, 진성 그래핀은 수소를 거의 포함하지 않을 수 있다. 또한, 진성 그래핀의 밀도는 예를 들면, 대략 2.1 g/cc 정도가 될 수 있으며, 진성 그래핀의 면저항(sheet resistance)은 예를 들면 대략 100~1000 Ohm/sq 정도가 될 수 있다. 하지만 이에 한정되는 것은 아니다.
도 4b에는 나노결정질 그래핀을 나타내는 라만 스펙트럼을 예시적으로 도시되어 있다.
도 4b를 참조하면, 나노결정질 그래핀에서는 G peak intensity에 대한 D peak intensity의 비율은 예를 들면, 대략 2.1보다 작고, G peak intensity에 대한 2D peak intensity의 비율은 예를 들면, 대략 0.1 보다 클 수 있다. 그리고, D peak의 반치폭(FWHM, full width at half maximum)은 예를 들면, 대략 25~120 cm-1 정도가 될 수 있다.
나노결정질 그래핀은 진성 그래핀 보다 작은 크기, 예를 들면, 대략 0.5nm ~ 100nm 정도의 크기를 가지는 결정들을 포함할 수 있다. 나노결정질 그래핀에서는 전체 탄소에 대한 sp2 결합 구조를 가지는 탄소의 비율은 예를 들면, 대략 50% ~ 99% 정도가 될 수 있다. 그리고, 나노결정질 그래핀은 예를 들면, 대략 1at% ~ 20at% (atomic percent) 정도의 수소를 포함하고 있을 수 있다. 또한, 나노결정질 그래핀의 밀도는 예를 들면, 대략 1.6g/cc ~2.1g/cc 정도가 될 수 있으며, 나노결정질 그래핀의 면저항은 예를 들면 대략 1000 Ohm/sq 보다 클 수 있다.
도 4c에는 비정질 탄소층을 나타내는 라만 스펙트럼을 예시적으로 도시되어 있다.
도 4c를 참조하면, 비정질 탄소층은 D peak의 반치폭(FWHM)이 예를 들면, 대략 120 cm-1 보다 클 수 있다. 비정질 탄소층에서는 전체 탄소에 대한 sp2 결합 구조를 가지는 탄소의 비율은 예를 들면, 대략 30% ~ 50% 정도가 될 수 있다. 그리고 비정질 탄소층에는 대략 20 at% (atomic percent) 보다 큰 함량의 수소를 포함하고 있을 수 있다.
다시 도 3을 참조하면, sp2 결합 구조를 가지는 탄소층(140)은 후술하는 바와 같이 기판(100) 중 제1 금속층(110)에만 선택적으로 형성될 수 있다. 이러한 sp2 결합 구조를 가지는 탄소층(140)은 표면 에너지가 낮은 안정된 표면을 가질 수 있다.
sp2 결합 구조를 가지는 탄소층(140)은 화학기상증착(CVD; Chemical Vapor Deposition) 또는 플라즈마 화학기상증착(PECVD; Plasma Enhanced CVD)에 의해 제1 금속층(110)에 그래핀을 선택적으로 성장시킴으로써 형성될 수 있다. 여기서, 플라즈마 화학기상증착(PECVD)에는 예를 들면, 용량성 결합 플라즈마(CCP; Capacitively Coupled Plasma), 유도성 결합 플라즈마(ICP; Inductively Coupled Plasam) 또는 마이크로파 플라즈마(microwave plasma)가 사용될 수 있다.
sp2 결합 구조를 가지는 탄소층(140)을 화학기상증착 또는 플라즈마 화학기상증착에 의해 형성하는 경우에는 제1 금속층(110) 및 제1 절연층(120)을 포함하는 기판(100)이 마련된 반응 챔버(미도시) 내에 그래핀 성장을 위한 반응 가스를 주입한다.
이 반응 가스에는 그래핀 성장을 위한 탄소를 공급하는 탄소 소스(carbon source) 이외에 수소 가스 및 아르곤 가스가 더 포함될 수 있다. 여기서, 반응 가스 중 수소 가스가 차지하는 부피 비율은 예를 들면, 대략 0.1% 이상이 될 수 있다. 하지만, 반드시 이에 한정되지는 않는다.
반응 챔버 내에 반응 가스가 주입된 다음, 반응 챔버 내부를 소정 온도 및 압력으로 유지하게 되면, 탄소 원자들에 대한 제1 금속층(110)과 제1 절연층(120)의 반응성 차이로 인해 그래핀은 제1 금속층(110)에만 성장함으로써 sp2 결합 구조를 가지는 탄소층(140)이 선택적으로 형성될 수 있다. 탄소 소스로부터 분해된 탄소 원자들은 제1 절연층(120) 보다는 제1 금속층과(110) 큰 반응성을 가지고 있다. 그러므로, 반응 챔버 내의 탄소 원자들은 제1 절연층(120) 보다는 제1 금속층(110)의 표면에 선택적으로 흡착될 수 있으며, 이에 따라, 제1 금속층(110)에만 성장됨으로써 sp2 결합 구조를 가지는 탄소층(140)이 선택적으로 형성될 수 있다.
도 5a 및 도 5b는 플라즈마 화학기상증착(PECVD)에 의해 Cu 와 층간 절연 물질(IMD material)로 구성된 기판에 그래핀을 소정의 공정 시간 동안 성장시킨 다음 기판의 표면을 측정한 라만 스펙트럼을 예시적으로 도시한 것이다.
도 5a에는 기판의 Cu 표면을 공정 시간에 따라 측정한 라만 스펙트럼들이 도시되어 있다. 도 5a를 참조하면, 기판의 Cu 표면에는 나노결정질 그래핀이 성장되었으며, 공정 시간이 증가함에 따라 나노결정질 그래핀이 성장되는 양도 점점 증가하였다.
도 5b에는 기판의 층간 절연 물질의 표면을 공정 시간에 따라 측정한 라만 스펙트럼들이 도시되어 있다. 도 5b를 참조하면, 기판의 증간 절연 물질의 표면에는 공정 시간에 관계없이 나노결정질 그래핀이 성장되지 않았다.
이와 같이, 플라즈마 화학기상증착에 의해 Cu 와 층간 절연 물질로 구성된 기판의 표면에 그래핀을 성장시키면 Cu 표면에만 나노 결정질 그래핀이 선택적으로 성장하는 것을 알 수 있다.
도 6 및 도 7에는 도 2에 도시된 기판(200)에 sp2 결합 구조를 가지는 탄소층(241,242)이 선택적으로 형성된 경우들이 도시되어 있다.
도 6을 참조하면, sp2 결합 구조를 가지는 탄소층(241)은 기판(200) 중 제1 금속층(210)만을 덮도록 형성될 수 있다. 이 경우, 베리어층(230)은 탄소 원자들에 대한 반응성이 작은 물질을 포함할 수 있다. 또한, 도 7을 참조하면, sp2 결합 구조를 가지는 탄소층(242)은 기판(200) 중 제1 금속층(210) 및 베리어층(230)을 덮도록 형성될 수 있다. 이 경우, 베리어층(230)은 제1 금속층(210)과 마찬가지로 탄소 원자들에 대한 반응성이 큰 물질을 포함할 수 있다.
도 8을 참조하면, sp2 결합 구조를 가지는 탄소층(140) 사이의 제1 절연층(120)에 제2 절연층(150)을 선택적으로 형성한다. 여기서, 제2 절연층(150)은 원자층 증착(ALD: Atomic Layer Deposition), 화학기상증착(CVD), 플라즈마 화학기상증착(PECVD) 등에 의해 제1 절연층(120)에 증착될 수 있다.
sp2 결합 구조를 가지는 탄소층(140)은 제1 절연층(120) 이나 제1 금속층(110) 보다 큰 접촉각을 가지고 있다. 예를 들어, sp2 결합 구조를 가지는 탄소층(140)의 표면은 대략 60도 ~ 110도의 큰 접촉각을 가질 수 있다. 하지만, 이에 한정되는 것은 아니다. 여기서, 접촉각은 표면의 물접촉각(WCA; Water Contact Angle)을 의미하며, 이하에서도 동일하다. 물접촉각(WCA)은 공기-액체-고체 계면에서 물방울과 접하는 각도를 말한다.
접촉각의 실험 결과에 따르면, 층간 절연막의 접촉각은 대략 34.8도로 측정되었으며, Cu 및 Ru의 접촉각은 각각 대략 36.7도 및 29.2도로 측정되었다. 이에 대해, 나노결정질 그래핀의 접촉각은 대략 90.6도로 측정되었다.
sp2 결합 구조를 가지는 탄소층(140)이 제1 절연층(120) 보다 큰 접촉각을 가지고 있다는 것은 sp2 결합 구조를 가지는 탄소층(140)이 제1 절연층(120)보다 표면 에너지가 낮은 안정된 표면을 가지고 있다는 것을 의미한다. 따라서, 제2 절연층(150)의 증착 공정에서 sp2 결합 구조를 가지는 탄소층(140)은 마스크 역할을 수행할 수 있으며, 이에 따라 제2 절연층(150)은 sp2 결합 구조를 가지는 탄소층(140) 사이의 제1 절연층(120)에만 선택적으로 증착될 수 있다.
또한, sp2 결합 구조를 가지는 탄소층(140)은 400℃ ~ 500℃ 정도의 고온에서도 열 안정성을 가지고 있으므로, 고온의 원자층 증착 또는 화학기상 증착 공정에서도 마스크 역할을 안정적으로 수행할 수 있다.
sp2 결합 구조를 가지는 탄소층(140)은 표면 에너지를 더욱 낮추기 위해 전기음성도(electronegativity)가 큰 원자들을 추가적으로 포함할 수 있다. 예를 들면, 탄소층(140)은 F, Cl, Br, N, P 또는 O 원자들을 추가로 포함할 수 있다. 상기 탄소층(140)에 추가되는 원자들의 농도는 대략 0.1at% ~ 10at% (atomic percent) 정도가 될 수 있지만 이에 한정되지는 않는다. 이 경우, 탄소층(140)은 전술한 원자들이 추가되지 않는 경우 보다 더 높은 접촉각을 가질 수 있다. 예를 들어, F 원자들을 포함하는 나노결정질 그래핀의 접촉각은 대략 102.1도로 측정되었다.
제1 절연층(120)은 예를 들면 low-k 유전 물질을 포함할 수 있는데 반해, 제2 절연층(150)은 다양한 유전 상수를 가지는 유전 물질을 포함할 수 있다. 예를 들면, 제2 절연층(150)은 Al2O3, AlN, ZrO2, HfOx, SiO2, SiCO, SiCN, SiON, SiCOH, AlSiO 또는 BN(Boron Nitride)를 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다.
도 9는 층간 절연막(IMD)과 나노결정질 그래핀을 포함하는 기판에 원자층 증착(ALD)을 이용하여 Al2O3 박막을 증착하였을 경우, 엑스선 광전자 분광법(XPS)을 이용하여 기판으로부터 방출되는 Al2p 피크(peak)를 측정한 결과를 예시적으로 도시한 것이다.
도 9에서 "A"는 층간 절연막에서 방출되는 Al2p 피크를 나타내며, "B"는 나노 결정질 그래핀에서 방출되는 Al2p 피크를 나타낸다. 도 9를 참조하면, 나노결정질 그래핀에서 Al2O3 박막이 증착되는 속도는 층간 절연막(IMD)에서 Al2O3 박막이 증착되는 속도에 비해 대략 22.5% 정도로 측정되었다. 이로부터, Al2O3 박막은 나노 결정질 그래핀이 아닌 층간 절연막에만 선택적으로 증착될 수 있음을 알 수 있다.
도 10은 층간 절연막(IMD)과 나노결정질 그래핀을 포함하는 기판에 원자층 증착(ALD)을 이용하여 Al2O3 박막을 증착하였을 경우, 원자층 증착(ALD) 과정에서 수행된 열처리 전과 후에 따라 측정된 나노결정질 그래핀의 라만 스펙트럼을 예시적으로 도시한 것이다.
도 10을 참조하면, 열처리 전과 후의 라만 스펙트럼은 거의 동일하게 측정되었다. 이러한 실험 결과로부터 제2 절연층(150)을 증착하는 과정에서 수행되는 열처리에 의해서도 sp2 결합 구조를 가지는 탄소층(140)은 거의 받지 않고 마스크 역할을 안정적으로 수행할 수 있다는 것을 알 수 있다.
도 11을 참조하면, 제2 절연층(150)을 제1 절연층(120)에 증착한 다음, sp2 결합 구조를 가지는 탄소층(140)은 제거될 수 있다. 여기서, 탄소층(140)의 제거는 에칭(etching) 또는 애싱(ashing)에 의해 수행될 수 있다. 예를 들면, 탄소층(140)은 산소 플라즈마(O2 Plasma) 또는 수소 플라즈마(H2 Plasma) 등에 의해 제거될 수 있다.
sp2 결합 구조를 가지는 탄소층(140)이 모두 제거되는 경우에는 기판(100)의 제1 금속층(110)이 노출될 수 있다.
도 11에서는 제1 금속층(110)에 형성된 sp2 결합 구조를 가지는 탄소층(140)이 모두 제거되는 경우가 설명되었다. 하지만, 제1 금속층(110)에 형성된 탄소층(140) 전체가 제거되지 않고 그대로 제1 금속층(110)에 남아 있을 수도 있다.
또한, 도 12에 도시된 바와 같이 제1 금속층(110)에 형성된 sp2 결합 구조를 가지는 탄소층(140) 중 일부만 제거될 수도 있다. 제1 금속층(110)에 남아 있는 sp2 결합 구조를 가지는 탄소층(140)은 인터커넥트 구조체에서 캡층(capping layer)의 역할을 수행할 수 있다. 이러한 캡층은 제1 금속층의 전기 저항을 줄일 수 있으며, 이에 따라 일렉트로마이그레이션(electromigration) 저항을 향상시킬 수 있다.
최근에는 반도체 소자들의 고집적화를 위해 반도체 소자들의 크기가 점점 줄어드는 추세에 있으며, 이에 따라, 도전성 배선의 선폭도 줄어들게 된다. 그러나, 도전성 배선의 선폭이 줄어드게 되면, 도전성 배선 내의 전류 밀도는 증가하게 됨으로써 도전성 배선의 전기 저항은 커지게 된다. 이러한 전기 저항의 증가는 일렉트로마이그레이션 현상을 발생시킴으로써 도전성 배선 내에 결함(defect)이 발생되고, 이에 따라 도전성 배선이 손상될 수 있다. 여기서, 일렉트로마이그레이션은 전도성 전자와 금속 내의 원자핵들 사이의 운동량 전달로 인해 발생되는 도체 내의 이온들의 지속적인 움직임에 의한 물질의 이동을 말한다.
전술한 바와 같이, 제1 금속층(110)에 형성된 sp2 결합 구조를 가지는 탄소층(140) 중 전부 또는 일부를 제거하지 않고 남기게 되면, 이렇게 남은 탄소층(140)은 일렉트로마이그레이션 저항을 향상시킬 수 있는 캡층의 역할을 수행할 수 있다.
도 13은 기판에 형성된 나노결정질 그래핀에 수소 플라즈마를 이용한 애싱 공정을 수행한 결과를 보여주는 라만 스펙트럼을 예시적으로 도시한 것이다. 도 13에는 애싱 공정을 수행하기 전과 애싱 공정을 각각 10분, 20분, 30분 수행한 결과들이 도시되어 있다.
도 13을 참조하면, 수소 플라즈마 공정의 수행 시간이 증가할수록 기판에 형성된 나노결정질 그래핀의 양이 점점 줄어들고 있음을 알 수 있다. 이에 따라, 수소 플라즈마 공정의 수행 시간을 조절함으로써 기판에 남아 있는 나노결정질 그래핀의 양을 조절할 수 있다.
도 14를 참조하면, 제2 절연층(150)을 덮도록 제3 절연층(160)을 형성한 다음 이를 패터닝하여 제1 금속층들(110) 중 전기적 연결을 원하는 제1 금속층(110)을 노출시키는 비아홀(via hole, 155)을 형성한다. 여기서, 제3 절연층(160)은 층간 절연막(IMD)이 될 수 있다.
도 15를 참조하면, 비아홀(155)을 채우도록 제4 절연층(170)을 형성한 다음, 제4 절연층(170)을 패터닝하여 제1 금속층(110)과 전기적으로 연결되는 제2 금속층(180)을 형성한다. 여기서, 제4 절연층(170)은 증간 절연막(IMD)가 될 수 있다.
제1 금속층(110)에 형성된 탄소층(140)의 적어도 일부가 제거되지 않고 남아 있는 경우에는 제1 금속층(110)과 제2 금속층(180) 사이에 탄소층(140)이 존재할 수 있다.
이상에서는 탄소층(140)을 제거한 다음, 제3 절연층(160)을 형성하는 경우가 설명되었다. 하지만, 탄소층(140)이 제거되지 않은 상태에서 탄소층(140)과 제2 절연층(150)을 덮도록 제3 절연층(160)을 형성한 다음, 이를 패터닝하여 형성된 비아홀을 통해 노출된 탄소층(140)을 제거할 수도 있다.
이상에서 살펴본 바와 같이, FAV integration 공정을 이용한 인터커넥트 구조체의 형성에서, 제1 금속층(110)과 제1 절연층(120)을 포함하는 기판(100) 중 반응성의 차이를 이용하여 제1 금속층(110)에만 sp2 결합 구조를 가지는 탄소층(140)을 선택적으로 형성할 수 있다.
그리고, 이러한 sp2 결합 구조를 가지는 탄소층(140)는 표면 에너지가 낮은 안정된 표면을 가지고 있으므로, 제2 절연층(150)의 증착 공정에서 sp2 결합 구조를 가지는 탄소층(140)을 마스크로 이용함으로써 기판(100)의 제1 절연층(120)에만 제2 절연층(150)을 선택적으로 증착할 수 있다. 이상에서 실시예가 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형이 가능하다.
100,200.. 기판
110,210.. 제1 금속층
120,220.. 제1 절연층
140,241,242.. sp2 결합 구조를 가지는 탄소층
150.. 제2 절연층
155.. 비아홀
160.. 제3 절연층
170.. 제4 절연층
180.. 제2 금속층
230.. 베리어층
235.. 라이너층

Claims (27)

  1. 제1 금속층과 제1 절연층을 포함하는 기판을 마련하는 단계;
    상기 제1 금속층에 sp2 결합 구조(bonding structure)를 가지는 탄소층을 선택적으로 형성하는 단계;
    상기 제1 절연층에 제2 절연층을 선택적으로 형성하는 단계; 및

    상기 제2 절연층을 덮도록 제3 절연층을 형성한 다음, 상기 제1 금속층과 전기적으로 연결되는 제2 금속층을 형성하는 단계;를 포함하는 인터커넥트 구조체의 형성방법.
  2. 제 1 항에 있어서,
    상기 제1 금속층은 Cu, Ru, Rh, Ir, Mo, W, Pd, Pt, Co, Ta, Ti, Ni 및 Pd 중 적어도 하나를 포함하는 인터커넥트 구조체의 형성방법.
  3. 제 1 항에 있어서,
    상기 제1 절연층은 3.6 이하의 유전 상수를 가지는 유전 물질을 포함하는 인터커넥트 구조체의 형성방법.
  4. 제 1 항에 있어서,
    상기 탄소층은 상기 제1 금속층과 상기 제1 절연층의 반응성 차이에 의해 상기 제1 금속층에만 선택적으로 형성되는 인터커넥트 구조체의 형성방법.
  5. 제 1 항에 있어서,
    상기 제1 금속층과 상기 제1 절연층 사이에 베리어층이 더 마련되어 있는 인터커넥트 구조체의 형성방법.
  6. 제 5 항에 있어서,
    상기 탄소층은 상기 제1 금속층을 덮도록 형성되는 인터커넥트 구조체의 형성방법.
  7. 제 5 항에 있어서,
    상기 탄소층은 상기 제1 금속층 및 상기 베리어층을 덮도록 형성되는 인터커넥트 구조체의 형성방법.
  8. 제 1 항에 있어서,
    상기 탄소층은 화학기상증착(CVD; Chemical Vapor Deposition) 또는 플라즈마 화학기상증착(PECVD; Plasma Enhanced CVD)에 의해 상기 제1 금속층에 증착되는 인터커넥트 구조체의 형성방법.
  9. 제 8 항에 있어서,
    상기 플라즈마 화학기상증착에는 용량성 결합 플라즈마(CCP; Capacitively Coupled Plasma), 유도성 결합 플라즈마(ICP; Inductively Coupled Plasam) 또는 마이크로파 플라즈마(microwave plasma)가 사용되는 인터커넥트 구조체의 형성방법.
  10. 제 8 항에 있어서,
    상기 탄소층의 증착 공정에사용되는 반응 가스에는 탄소 소스(carbon source), 수소(H2) 가스 및 아르곤(Ar) 가스가 포함되는 인터커넥트 구조체의 형성방법.
  11. 제 10 항에 있어서,
    상기 반응 가스 중 상기 수소 가스가 차지하는 부피 비율은 0.1% 이상인 인터커넥트 구조체의 형성방법.
  12. 제 1 항에 있어서,
    상기 탄소층은 진성 그래핀(intrinsic graphene) 또는 나노결정질 그래핀(nanocrytalline grapheme)을 포함하는 인터커넥트 구조체의 형성방법.
  13. 제 12 항에 있어서,
    상기 나노결정질 그래핀은 0.5nm ~ 100nm 크기의 결정들을 포함하는 인터커넥트 구조체의 형성방법.
  14. 제 12 항에 있어서,
    상기 나노결정질 그래핀은 전체 탄소에 대한 sp2 결합 구조를 가지는 탄소의 비율이 50% ~ 99% 인 인터커넥트 구조체의 형성방법.
  15. 제 12 항에 있어서,
    상기 나노결정질 그래핀은 1at% ~ 20at% (atomic percent)의 수소를 포함하는 인터커넥트 구조체의 형성방법.
  16. 제 12 항에 있어서,
    상기 나노결정질 그래핀은 1.6g/cc ~ 2.1g/cc의 밀도를 가지는 인터커넥트 구조체의 형성방법.
  17. 제 1 항에 있어서,
    상기 탄소층은 60도 ~ 110도의 접촉각을 가지는 인터커넥트 구조체의 형성방법.
  18. 제 1 항에 있어서,
    상기 탄소층을 형성한 다음, 상기 탄소층을 표면 처리하는 단계를 더 포함하는 인터커넥트 구조체의 형성방법.
  19. 제 18 항에 있어서,
    상기 탄소층의 표면 처리는 상기 탄소층에 F, Cl, Br, N, P 또는 O 원자들을 추가함으로써 수행되는 인터커넥트 구조체의 형성방법.
  20. 제 19 항에 있어서,
    상기 탄소층에 추가되는 원자들의 농도는 0.1at% ~ 10at%인 인터커넥트 구조체의 형성방법.
  21. 제 1 항에 있어서,
    상기 제2 절연층은 상기 제1 절연층과 상기 탄소층 사이의 표면에너지 차이에 의해 상기 제1 절연층에만 선택적으로 형성되는 인터커넥트 구조체의 형성방법.
  22. 제 1 항에 있어서,
    상기 제2 절연층은 화학기상증착법(CVD) 또는 원자층 증착법(ALD; Atomin Layer Deposition)에 의해 상기 제1 절연층에 증착되는 인터커넥트 구조체의 형성방법.
  23. 제 1 항에 있어서,
    상기 제2 절연층은 Al2O3, AlN, ZrO2, HfOx, SiO2, SiCO, SiCN, SiON, SiCOH, AlSiO 또는 BN(Boron Nitride)를 포함하는 인터커넥트 구조체의 형성방법.
  24. 제 1 항에 있어서,
    상기 탄소층은 제거되지 않고 상기 제1 금속층에 남아 있는 인터커넥트 구조체의 형성방법.
  25. 제 1 항에 있어서,
    상기 탄소층의 일부를 제거하는 단계를 더 포함하는 인터커넥트 구조체의 형성방법.
  26. 제 1 항에 있어서,
    상기 탄소층의 전부를 제거하는 단계를 더 포함하는 인터커넥트 구조체의 형성방법.
  27. 제 25 항 또는 제 26 항에 있어서,
    상기 탄소층의 제거는 에칭(etching) 또는 애싱(ashing)에 의해 수행되는 인터커넥트 구조체의 형성방법.
KR1020200110589A 2020-08-31 2020-08-31 인터커넥트 구조체의 형성방법 KR20220028935A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200110589A KR20220028935A (ko) 2020-08-31 2020-08-31 인터커넥트 구조체의 형성방법
CN202110582170.5A CN114121782A (zh) 2020-08-31 2021-05-25 形成互连结构的方法
US17/411,467 US20220068704A1 (en) 2020-08-31 2021-08-25 Method of forming interconnect structure
EP21193446.8A EP3961686A1 (en) 2020-08-31 2021-08-27 Method of forming interconnect structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200110589A KR20220028935A (ko) 2020-08-31 2020-08-31 인터커넥트 구조체의 형성방법

Publications (1)

Publication Number Publication Date
KR20220028935A true KR20220028935A (ko) 2022-03-08

Family

ID=77520545

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200110589A KR20220028935A (ko) 2020-08-31 2020-08-31 인터커넥트 구조체의 형성방법

Country Status (4)

Country Link
US (1) US20220068704A1 (ko)
EP (1) EP3961686A1 (ko)
KR (1) KR20220028935A (ko)
CN (1) CN114121782A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11990369B2 (en) * 2021-08-20 2024-05-21 Applied Materials, Inc. Selective patterning with molecular layer deposition

Also Published As

Publication number Publication date
EP3961686A1 (en) 2022-03-02
CN114121782A (zh) 2022-03-01
US20220068704A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
TWI402887B (zh) 用以整合具有改良可靠度之超低ｋ介電質之結構與方法
US9343402B2 (en) Semiconductor device having Ti- and N-containing layer, and manufacturing method of same
JP4423379B2 (ja) 銅配線、半導体装置および銅配線の形成方法
JP2010147311A (ja) 銅配線形成方法、銅配線および半導体装置
TW201221466A (en) Carbon nanotube wire and manufacturing method thereof
US10978342B2 (en) Interconnect with self-forming wrap-all-around barrier layer
JP4498391B2 (ja) 半導体装置の製造方法
US8211794B2 (en) Properties of metallic copper diffusion barriers through silicon surface treatments
KR20220028935A (ko) 인터커넥트 구조체의 형성방법
US7682989B2 (en) Formation of a silicon oxide interface layer during silicon carbide etch stop deposition to promote better dielectric stack adhesion
KR100842914B1 (ko) 반도체 소자의 금속배선 형성방법
US7531902B2 (en) Multi-layered metal line of semiconductor device having excellent diffusion barrier and method for forming the same
US7365003B2 (en) Carbon nanotube interconnects in porous diamond interlayer dielectrics
US11887850B2 (en) Method of forming carbon layer and method of forming interconnect structure
JP2005203569A (ja) 半導体装置の製造方法及び半導体装置
JP5025679B2 (ja) 半導体装置
KR101196746B1 (ko) 원자층 증착법에 의한 박막 형성 방법, 이를 포함하는 반도체 소자의 배선 및 그 제조 방법
JP2006024668A (ja) 半導体装置の製造方法
TWI573208B (zh) 半導體內連線結構及其製造方法
US20240014071A1 (en) Cmos-compatible graphene structures, interconnects and fabrication methods
JP4325569B2 (ja) 有機シリコン系膜の形成方法、及び有機シリコン系膜を有する半導体装置
JP2006024667A (ja) 半導体装置の製造方法
JP2012074714A (ja) 半導体装置の製造方法
JP2006147895A (ja) 半導体装置の製造方法
JP2006024666A (ja) 半導体装置の製造方法