KR102375690B1 - 복합 웨이퍼의 제조 방법 - Google Patents

복합 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR102375690B1
KR102375690B1 KR1020187030165A KR20187030165A KR102375690B1 KR 102375690 B1 KR102375690 B1 KR 102375690B1 KR 1020187030165 A KR1020187030165 A KR 1020187030165A KR 20187030165 A KR20187030165 A KR 20187030165A KR 102375690 B1 KR102375690 B1 KR 102375690B1
Authority
KR
South Korea
Prior art keywords
wafer
bonding
ions
atoms
composite
Prior art date
Application number
KR1020187030165A
Other languages
English (en)
Other versions
KR20180134915A (ko
Inventor
쇼지 아키야마
마사유키 탄노
코지 카토
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20180134915A publication Critical patent/KR20180134915A/ko
Application granted granted Critical
Publication of KR102375690B1 publication Critical patent/KR102375690B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02559—Characteristics of substrate, e.g. cutting angles of lithium niobate or lithium-tantalate substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2310/00—Treatment by energy or chemical effects
    • B32B2310/08—Treatment by energy or chemical effects by wave energy or particle radiation
    • B32B2310/0875—Treatment by energy or chemical effects by wave energy or particle radiation using particle radiation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/0008—Electrical discharge treatment, e.g. corona, plasma treatment; wave energy or particle radiation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Acoustics & Sound (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

열팽창 계수가 높은 탄탈산리튬막이 열팽창 계수가 낮은 지지 기판에 적층된 복합 웨이퍼에 있어서, 입사한 신호가 탄탈산리튬막과 지지 기판의 접합 계면에서 반사함으로써 생기는 스퓨리어스를 저감하는 것이 가능한 복합 웨이퍼의 제조 방법을 제공한다. 이 복합 웨이퍼의 제조 방법은, 열팽창 계수가 높은 탄탈산리튬 웨이퍼를 열팽창 계수가 작은 지지 웨이퍼와 첩합함으로써 복합 웨이퍼를 제조하는 복합 웨이퍼의 제조 방법에 있어서, 첩합에 앞서, 탄탈산리튬 웨이퍼 및/또는 지지 웨이퍼의 첩합면으로부터 이온을 주입함으로써, 각각의 첩합면 근방의 결정성을 흩뜨려 두는 것을 특징으로 한다.

Description

복합 웨이퍼의 제조 방법
본 발명은 탄성 표면파 디바이스의 재료 등으로서 이용하는 복합 웨이퍼의 제조 방법에 관한 것이다.
근년, 스마트폰으로 대표되는 이동 통신의 시장에 있어서 통신량이 급격하게 증대하고 있다. 이 문제에 대응하기 위해 필요한 밴드수를 늘리는 중, 필연적으로 각종 부품의 소형화, 고성능화가 필수로 되고 있다. 일반적인 압전 재료인 탄탈산리튬(Lithium Tantalate： LT)이나 니오브산리튬(Lithium Niobate： LN)은 표면 탄성파(SAW) 디바이스의 재료로서 널리 이용되고 있다. 그러나, 이들 재료는 큰 전기 기계 결합 계수를 가져 광대역화가 가능한 반면, 온도 안정성이 낮아 온도 변화에 따라 대응할 수 있는 주파수가 쉬프트(shift)해 버린다고 하는 문제점을 가진다. 이것은 탄탈산리튬이나 니오브산리튬이 매우 높은 열팽창 계수를 가지는 것에 기인한다.
이 문제를 저감하기 위해, 압전 재료인 탄탈산리튬(LiTaO3： LT)이나 니오브산리튬(LiNbO3： LN)에 열팽창 계수가 낮은 재료를 첩합(貼合)하고, 압전 재료의 저열팽창 계수 재료를 첩합하지 않는 쪽의 면을 연삭 등으로 수㎛~수십㎛로 박화하는 방법이 제안되어 있다(비특허문헌 1). 이 방법에서는 저열팽창 계수 재료(사파이어, 실리콘 등)를 첩합함으로써 LT나 LN의 열팽창을 억제하여 온도 특성을 개선한다. 각종 재료의 열팽창 계수를 그래프화한 것을 도 12에 나타낸다.
그러나, 이 방법에 의한 경우, 얇은 LT막이나 LN막을 지지 기판에 적층함으로써, 반공진 주파수대에 스퓨리어스(spurious) 혹은 리플(ripple)로 불리는 노이즈(noise)가 발생한다고 하는 다른 문제가 생긴다. 이 노이즈는 LT막이나 LN막과 지지 기판의 계면으로부터의 반사로 발생한다. 실리콘 기판 상에 적층한 LT막에 만든 공진기의 반사 감쇠량(S11)을 도 13에 나타낸다. 도 13으로부터, 주파수의 변화에 따라 스퓨리어스의 파형이 산으로 되는 부분과 골로 되는 부분을 반복하고 있는 것을 알 수 있다. 스퓨리어스 파형의 산과 골의 차를 스퓨리어스의 강도(amplitude)라고 부른다.
이 문제를 해결하기 위해 몇 가지 방법이 참고문헌 2에서 제안되어 있다. 예를 들면, LT의 첩합면을 1000번의 연삭석으로 거칠게 하여 Ra치로 300nm의 거칠기를 얻고 나서 접착제를 개재하여 지지 기판과 첩합하는 방법이 제안되어 있다. 그러나, 실제의 디바이스에서는 신뢰성의 관점에서 접착제를 이용하는 것은 어렵기 때문에, 접착제 대신에 무기 재료, 예를 들면 Si02 등을 퇴적하여 연마하는 방법이 또 제안되어 있다. 그러나, 요철을 첩합에 견딜 수 있는 원자 레벨의 평활도(Ra치로 1nm 이하)로 가공하는 것은 곤란하고, 또한 비용면에도 문제가 있다.
타이요유덴주식회사, 「스마트폰의 RF 프론트 엔드에 이용되는 SAW-Duplexer의 온도 보상 기술」, 전파신문하이테크놀로지, 2012년 11월 H. Kobayashi et al., "A study on Temperature-Compensated Hybrid Substrates for Surface Acoustic Wave Filters", IEEE International Ultrasonics Symposium, 2010, Vol.1, p.637-640
본 발명의 목적은, 열팽창 계수가 높은 LT막이나 LN막이 열팽창 계수가 낮은 지지 기판에 적층된 복합 웨이퍼에 있어서, 입사한 신호가 LT막 등과 지지 기판의 접합 계면에서 반사함으로써 생기는 스퓨리어스를 저감하는 것이 가능한 복합 웨이퍼의 제조 방법을 제공하는 것에 있다.
(1) 본 발명의 복합 웨이퍼의 제조 방법은, 탄탈산리튬 웨이퍼 또는 니오브산리튬 웨이퍼(이하 「적층 웨이퍼」라고 한다)를, 이것보다 열팽창 계수가 작은 지지 웨이퍼와 첩합함으로써 복합 웨이퍼를 제조하는 복합 웨이퍼의 제조 방법으로서, 첩합에 앞서, 적층 웨이퍼 및/또는 지지 웨이퍼의 첩합면으로부터 이온을 주입하여, 각각의 첩합면 근방의 결정성을 흩뜨리는 이온 주입 스텝을 실행하는 것을 특징으로 한다. 이에 의해 적층 웨이퍼와 지지 웨이퍼를 첩합한 계면에 있어서, 압전체인 적층 웨이퍼로부터 입사된 신호가 계면 근방에 있어서 흡수·산란되어 반사가 억제되기 때문에, 스퓨리어스를 저감할 수가 있다.
(2) 각 웨이퍼에 주입하는 이온을 수소 이온(H+), 수소 분자 이온(H2 +), 또는 헬륨 이온(He+)으로 하고, 각각의 경우의 도스(dose)량을 1.0×1016atoms/cm2 이상 1.0×1017atoms/cm2 이하, 5.0×1015atoms/cm2 이상 5.0×1016atoms/cm2 이하, 1.0×1016atoms/cm2 이상 1.0×1017atoms/cm2 이하로 해도 좋다. 이들 경원소 이온은 웨이퍼에 적은 가속 전압으로 깊게 주입할 수가 있기 때문에, 주입 장치의 제약을 받기 어렵다. 또, 도스량을 이와 같이 제어함으로써, 반사 억제 효과를 높일 수 있음과 아울러, 첩합 후에 열처리를 행한 경우의 기판 파손을 방지할 수가 있다.
(3) 이온 주입 스텝의 실행 후, 첩합에 앞서, 적층 웨이퍼 및/또는 지지 웨이퍼의 첩합면에 오존수 처리, UV 오존 처리, 이온빔(ion beam) 처리, 또는 플라스마 처리에 의한 표면 활성화 처리를 행하는 표면 활성화 스텝을 실행해도 좋다. 이에 의해 각 웨이퍼의 첩합면의 원자를 화학 결합을 형성하기 쉬운 활성인 상태로 하여, 보다 강고한 접합을 얻을 수 있다.
(4) 지지 웨이퍼의 소재로서 실리콘 또는 사파이어를 적용해도 좋다. 이들 소재는 열팽창 계수가 작기 때문에, 열팽창 계수가 큰 적층 웨이퍼의 열팽창을 효과적으로 억제할 수가 있어, 디바이스의 온도 특성을 개선할 수가 있다.
(5) 이온 주입 스텝에 앞서, 적층 웨이퍼 및/또는 지지 웨이퍼의 첩합면에 SiO2, SiON, 또는 SiN에 의한 절연막을 형성하는 절연막 형성 스텝을 실행해도 좋다. 절연막을 형성하고, 그것을 통해 이온을 주입함으로써, 주입 이온의 채널링(channeling)을 억제할 수가 있다.
(6) 적층 웨이퍼는 두께 방향으로 첩합면에 가까워짐에 따라 리튬 농도가 높아져 있는 것을 적용해도 좋다. 이러한 농도 분포의 적층 웨이퍼를 적용함으로써, 예를 들면 웨이퍼 상에 공진자를 만든 경우에 입력 임피던스(impedance) 파형에 나타나는 Dip을 작게 할 수가 있다.
도 1은 본 발명의 복합 웨이퍼의 제조 방법의 개략을 나타내는 도이다.
도 2는 본 발명의 복합 웨이퍼의 제조 플로우(flow)의 일례를 나타내는 도이다.
도 3은 실리콘 웨이퍼 내의 수소 원자의 첩합면으로부터 깊이 방향으로의 농도 분포의 일례를 나타내는 도이다.
도 4는 실리콘 웨이퍼에 이온을 주입하지 않은 경우와 주입한 경우의 스퓨리어스 강도의 비교를 나타내는 도이다.
도 5는 실리콘 웨이퍼에의 이온 도스량과 스퓨리어스 강도의 관계를 나타내는 도이다.
도 6은 사파이어 웨이퍼에 이온을 주입하지 않은 경우와 주입한 경우의 스퓨리어스 강도의 비교를 나타내는 도이다.
도 7은 실리콘 웨이퍼와 LT 웨이퍼에 이온을 주입하지 않은 경우와 쌍방에 이온을 주입한 경우의 스퓨리어스 강도의 비교를 나타내는 도이다.
도 8은 LT 웨이퍼의 Li 농도의 두께 방향 프로파일(profile)의 일례를 나타내는 도이다.
도 9는 두께 방향으로 Li 농도의 농담이 없는 LT 웨이퍼를 이용하여 만든 복합 웨이퍼와 농담이 있는 LT 웨이퍼를 이용하여 만든 복합 웨이퍼의 각각에 만든 공진자에 있어서의 입력 임피던스 파형의 비교를 나타내는 도이다.
도 10은 두께 방향으로 Li 농도의 농담이 없는 LT 웨이퍼를 이용하여 만든 복합 웨이퍼와 농담이 있는 LT 웨이퍼를 이용하여 만든 복합 웨이퍼의 각각에 만든 공진자에 있어서의 입력 임피던스 파형의 비교를 나타내는 다른 도이다.
도 11은 두께 방향으로 Li 농도의 농담이 없는 LT 웨이퍼를 이용하여 만든 복합 웨이퍼와 농담이 있는 LT 웨이퍼를 이용하여 만든 복합 웨이퍼의 각각에 만든 공진자에 있어서의 Q치의 비교를 나타내는 도이다.
도 12는 각종 재료의 열팽창 계수를 나타내는 도이다.
도 13은 실리콘 기판 상에 적층한 LT막에 만든 공진기의 반사 감쇠량의 일례를 나타내는 도이다.
본 발명에서는 탄탈산리튬 웨이퍼 또는 니오브산리튬 웨이퍼(적층 웨이퍼)를, 이것보다 열팽창 계수가 작은 지지 웨이퍼와 첩합함으로써 복합 웨이퍼를 제조하는데 즈음하여, 적층 웨이퍼 및/또는 지지 웨이퍼의 첩합면으로부터 이온을 주입하여, 각각의 첩합면 근방의 결정성을 흩뜨린다. 즉, 도 1 (a)에 나타내는 것 같은 적층 웨이퍼(10)와 지지 웨이퍼(20)를, 도 1 (c)에 나타내듯이 첩합면(11, 21)에서 첩합하기에 앞서, 어느 일방 또는 쌍방의 첩합면(도 1 (b)에서는 첩합면(21))으로부터 이온을 주입하여 이온 주입 영역(22)을 형성해 둔다.
이에 의해 적층 웨이퍼(10)와 지지 웨이퍼(20)를 첩합한 계면(31)에 있어서, 압전체인 적층 웨이퍼(10)로부터 입사된 신호가 계면(31) 근방에 있어서 흡수·산란되어 반사가 억제되기 때문에, 스퓨리어스를 저감할 수가 있다.
지지 웨이퍼(20)에 채용하는 소재는, 열팽창 계수가 큰 적층 웨이퍼(10)의 열팽창을 효과적으로 억제하여, 적층 웨이퍼(10)에 형성하는 SAW 디바이스의 온도 특성의 개선에 이바지하는 열팽창 계수가 작은 소재, 예를 들면 실리콘이나 사파이어가 매우 적합하다. 또, 적층 웨이퍼(10)는 두께 방향으로 첩합면에 가까워짐에 따라 리튬 농도가 높아져 있는 것을 적용하면 좋다. 이러한 농도 분포의 적층 웨이퍼를 적용함으로써, 예를 들면 웨이퍼 상에 공진자를 만든 경우에, 입력 임피던스 파형에 나타나는 Dip을 작게 할 수가 있다.
본 발명의 복합 웨이퍼의 제조 방법의 구체적인 제조 플로우의 일례를 도 2에 나타낸다.
먼저, 이온을 주입하는 웨이퍼의 첩합면에 절연막을 형성한다(S1). 절연막을 형성하고, 그것을 통해 이온을 주입함으로써, 주입 이온의 채널링을 억제할 수가 있다. 절연막의 재질로서는 예를 들면 SiO2, SiON, 또는 SiN이 매우 적합하다.
이어서, 절연막을 형성한 웨이퍼의 첩합면으로부터 이온을 주입한다(S2). 주입하는 이온은 결정성을 흩뜨리는 것이면 특히 한정은 되지 않지만, 적은 가속 전압으로 깊게 주입할 수 있어 주입 장치의 제약을 받기 어려운 경원소 이온, 예를 들면 수소 이온(H+), 수소 분자 이온(H2 +), 및 헬륨 이온(He+)이 매우 적합하다. 반사 억제 효과는 이온의 도스량이 일정량 이상으로 되면 현저하게 나타나지만, 반면, 양이 너무 많으면 과잉으로 존재하는 원소가 첩합 계면에 있어서 접합을 불안정화시켜, 첩합 후의 열처리의 단계에서 기판이 파손되는 등의 문제가 생긴다. 이 관점에서 도스량은 수소 이온의 경우는 1.0×1016atoms/cm2 이상 1.0×1017atoms/cm2 이하, 수소 분자 이온의 경우는 5.0×1015atoms/cm2 이상 5.0×1016atoms/cm2 이하, 헬륨 이온의 경우는 1.0×1016atoms/cm2 이상 1.0×1017atoms/cm2 이하로 하는 것이 바람직하다.
이어서, 절연막을 제거하고(S3), 이온을 주입한 웨이퍼의 첩합면에 표면 활성화 처리를 행한다(S4). 표면 활성화 처리를 행함으로써, 첩합면의 원자를 화학 결합을 형성하기 쉬운 활성인 상태로 하여 보다 강고한 접합을 얻을 수 있다. 표면 활성화 처리는 예를 들면, 오존수 처리, UV 오존 처리, 이온빔 처리, 또는 플라스마 처리에 의해 행하면 좋다.
이어서, 각 웨이퍼를 첩합면에서 첩합하고(S5), 첩합 계면의 어긋남에 의한 결정 결함 도입을 방지하기 위해 열처리를 행한다(S6). 그리고, 적층 웨이퍼를 연삭과 연마에 의해 필요한 정도로 박화한 다음(S7), 공진자 등의 SAW 디바이스를 형성한다(S8).
또한, 본 발명은 상기 실시형태에 한정되는 것은 아니다. 상기 실시형태는 예시이고, 본 발명의 청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지고, 마찬가지의 작용 효과를 가져오는 것은 어떠한 것이라도 본 발명의 기술적 범위에 포함된다.
실시예
＜실시예 1＞
직경 100mm, 두께 0.55mm의 실리콘 웨이퍼를 준비하고, 온도 1000℃에서 열산화막을 480nm 정도 성장시켰다. 적층 웨이퍼인 탄탈산리튬 웨이퍼(LT 웨이퍼)와 지지 웨이퍼인 실리콘 웨이퍼 쌍방의 웨이퍼의 표면 거칠기가 RMS로 1.0nm 이하인 것을 확인하였다. 실리콘 웨이퍼의 첩합면에 수소 분자 이온을 92keV의 에너지로 도스량이 2.0×1016atms/cm2로 되도록 주입하였다. 이온 주입 후 10% 불화수소산 용액으로 열산화막을 제거하였다. 이때의 실리콘 웨이퍼 내의 수소 원자의 첩합면으로부터 깊이 방향으로의 농도 분포를 도 3에 나타낸다. 도 3으로부터, 첩합면 근방의 수소 농도가 높아져 있는 것을 알 수 있다.
이들 웨이퍼에 플라스마 활성화 처리를 하여 표면 활성화를 행한 다음 양자를 첩합하였다. 첩합 후에 120℃에서 6시간의 열처리를 행한 후, LT 웨이퍼를 연삭과 연마에 의해 20㎛까지 박화하였다. 이 웨이퍼 상에 1개의 병렬 공진자와 1개의 직렬 공진자를 조합하여 이루어지는 1단 래더필터(ladder filter)를 만들었다. 1단 래더필터의 파장은 5㎛로 하였다.
또 비교용으로, 실리콘 웨이퍼에 이온을 주입하고 있지 않는 외에는 상기와 마찬가지로 만든 1단 래더필터를 준비하였다.
비교 결과를 도 4에 나타낸다. 종축은 1단 래더필터의 S11 특성에 있어서의 스퓨리어스의 강도(dB), 횡축은 1단 래더필터의 특성 평가에 일반적으로 이용되는 규격화한 LT막 두께(LT막 두께/파장)이다. 도 4로부터, 이온 주입한 실리콘 웨이퍼를 지지 웨이퍼로서 이용한 경우, 이온 주입하고 있지 않는 경우보다 스퓨리어스의 강도가 큰 폭으로 저감하고 있는 것을 알 수 있다.
＜실시예 2＞
실시예 1에 있어서의 표면 활성화 처리 방법을, 진공 이온빔 활성화, 오존수 처리에 의한 활성화, UV 오존 처리에 의한 활성화의 각각으로 변경하여 마찬가지의 시험을 행하였다. 실시예 1과의 결과의 상위는 오차의 범위이고, 어느 처리 방법에서도 마찬가지인 효과가 얻어지는 것이 확인되었다.
＜실시예 3＞
실시예 1에 있어서, 주입하는 이온종을 수소 원자로 하고, 주입 에너지를 46KeV(실시예 1의 반)로 하고, 도스량을 4×1016atoms/cm2로 하여 이온 주입을 행하여 시험을 행하였다. 실시예 1과의 결과의 상위는 오차의 범위이고, 수소 이온을 주입해도 마찬가지인 효과가 얻어지는 것이 확인되었다.
＜실시예 4＞
실시예 1에 있어서, 주입하는 이온종을 수소 원자로 하고, 이온의 도스량을 0.8×1016atoms/cm2 내지 1.0×1017atoms/cm2의 범위로 변화시킨 경우의 스퓨리어스 강도의 확인 시험을 행하였다. 결과를 도 5에 나타낸다. Reference는 이온 주입을 행하지 않은 경우의 결과이다. 도 5로부터, 이온 주입의 효과는 도스량이 1.0×1016atoms/cm2로부터 현저하게 되는 것이 확인되었다. 또한, 도스량이 1.0×1017atoms/cm2보다 많은 경우도 실시했지만, 첩합 후의 열처리의 단계에서 첩합 기판이 깨져 버렸다. 이것은 과잉으로 존재하는 수소가 첩합 계면에 있어서 접합을 불안정하게 했기 때문이라고 추정된다.
＜실시예 5＞
실시예 1에 있어서 이온 주입 후에 실리콘 상의 산화막을 제거하지 않은 경우에 대해 시험을 행하였다. 실시예 1과의 결과의 상위는 오차의 범위이고, 산화막의 유무에 관계없이 마찬가지인 효과가 얻어지는 것이 확인되었다.
＜실시예 6＞
실시예 1에 있어서 열산화막 대신에 LPCVD법으로 성막한 SiN막이나 PECVD법으로 성막한 SiON막을 형성하고, 이온 주입 후에도 그대로 남겨 첩합을 행한 경우에 대해 시험을 행하였다. 실시예 1과의 결과의 상위는 오차의 범위이고, 산화막의 유무에 관계없이 마찬가지인 효과가 얻어지는 것이 확인되었다.
＜실시예 7＞
실시예 1에 있어서 실리콘 웨이퍼 대신에 산화막 등이 없는 사파이어 웨이퍼를 이용하여 마찬가지의 시험을 행하였다. 결과를 도 6에 나타낸다. 도 6으로부터, 사파이어 웨이퍼의 경우는 실리콘 웨이퍼의 경우보다 스퓨리어스 저감 효과는 감소하지만, 효과가 얻어지는 것을 알 수 있었다.
＜실시예 8＞
실시예 1에 있어서 이온 주입을 실리콘 웨이퍼가 아니라 LT 웨이퍼에 행하여 첩합을 행하였다(그 외의 조건은 동일). 실시예 1과의 결과의 상위는 오차의 범위이고, 이온 주입은 실리콘 웨이퍼에 대해 행해도 LT 웨이퍼에 대해 행해도 마찬가지인 효과가 얻어지는 것이 확인되었다.
＜실시예 9＞
실시예 1에 있어서 이온을 실리콘 웨이퍼와 LT 웨이퍼의 쌍방에 주입하여 시험을 행하였다(그 외의 조건은 동일). 결과를 도 7에 나타낸다. 도 7로부터, 스퓨리어스 저감 효과는 일방에 이온 주입했을 때보다 약간 큰 것을 알 수 있다. 즉, 이온 주입을 실리콘 웨이퍼와 LT 웨이퍼의 쌍방에 행함으로써, 일방에 대해 행하는 것보다 동등 이상의 효과가 얻어지는 것이 확인되었다.
＜실시예 10＞
실시예 1에 있어서 수소 이온 대신에 헬륨 이온을 주입하여 시험을 행하였다. 도스량은 4×1016atoms/cm2로 하고, 가속 전압은 140KeV로 하였다. 실시예 1과의 결과의 상위는 오차의 범위이고, 헬륨 이온을 주입해도 마찬가지인 효과가 얻어지는 것이 확인되었다.
＜실시예 11＞
직경 100mm, 두께 0.55mm의 실리콘 웨이퍼를 준비하고, 온도 1000℃에서 열산화막을 480nm 정도 성장시켰다. 적층 웨이퍼인 탄탈산리튬 웨이퍼(LT 웨이퍼)와 지지 웨이퍼인 실리콘 웨이퍼 쌍방의 웨이퍼의 표면 거칠기가 RMS로 1.0nm 이하인 것을 확인하였다. 실리콘 웨이퍼의 첩합면에 수소 분자 이온을 92KeV의 에너지로 도스량이 2.0×1016atms/cm2로 되도록 주입하였다. 이온 주입 후에는 10% 불화수소산 용액으로 산화막을 제거하였다. 이때의 실리콘 내의 수소 원자의 첩합면으로부터 깊이 방향으로의 농도 분포를 도 3에 나타낸다. 도 3으로부터, 첩합면 근방에는 수소 농도가 높아져 있는 것을 알 수 있다.
이들 웨이퍼에 플라스마 활성화 처리를 하여 표면 활성화를 행한 다음 양자를 첩합하였다. 첩합 후에 120℃에서 6시간의 열처리를 행한 후, LT 웨이퍼를 연삭과 연마에 의해 45㎛까지 박화하였다.
상기 LT 웨이퍼는 다음과 같이 만든 것을 이용하였다. 먼저, Li：Ta=48.3：51.7인 개략 콩그루언트(congruent) 조성의 4인치 직경 LiTaO3 단결정 잉곳(ingot)을 슬라이스(slice)하여, 46.3о 회전 Y 커트(cut)의 LiTaO3 기판을 370㎛ 두께로 잘라냈다. 그 후 필요에 따라 각 슬라이스 웨이퍼의 면거칠기를 랩(lap) 공정에 의해 산술평균거칠기 Ra치로 0.15㎛로 조정하고, 그 마무리 두께를 350㎛로 하였다.
다음에, 표리면을 평면 연마에 의해 Ra치로 0.01㎛의 준경면으로 마무리한 기판을, Li3TaO4를 주성분으로 하는 Li, Ta, O로 이루어지는 분체 중에 묻었다. 이때 Li3TaO4를 주성분으로 하는 분체로서 Li3TaO4：Ta2O5 가루를 몰비로 7：3의 비율로 혼합하여 1300℃에서 12시간 소성한 것을 이용하였다. 그리고, 이러한 Li3TaO4를 주성분으로 하는 분체를 작은 용기에 깔고, Li3TaO4 가루 중에 슬라이스 웨이퍼를 복수매 묻었다.
그리고, 이 작은 용기를 전기로에 세트(set)하고, 그 노(爐) 내를 N2 분위기로 하여 900℃에서 24시간 가열하여, 슬라이스 웨이퍼의 표면으로부터 중심부로 Li을 확산시켰다. 그 후 이 처리의 강온 과정에 있어서, 분위기를 대기로 하여 800℃에서 12시간 어닐(anneal) 처리를 함과 아울러, 웨이퍼를 더 강온하는 과정의 770℃~500℃ 사이에, 개략 ＋Z축 방향으로 4000V/m의 전계를 인가한 후, 온도를 실온까지 내리는 처리를 행하였다.
이 처리 후에, 그 조면(粗面)측을 샌드 블래스트(san blast)에 의해 Ra치로 약 0.15㎛로 마무리 가공을 행함과 아울러, 그 개략 경면측을 3㎛의 연마 가공을 행하여, 복수매의 LiTaO3 단결정 기판으로 한 것을 만들었다.
상기와 같이 만든 LT 웨이퍼의 Li 농도의 두께 방향 프로파일을 도 8에 나타낸다. 두께는 첩합면을 0㎛로 하여 거기로부터의 깊이를 나타낸다. 도 8로부터 알 수 있듯이, LT 웨이퍼의 Li 농도는 첩합면에서 가장 높고, 깊어짐에 따라 농도가 낮아진다.
비교를 위해, 상기의 Li3TaO4 가루 중에서의 처리를 하지 않고, 두께 방향으로 Li 농도의 농담이 형성되어 있지 않는 LiTaO3 단결정 기판에 대해서도 마찬가지로 복합 웨이퍼를 만들었다.
두께 방향으로 상기와 같은 Li 농도의 농담이 있는 LT 웨이퍼를 이용하여 만든 복합 웨이퍼와 두께 방향으로 Li 농도의 농담이 없는 LT 웨이퍼를 이용하여 만든 복합 웨이퍼의 각각에 대해, 웨이퍼 상에 파장이 5㎛인 공진자를 만들었다. 도 9에 각각의 공진자의 입력 임피던스 파형(주공진 확대 파형)을 나타낸다. 두께 방향으로 상기와 같은 Li 농도의 농담이 있는 경우는, 두께 방향으로 Li 농도의 분포가 없는 경우에 비해, 주공진 파형 상에 있는 Dip이 작아 바람직한 것을 알 수 있다.
도 10은 도 9에 나타내는 주파수-입력 임피던스 특성에 대해 주파수 범위를 넓힌 것이다. 도 10으로부터, 주공진 주파수보다 높은 900~1200MHz에서의 스퓨리어스 응답은 LT 웨이퍼의 두께 방향으로 상기와 같은 Li 농도의 농담이 있는 경우와 두께 방향으로 Li 농도의 농담이 없는 경우에서 그다지 진폭에 차이는 없는 것을 알 수 있다.
도 11은 상기 공진자의 Q치를 나타낸 것이다. 도 11로부터, LT 웨이퍼의 두께 방향으로 상기와 같은 Li 농도의 농담이 있는 경우는 두께 방향으로 Li 농도의 분포가 없는 경우에 비해 Q치가 커져 있는 것을 알 수 있다. 따라서, LT 웨이퍼의 두께 방향으로 Li 농도의 농담이 있는 경우, 주공진의 스퓨리어스가 적게 됨과 아울러 Q치가 올라간다. 한편, 주공진보다 높은 주파수의 스퓨리어스 응답은 LT 웨이퍼의 두께 방향으로 Li 농도의 농담이 있는 경우와 없는 경우에서 거의 마찬가지인 결과가 얻어졌다.
10　적층 웨이퍼
11, 21　첩합면
20　지지 웨이퍼
22　이온 주입 영역
31　계면

Claims (8)

  1. 탄탈산리튬 웨이퍼 또는 니오브산리튬 웨이퍼(이하 「적층 웨이퍼」라고 한다)를, 이것보다 열팽창 계수가 작은 지지 웨이퍼와 첩합함으로써 복합 웨이퍼를 제조하는 복합 웨이퍼의 제조 방법에 있어서,
    첩합에 앞서, 상기 적층 웨이퍼 및/또는 상기 지지 웨이퍼의 첩합면으로부터 이온을 주입하여, 각각의 첩합면 근방의 결정성을 흩뜨리는 이온 주입 스텝을 실행하고,
    첩합 이후에, 주입된 이온의 침입 깊이에 의해 결정되는 위치에서 웨이퍼의 분리를 행하지 않는 것을 특징으로 하는 복합 웨이퍼의 제조 방법.
  2. 제1항에 있어서
    상기 이온은 수소 이온(H+)이고, 도스량이 1.0×1016atoms/cm2 이상 1.0×1017atoms/cm2 이하인 것을 특징으로 하는 복합 웨이퍼의 제조 방법.
  3. 제1항에 있어서,
    상기 이온은 수소 분자 이온(H2 +)이고, 도스량이 5.0×1015atoms/cm2 이상 5.0×1016atoms/cm2 이하인 것을 특징으로 하는 복합 웨이퍼의 제조 방법.
  4. 제1항에 있어서,
    상기 이온은 헬륨 이온(He+)이고, 도스량이 1.0×1016atoms/cm2 이상 1.0×1017atoms/cm2 이하인 것을 특징으로 하는 복합 웨이퍼의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 이온 주입 스텝의 실행 후, 첩합에 앞서, 상기 적층 웨이퍼 및/또는 상기 지지 웨이퍼의 첩합면에, 오존수 처리, UV 오존 처리, 이온빔 처리, 또는 플라스마 처리에 의한 표면 활성화 처리를 행하는 표면 활성화 스텝을 실행하는 것을 특징으로 하는 복합 웨이퍼의 제조 방법.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 지지 웨이퍼의 소재가 실리콘 또는 사파이어인 것을 특징으로 하는 청복합 웨이퍼의 제조 방법.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 이온 주입 스텝에 앞서, 상기 적층 웨이퍼 및/또는 상기 지지 웨이퍼의 첩합면에 SiO2, SiON, 또는 SiN에 의한 절연막을 형성하는 절연막 형성 스텝을 실행하는 것을 특징으로 하는 복합 웨이퍼의 제조 방법.
  8. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 적층 웨이퍼는 두께 방향으로 첩합면에 가까워짐에 따라 리튬 농도가 높아져 있는 것인 것을 특징으로 하는 복합 웨이퍼의 제조 방법.
KR1020187030165A 2016-04-28 2017-04-04 복합 웨이퍼의 제조 방법 KR102375690B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-090755 2016-04-28
JP2016090755A JP6632462B2 (ja) 2016-04-28 2016-04-28 複合ウェーハの製造方法
PCT/JP2017/014034 WO2017187903A1 (ja) 2016-04-28 2017-04-04 複合ウェーハの製造方法

Publications (2)

Publication Number Publication Date
KR20180134915A KR20180134915A (ko) 2018-12-19
KR102375690B1 true KR102375690B1 (ko) 2022-03-16

Family

ID=60161548

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187030165A KR102375690B1 (ko) 2016-04-28 2017-04-04 복합 웨이퍼의 제조 방법

Country Status (7)

Country Link
US (1) US11128277B2 (ko)
EP (1) EP3451363B1 (ko)
JP (1) JP6632462B2 (ko)
KR (1) KR102375690B1 (ko)
CN (1) CN108885971B (ko)
TW (1) TWI724161B (ko)
WO (1) WO2017187903A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018538748A (ja) 2015-11-19 2018-12-27 ワイファイ，インコーポレイテッド 集中型アクセスポイントプロビジョニングシステムおよびその作動方法
US20210320641A1 (en) * 2018-08-01 2021-10-14 Kyocera Corporation Composite substrate, piezoelectric device, and method for manufacturing composite substrate
CN109166793B (zh) * 2018-08-30 2021-11-09 哈尔滨工业大学 一种利用先真空紫外光再氮等离子体两步活化直接键合铌酸锂和硅晶片的方法
CN109830457B (zh) * 2019-02-15 2021-02-23 长江存储科技有限责任公司 半导体器件及其形成方法
KR20200137260A (ko) 2019-05-29 2020-12-09 삼성전자주식회사 집적회로 소자 및 그 제조 방법
JP7163249B2 (ja) * 2019-06-26 2022-10-31 信越化学工業株式会社 表面弾性波デバイス用複合基板及びその製造方法
JP7274442B2 (ja) * 2020-04-02 2023-05-16 信越化学工業株式会社 複合基板およびその製造方法
JP7262415B2 (ja) * 2020-04-03 2023-04-21 信越化学工業株式会社 複合基板およびその製造方法
CN111477543A (zh) * 2020-04-23 2020-07-31 济南晶正电子科技有限公司 一种键合衬底晶圆与单晶压电晶圆的方法及复合单晶压电晶圆基板
CN111883646B (zh) * 2020-07-07 2021-10-19 中国科学院上海微系统与信息技术研究所 一种硅基钽酸锂压电单晶薄膜衬底的制备方法
FR3140474A1 (fr) * 2022-09-30 2024-04-05 Soitec Substrat donneur et Procédé de fabrication d’un substrat donneur pour être utilisé dans un procédé de transfert de couche mince piézoélectrique.
CN117460388A (zh) * 2023-12-25 2024-01-26 天通瑞宏科技有限公司 一种复合衬底及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017967A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 弾性表面波素子及びその製造方法
JP2015227277A (ja) * 2014-05-09 2015-12-17 信越化学工業株式会社 圧電性酸化物単結晶基板の製造方法
JP2016508291A (ja) * 2012-12-28 2016-03-17 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 多層半導体デバイス作製時の低温層転写方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55124316A (en) * 1979-03-20 1980-09-25 Toshiba Corp Manufacture of piezoelectric substrate for surface wave element
NL8501773A (nl) * 1985-06-20 1987-01-16 Philips Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen.
US6544431B2 (en) * 2001-01-16 2003-04-08 Triquint Technology Holding Co. Thin film lithium niobate structure and method of making the same
US6767749B2 (en) * 2002-04-22 2004-07-27 The United States Of America As Represented By The Secretary Of The Navy Method for making piezoelectric resonator and surface acoustic wave device using hydrogen implant layer splitting
TWI235412B (en) 2004-08-10 2005-07-01 Ind Tech Res Inst Method for manufacturing bonded wafer with ultra-thin single crystal ferroelectricity film
FR2905801B1 (fr) 2006-09-12 2008-12-05 Soitec Silicon On Insulator Procede de transfert d'une couche a haute temperature
FR2928031B1 (fr) * 2008-02-25 2010-06-11 Soitec Silicon On Insulator Procede de transfert d'une couche mince sur un substrat support.
JP5389627B2 (ja) * 2008-12-11 2014-01-15 信越化学工業株式会社 ワイドバンドギャップ半導体を積層した複合基板の製造方法
FR2974944B1 (fr) 2011-05-02 2013-06-14 Commissariat Energie Atomique Procédé de formation d'une fracture dans un matériau
FR2988220B1 (fr) * 2012-03-16 2015-03-27 Univ Lorraine Dispositif a ondes acoustiques comprenant un materiau de niobate de lithium et/ou de tantalate de lithium de composition optimisee a faible coefficient tcf et procede de fabrication dudit materiau
JP6454606B2 (ja) * 2015-06-02 2019-01-16 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
CN105321806A (zh) * 2015-08-21 2016-02-10 济南晶正电子科技有限公司 复合单晶薄膜和制造复合单晶薄膜的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017967A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 弾性表面波素子及びその製造方法
JP2016508291A (ja) * 2012-12-28 2016-03-17 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 多層半導体デバイス作製時の低温層転写方法
JP2015227277A (ja) * 2014-05-09 2015-12-17 信越化学工業株式会社 圧電性酸化物単結晶基板の製造方法

Also Published As

Publication number Publication date
EP3451363B1 (en) 2022-04-27
WO2017187903A1 (ja) 2017-11-02
EP3451363A1 (en) 2019-03-06
CN108885971A (zh) 2018-11-23
TW201804510A (zh) 2018-02-01
JP6632462B2 (ja) 2020-01-22
KR20180134915A (ko) 2018-12-19
EP3451363A4 (en) 2019-09-18
US11128277B2 (en) 2021-09-21
TWI724161B (zh) 2021-04-11
CN108885971B (zh) 2023-12-08
JP2017200101A (ja) 2017-11-02
US20190097596A1 (en) 2019-03-28

Similar Documents

Publication Publication Date Title
KR102375690B1 (ko) 복합 웨이퍼의 제조 방법
US10886890B2 (en) Composite substrate for surface acoustic wave device, method of producing composite substrate for surface acoustic wave device, and surface acoustic wave device using composite substrate
KR102433349B1 (ko) 복합 기판, 표면탄성파 디바이스 및 복합 기판의 제조 방법
CN203851109U (zh) 复合基板
KR102410318B1 (ko) 표면 음향파 디바이스용 하이브리드 구조체
JP6756843B2 (ja) 複合基板の製造方法
KR101541940B1 (ko) Ｓｏｉ 기판의 제조 방법
TW201927558A (zh) 鉭酸鋰單晶體基板、黏合基板、黏合基板之製造方法、以及使用黏合基板之表面聲波器件
CN111512549B (zh) 压电性材料基板与支撑基板的接合体及其制造方法
KR20230007356A (ko) 압전성 단결정막을 구비한 복합 기판의 제조 방법
EP3920417A2 (en) Composite substrate for surface acoustic wave device and manufacturing method thereof
US11658635B2 (en) Joined body of piezoelectric material substrate and support substrate, and acoustic wave element
JP6771635B2 (ja) 複合ウェーハの製造方法
KR20230007355A (ko) 압전체 복합 기판 및 그 제조 방법
JP2023520662A (ja) 高周波デバイスのための、圧電層を転写するのに使用できる圧電構造体を製造するための方法、及びそのような圧電層を転写するための方法
CN112259677B (zh) 一种具有图案的薄膜键合体、制备方法及电子器件
CN117460388A (zh) 一种复合衬底及其制备方法
US20210320641A1 (en) Composite substrate, piezoelectric device, and method for manufacturing composite substrate
KR20220158255A (ko) 압전 층을 전사하는데 사용될 수 있는, 무선주파수 장치용 압전 구조체를 제조하기 위한 공정 및 이러한 압전 층을 전사하기 위한 공정
KR20220133870A (ko) 복합 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant