CN111512549B - 压电性材料基板与支撑基板的接合体及其制造方法 - Google Patents

压电性材料基板与支撑基板的接合体及其制造方法 Download PDF

Info

Publication number
CN111512549B
CN111512549B CN201880052346.2A CN201880052346A CN111512549B CN 111512549 B CN111512549 B CN 111512549B CN 201880052346 A CN201880052346 A CN 201880052346A CN 111512549 B CN111512549 B CN 111512549B
Authority
CN
China
Prior art keywords
silicon oxide
oxide layer
piezoelectric material
substrate
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880052346.2A
Other languages
English (en)
Other versions
CN111512549A (zh
Inventor
堀裕二
山寺乔纮
高垣达朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of CN111512549A publication Critical patent/CN111512549A/zh
Application granted granted Critical
Publication of CN111512549B publication Critical patent/CN111512549B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25Constructional features of resonators using surface acoustic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02543Characteristics of substrate, e.g. cutting angles
    • H03H9/02559Characteristics of substrate, e.g. cutting angles of lithium niobate or lithium-tantalate substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/08Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/085Shaping or machining of piezoelectric or electrostrictive bodies by machining
    • H10N30/086Shaping or machining of piezoelectric or electrostrictive bodies by machining by polishing or grinding
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/20Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02543Characteristics of substrate, e.g. cutting angles
    • H03H9/02574Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Transducers For Audible Bands (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

在将由铌酸锂等材质形成的压电性材料基板与设置有氧化硅层的支撑基板接合时,能够抑制接合体的特性劣化。接合体(8A)具备:支撑基板(3);氧化硅层(7),其设置于支撑基板(3)上;压电性材料基板(1A),其设置于氧化硅层(7)上、并由选自由铌酸锂、钽酸锂和铌酸锂‑钽酸锂组成的组中的材质形成。氧化硅层(7)中的氮浓度的平均值高于氧化硅层(7)与支撑基板(3)的界面(E)处的氮浓度、以及氧化硅层(7)与压电性材料基板(1A)的界面(D)处的氮浓度。

Description

压电性材料基板与支撑基板的接合体及其制造方法
技术领域
本发明涉及压电性材料基板与支撑基板的接合体、弹性波元件及其制造方法。
背景技术
为了实现高性能的半导体元件,广泛使用了由高电阻Si/SiO2薄膜/Si薄膜构成的SOI基板。在实现SOI基板时,使用了等离子体活化。其原因在于,能够在较低的温度(400℃)下进行接合。为了提高压电器件的特性,提出了类似的由Si/SiO2薄膜/压电薄膜构成的复合基板(专利文献1)。在专利文献1中,通过离子注入法进行活化后,将由铌酸锂、钽酸锂形成的压电性材料基板和设置有氧化硅层的硅基板接合。
还提出了一种多层结构的过滤器,其在接合界面形成单一或多个介电膜(专利文献2)。
但是,针对用于实现钽酸锂/氧化硅/硅的结构的接合技术,几乎没有相关的公知信息。
在专利文献3中记载了通过等离子体活化法将钽酸锂和蓝宝石、陶瓷隔着氧化硅层接合。
在非专利文献1中记载了如下内容:对于钽酸锂基板和设置有氧化硅层的硅基板,持续地照射O2的RIE(13.56MHz)等离子体和N2的微波(2.45GHz)等离子体,从而使其接合。
在Si和SiO2/Si的等离子体活化接合中,在其接合界面处形成Si-O-Si键合,由此可得到充分的接合强度。另外,与此同时Si被氧化成SiO2,从而平滑度提高,在最外表面上述接合被促进(非专利文献2)。
现有技术文献
非专利文献
非专利文献1:ECS Transactions,3(6)91-98(2006)
非专利文献2:J.Applied Physics 113,094905(2013)
专利文献
专利文献1:日本特开2016-225537
专利文献2:日本专利5910763
专利文献3:日本专利第3774782号
发明内容
但是,如现有文献所述,通过离子注入使铌酸锂、钽酸锂基板变薄来制作压电元件的情况下,存在特性低这样的问题。认为其原因在于,结晶性会因离子注入时的损伤而劣化。
另一方面,将铌酸锂、钽酸锂等的压电性材料基板与硅基板上的氧化硅膜接合后,对压电性材料基板进行研磨而使其变薄,在该情况下,能够利用CMP除去加工变质层,因此元件特性不会劣化。但是,当通过研磨加工使压电性材料基板的厚度减小时,所得到的接合体的特性有时会劣化。特别是,已知在将接合体用作弹性波元件的情况下,作为弹性波元件的特性、特别是机电耦合系数k2有时下降。若压电性材料基板的厚度为16.0μm以下、进而为12.0μm以下(特别是8.0μm以下),则该下降倾向变得更为显著。
本发明的课题在于,在将由选自由铌酸锂、钽酸锂和铌酸锂-钽酸锂组成的组中的材质形成的压电性材料基板与支撑基板接合时,能够抑制接合体的特性劣化。
本发明的接合体具备:
支撑基板;
氧化硅层,其设置于所述支撑基板上;以及
压电性材料基板,其设置于所述氧化硅层上、并由选自由铌酸锂、钽酸锂和铌酸锂-钽酸锂组成的组中的材质形成,
其特征在于,
所述氧化硅层中的氮浓度的平均值高于所述氧化硅层与所述支撑基板的界面处的氮浓度、以及所述氧化硅层与所述压电性材料基板的界面处的氮浓度。
另外,本发明涉及弹性波元件,其特征在于,该弹性波元件具备所述接合体、以及设置于所述压电性材料基板上的电极。
另外,本发明涉及一种压电性材料基板与支撑基板的接合体的制造方法,其特征在于,所述制造方法包括以下工序:
在由选自由铌酸锂、钽酸锂和铌酸锂-钽酸锂组成的组中的材质形成的压电性材料基板上设置第一氧化硅膜的工序;
在支撑基板上设置第二氧化硅膜的工序;
在150℃以下对所述第一氧化硅膜的接合面及所述第二氧化硅膜的接合面照射等离子体而进行活化后,将所述第一氧化硅膜的所述接合面和所述第二氧化硅膜的接合面直接接合。
另外,本发明涉及弹性波元件的制造方法,其特征在于,在通过前述方法获得所述接合体后,在所述压电性材料基板上设置电极。
发明效果
本发明人对将由铌酸锂等形成的压电性材料基板与支撑基板直接接合时接合体的特性发生劣化的原因进行了研究。特别是,针对机电耦合系数k2下降的原因,进行了详细研究。结果,得到了以下见解。
即,若对Si和SiO2/Si进行例如等离子体活化接合,则沿着接合界面而形成Si-O-Si键合,从而可得到足够高的接合强度。另外,与此同时Si被氧化成SiO2,从而使得平滑度提高,在最外表面促进上述接合(非专利文献2:J.Applied Physics 113,094905(2013))。
与此相对,在将铌酸锂、钽酸锂直接接合于设置有氧化硅层的支撑基板的情况下,沿着接合界面形成有Ta(Nb)-O-Si键合,由此进行接合。但是,SiO2/Si的最外表面处的Si原子的密度为与此相对,压电性材料基板的最外表面处的Ta(Nb)原子的密度由于是各向异性结晶而依赖于切割角,例如为/>以下,最外表面处的原子密度低。进一步,与硅不同,铌酸锂、钽酸锂并没有通过氧化而进行平滑化的机制,由此认为无法得到足够高的接合强度。
结果,在将由铌酸锂、钽酸锂形成的压电性材料基板与SiO2/Si直接接合后对压电性材料基板进行加工的情况下,若压电性材料基板变薄,则剪切力施加于压电性材料,认为这导致了压电性材料的结晶性劣化。
本发明人立足于这样的假设,尝试了在压电性材料基板与支撑基体之间设置氧化硅层,并在该氧化硅层中设置氮浓度相对高的部分。结果发现,能够抑制因压电性材料的结晶性劣化而导致的特性下降,由此完成了本发明。
进一步发现,在压电性材料基板上设置第一氧化硅膜,在支撑基板上设置第二氧化硅膜,在150℃以下对各氧化硅膜的各接合面照射等离子体而活化后,将各氧化硅膜的各接合面直接接合,从而在压电性材料基板与支撑基板之间的氧化硅层中容易生成氮浓度相对高的区域。
附图说明
图1中,(a)示出压电性材料基板1;(b)示出在压电性材料基板1上设置了第一氧化硅膜2的状态;(c)示出对氧化硅膜2的接合面2a进行活化而生成活化面5的状态。
图2中,(a)示出在支撑基板3的表面3a形成了第二氧化硅膜4的状态;(b)示出对氧化硅膜4进行了表面活化的状态。
图3中,(a)示出将压电性材料基板1上的第一氧化硅膜2与支撑基板3上的第二氧化硅膜4直接接合的状态;(b)示出通过直接接合而得到的接合体8。
图4中,(a)示出对接合体8A的压电性材料基板1A进行研磨而使其变薄的状态;(b)示出弹性波元件10。
图5是示出SAW谐振器的典型的谐振特性的曲线图。
具体实施方式
以下,一边适当参照附图一边对本发明进行详细说明。
首先,如图1(a)所示,准备具有一对主面1a、1b的压电性材料基板1。接着,如图1(b)所示,在压电性材料基板1的一个主面1a上形成第一氧化硅膜2。接着,如图1(c)所示,对氧化硅膜2的接合面2a如箭头A那样照射等离子体,得到表面活化后的接合面5。
另一方面,如图2(a)所示,在支撑基板3的表面3a形成第二氧化硅膜4。接着,如图2(b)所示,对氧化硅膜4的表面4a如箭头B那样照射等离子体,从而进行表面活化,形成了活化后的接合面6。
接着,如图3(a)所示,使第一氧化硅膜2的活化后的接合面5与第二氧化硅膜4的活化后的接合面6接触并直接接合,从而得到图3(b)所示的接合体8。此处,第一氧化硅膜2和第二氧化硅膜4通过直接接合而一体化,生成氧化硅层7。C相当于接合前的第一氧化硅膜2与第二氧化硅膜4的界面。
可以在该状态下在压电性材料基板1上设置电极。但是,优选的是,如图4(a)所示,对压电性材料基板1的主面1b进行加工而使基板1变薄,得到薄板化后的压电性材料基板1A。1c为加工面。接着,如图4(b)所示,在接合体8A的压电性材料基板1A的加工面1c上形成规定的电极9,能够得到弹性波元件10。
此处,在本发明中,氧化硅层7中的氮浓度的平均值N7(参照图3)高于氧化硅层7与压电性材料基板1、1A的界面D处的氮浓度ND,也高于氧化硅层7与支撑基板3的界面E处的氮浓度NE。这意味着在氧化硅层7内、特别是在氧化硅层7的接合区域C附近存在氮浓度相对高的区域。
此处,氧化硅层7中的氮浓度的平均值N7相对于氧化硅层7与压电性材料基板1、1A的界面D处的氮浓度ND的比率(N7/ND)、氧化硅层7中的氮浓度的平均值N7相对于氧化硅层7与支撑基板3的界面E处的氮浓度NE的比率(N7/NE)优选为10以上,进一步优选为50以上。另外,比率(N7/ND)、比率(N7/NE)实际上优选为1000以下。
在优选的实施方式中,氧化硅层7中的氮浓度的平均值N7为5E18~2E20,进一步优选为1E19~5E19。需要说明的是,“1E19”表示“1×1019”,其它数值也是同样的。另外,氧化硅层7与压电性材料基板1的界面D处的氮浓度ND优选为1E19以下,进一步优选为7E18以下。另外,氧化硅层7与支撑基板3的界面E中的氮浓度NE优选为lE19以下,更优选为7E18以下。
另外,在优选的实施方式中,氧化硅层7中的碳浓度的平均值C7高于氧化硅层7与压电性材料基板1、1A之间的界面D处的碳浓度CD,也高于氧化硅层7与支撑基板3之间的界面E处的碳浓度CE。这意味着在氧化硅层7内、特别是氧化硅层7的接合区域C附近存在碳浓度相对高的区域。
在该实施方式中,氧化硅层7中的碳浓度的平均值C7相对于氧化硅层7与压电性材料基板1、1A的界面D处的碳浓度CD的比率(C7/CD)、氧化硅层7中的碳浓度的平均值C7相对于氧化硅层7与支撑基板3的界面E处的碳浓度CE的比率(C7/CE)优选为10以上,进一步优选为50以上。另外,比率(C7/CD)、比率(C7/CE)实际上优选为1000以下。
在优选的实施方式中,氧化硅层7中的碳浓度的平均值C7为5E18~5E20,进一步优选为7E18~5E19。另外,氧化硅层7与压电性材料基板1、1A的界面D处的碳浓度CD优选为3E18以下,进一步优选为1E18以下。另外,氧化硅层7与支撑基板3的界面E处的碳浓度CE优选为3E18以下,进一步优选为1E18以下。
另外,在优选的实施方式中,氧化硅层7中的氟浓度的平均值F7高于氧化硅层7与压电性材料基板1、1A之间的界面D处的氟浓度FD,也高于氧化硅层7与支撑基板3之间的界面E处的氟浓度FE。这意味着在氧化硅层7内、特别是在氧化硅层7的接合区域C附近存在氟浓度相对高的区域。
在该实施方式中,氧化硅层7中的氟浓度的平均值F7相对于氧化硅层7与压电性材料基板1、1A的界面D处的氟浓度FD的比率(F7/FD)、氧化硅层7中的氟浓度的平均值F7相对于氧化硅层7与支撑基板3的界面E处的氟浓度FE的比率(F7/FE)优选为3以上,进一步优选为30以上。另外,比率(F7/FD)、比率(F7/FE)实际上优选为300以下。
在优选的实施方式中,氧化硅层7中的氟浓度的平均值F7为5E18~8E19,进一步优选为8E18~7E19。另外,氧化硅层7与压电性材料基板1、1A的界面D处的氟浓度FD优选为3E18以下,进一步优选为1E18以下。另外,氧化硅层7与支撑基板3的界面E处的氟浓度FE优选为3E18以下,进一步优选为1E18以下。
以下,依次对本发明的各构成要素进行说明。
支撑基板3的材质没有特别的限定,优选包含选自由硅、水晶、硅铝氧氮陶瓷、莫来石、蓝宝石以及透光性氧化铝组成的组中的材质。由此,能够进一步改善弹性波元件10的频率的温度特性。
在压电性材料基板1上形成第一氧化硅膜2,在支撑基板3上形成第二氧化硅膜4。这些氧化硅膜2、4的成膜方法没有限定,可以举例溅射、化学气相沉积法(CVD)、蒸镀。优选的是,支撑基板3为硅基板,此时,可以通过对硅基板表面进行氧的溅射或离子注入、在氧化气氛下加热来形成氧化硅膜2、4。
从本发明的观点出发,第一氧化硅膜2、第二氧化硅膜4的厚度优选为0.05μm以上,进一步优选为0.1μm以上,特别优选为0.2μm以上。另外,各氧化硅膜2、4的厚度优选为3μm以下,优选为2.5μm以下,进一步优选为2.0μm以下。
本发明中使用的压电性材料基板1、1A为钽酸锂(LT)单晶、铌酸锂(LN)单晶、铌酸锂-钽酸锂固溶体。由于它们的弹性波的传播速度快、机电耦合系数大,因此,适合作为高频且宽带频率用的弹性表面波器件。
另外,压电性材料基板1、1A的主面的法线方向没有特别限定,例如在压电性材料基板1、1A由LT形成时,使用以弹性表面波的传播方向亦即X轴为中心、从Y轴向Z轴旋转了32°~50°的方向的压电性材料基板、即以欧拉角表示为(180°,58°~40°,180°)的压电性材料基板由于传播损失小,因此优选。在压电性材料基板1、1A由LN形成时,(a)使用以弹性表面波的传播方向亦即X轴为中心、从Z轴向-Y轴旋转了37.8°的方向的压电性材料基板、即以欧拉角表示为(0°,37.8°,0°)的压电性材料基板由于机电耦合系数大,因此优选;或者,(b)使用以弹性表面波的传播方向亦即X轴为中心、从Y轴向Z轴旋转了40°~65°的方向的压电性材料基板、即以欧拉角表示为(180°,50°~25°,180°)的压电性材料基板由于可得到高声速,因此优选。进一步,压电性材料基板1、1A的大小没有特别的限定,例如直径为100mm~200mm、厚度为0.15μm~1μm。
接着,在150℃以下对各氧化硅膜2、4的各接合面照射等离子体,使各接合面2a、4a活化。从本发明的观点出发,优选照射氮等离子体,但在照射氧等离子体的情形也能够得到本发明的接合体8。
表面活化时的压力优选为100Pa以下,进一步优选为80Pa以下。另外,气氛可以仅为氮,也可以仅为氧,还可以为氮、氧的混合物。
等离子体照射时的温度为150℃以下。由此,能够得到接合强度高、且无结晶性劣化的接合体8。从该观点出发,使等离子体照射时的温度为150℃以下,进一步优选为100℃以下。
另外,等离子体照射时的能量优选为30W~150W。另外,等离子体照射时的能量与照射时间的乘积优选为0.12Wh~1.0Wh。
在优选的实施方式中,在等离子体处理前,对第一氧化硅膜2和第二氧化硅膜4的各接合面2a、4a进行平坦化加工。使各接合面平坦化的方法有精研(lap)研磨、化学机械研磨加工(CMP)等。另外,平坦面优选为Ra≤1nm,进一步优选为0.3nm以下。
接着,使压电性材料基板1的接合面5与氧化硅层4的接合面6接触并接合。之后,优选通过进行退火处理来提高接合强度。退火处理时的温度优选为100℃以上300℃以下。
本发明的接合体8、8A适合用于弹性波元件10。
作为弹性波元件10,已知弹性表面波器件、兰姆波元件、薄膜谐振器(FBAR)等。例如,弹性表面波器件在压电性材料基板的表面设置了激发弹性表面波的输入侧的IDT(叉指式换能器,Interdigital Transducer)电极(也称为梳形电极、帘状电极)和接收弹性表面波的输出侧的IDT电极。如果对输入侧的IDT电极施加高频信号,则在电极间产生电场,激发弹性表面波,并在压电性材料基板上传播。而且,从在传播方向上设置的输出侧的IDT电极,能够将传播的弹性表面波作为电信号输出。
构成压电性材料基板1、1A上的电极9的材质优选为铝、铝合金、铜、金,进一步优选为铝或铝合金。铝合金优选使用在Al中混合0.3重量%至5重量%的Cu而成的铝合金。在该情况下,也可以使用Ti、Mg、Ni、Mo、Ta来代替Cu。
实施例
(实施例A1)
根据参照图1~图4所说明的方法,制作了图4(b)所示的弹性波元件10。
具体而言,准备了厚度为200μm、且两面进行了镜面研磨的42Y切割X传播LiTaO3基板(压电性材料基板)1、和厚度为675μm的高电阻(>2kΩ·cm)Si(100)基板(支撑基板)3。基板尺寸均为150mm。在压电性材料基板1上、支撑基板4上,利用溅射法以250nm的厚度分别形成氧化硅层2、4的膜。由于成膜后的各氧化硅膜2、4的表面粗糙度Ra为0.6nm,因此使用CMP(化学机械研磨)对表面稍微进行研磨,将Ra改善至0.3nm。
接着,分别对压电性材料基板1上的氧化硅膜2的接合面2a和支撑基板3上的氧化硅膜4的接合面4a进行清洗和表面活化。具体而言,实施使用了纯水的超声波清洗,通过旋转干燥使基板表面干燥。
接着,将清洗后的支撑基板3导入等离子体活化腔室,利用氮气等离子体在30℃对氧化硅膜4的接合面4a进行活化。另外,同样地将压电性材料基板1导入等离子体活化腔室,利用氮气等离子体在30℃对氧化硅膜2的接合面2a进行表面活化。将表面活化时间设为40秒,将能量设为100W。为了除去表面活化中所附着的颗粒,再次实施了与上述操作相同的超声波清洗、旋转干燥。
接着,进行各基板1、3的对位,在室温下使各氧化硅膜的活化后的接合面5、6彼此接触。使压电性材料基板1侧在上而进行接触。结果,观测到氧化硅膜彼此的密合扩展的样子(所谓的接合波),可以确认到良好地进行了预接合。接着,为了增加接合强度,将接合体8投入氮气氛的烘箱并在120℃下保持10小时。
对于得到的接合体8,测定各部分中的氮浓度、碳浓度、氟浓度,使用SIMS法(二次离子质谱法)进行了测定。作为SIMS测定装置使用CAMECA IMS-7f,在一次离子种为Cs+、一次加速电压为15.0kV的条件下进行。检测区域为30μmφ。将测定结果示于表1。
对加热后的接合体8的压电性材料基板1的表面1b施加磨削加工、精研加工以及CMP加工,使压电性材料基板1A的厚度成为16μm、8μm、4μm、2μm、1μm。压电性材料基板1A的厚度通过使用了光干涉的光学式测定机(Filmetrix公司制F20)进行测定。在研磨后的压电性材料基板1A的表面1c上,利用光刻工艺设置由铝金属形成的IDT电极9。使电极的周期λ为4μm,以使振荡频率达到1000MHz左右。IDT电极9的厚度为200nm,在200对IDT电极9的两侧设置由80对形成的反射器,制作了单端口弹性波元件10(SAW谐振器)。用Agilent公司制网络分析仪E5071C对所制成的弹性波元件10(SAW谐振器)的阻抗特性进行了测定。图5示出典型的谐振特性。在1000MHz附近(fs)观测到谐振峰值,在1050MHz附近(fr)观测到反谐振的峰值。测定了谐振频率fs与反谐振频率fr的差Δf。已知的是,差Δf一般与压电元件的机电耦合系数k2成比例。将该结果示于表3。
(实施例A2)
在实施例A1中,使用氮气80%、氧气20%的混合气体的等离子体来代替氮等离子体。当变更气体组成时,适当变更匹配,以使RF的反射功率达到最小。其它与实施例A1同样地进行了实验。
与实施例A1同样地操作,对得到的接合体8,测定各部分中的氮浓度、碳浓度、氟浓度,并将测定结果示于表1。另外,与实施例A1同样地操作,按压电性材料基板1、1A的厚度成为16μm、8μm、4μm、2μm、1μm进行加工,测定了谐振频率fs与反谐振频率fr的差Δf。已知的是,差Δf一般与压电元件的机电耦合系数k2成比例。将该结果示于表3。
(比较例A1)
与实施例A1同样地操作,制作各接合体8、8A以及弹性波元件10(SAW元件),进行与实施例A1同样的测定。其中,氧化硅膜2形成于压电性材料基板1上,在支撑基板3侧未进行成膜。另外,进行氧化硅膜2的表面活化和支撑基板3的表面活化,利用氮等离子体照射将氧化硅膜2和支撑基板3的活化面直接接合。
对得到的接合体8,测定各部分中的氮浓度、碳浓度、氟浓度,并将测定结果示于表2。另外,与实施例A1同样地操作,按压电性材料基板的厚度成为16μm、8μm、4μm、2μm、1μm进行加工,测定了Δf。将该结果示于表3。
[表1]
[表2]
[表3]
Δf(MHz)
加工后的压电性材料基板的厚度(μm) 实施例A1 实施例A2 比较例A1
16.0 40.0 39.8 41.4
8.0 41.2 38.8 40.8
4.0 39.2 40.5 38.5
2.0 40.5 40.2 37.3
1.0 39.3 39.9 34.5
如表3所示,对于使用了本发明的接合体8A的弹性波元件10(SAW元件)而言,即使在将压电性材料基板1A的厚度加工为极薄的2.0μm~1.0μm的情况下,机电耦合系数k2也良好,并未劣化。另一方面,对于比较例的接合体8A而言,随着压电性材料基板1A的厚度变薄,机电耦合系数k2劣化。
(实施例B)
在实施例Al中,将压电性材料基板1、1A的材质变更为铌酸锂。结果,得到了与实施例A1同样的结果。

Claims (5)

1.一种接合体,该接合体具备:
支撑基板;
氧化硅层,所述氧化硅层设置在所述支撑基板上;以及
压电性材料基板,所述压电性材料基板设置于所述氧化硅层上、并由选自由铌酸锂、钽酸锂和铌酸锂-钽酸锂组成的组中的材质形成,
所述接合体的特征在于,
所述氧化硅层中的氮浓度的平均值N7相对于所述氧化硅层与所述压电性材料基板的界面处的氮浓度ND的比率N7/ND、所述氧化硅层中的氮浓度的平均值N7相对于所述氧化硅层与所述支撑基板的界面处的氮浓度NE的比率N7/NE为10以上1000以下,所述氧化硅层中的氮浓度的所述平均值N7为5×1018~2×1020atoms/cm3,所述氧化硅层与所述压电性材料基板的所述界面处的氮浓度ND为1×1019atoms/cm3以下,所述氧化硅层与所述支撑基板的所述界面处的氮浓度NE为l×1019atoms/cm3以下,
所述氧化硅层中的碳浓度的平均值C7相对于所述氧化硅层与所述压电性材料基板的所述界面处的碳浓度CD的比率C7/CD、所述氧化硅层中的碳浓度的平均值C7相对于所述氧化硅层与所述支撑基板的所述界面处的碳浓度CE的比率C7/CE为10以上1000以下,所述氧化硅层中的碳浓度的所述平均值C7为5×1018~5×1020atoms/cm3,所述氧化硅层与所述压电性材料基板的所述界面处的碳浓度CD为3×1018atoms/cm3以下,所述氧化硅层与所述支撑基板的所述界面处的碳浓度CE为3×1018atoms/cm3以下。
2.根据权利要求1所述的接合体,其特征在于,所述压电性材料基板的厚度为4.0μm以下。
3.一种接合体,该接合体具备:
支撑基板;
氧化硅层,所述氧化硅层设置在所述支撑基板上;以及
压电性材料基板,所述压电性材料基板设置于所述氧化硅层上、并由选自由铌酸锂、钽酸锂和铌酸锂-钽酸锂组成的组中的材质形成,
所述接合体的特征在于,
所述氧化硅层中的氮浓度的平均值N7相对于所述氧化硅层与所述压电性材料基板的界面处的氮浓度ND的比率N7/ND、所述氧化硅层中的氮浓度的平均值N7相对于所述氧化硅层与所述支撑基板的界面处的氮浓度NE的比率N7/NE为10以上1000以下,所述氧化硅层中的氮浓度的所述平均值N7为5×1018~2×1020atoms/cm3,所述氧化硅层与所述压电性材料基板的所述界面处的氮浓度ND为1×1019atoms/cm3以下,所述氧化硅层与所述支撑基板的所述界面处的氮浓度NE为l×1019atoms/cm3以下,
所述氧化硅层中的氟浓度的平均值F7相对于所述氧化硅层与所述压电性材料基板的所述界面处的氟浓度FD的比率F7/FD、所述氧化硅层中的氟浓度的平均值F7相对于所述氧化硅层与所述支撑基板的所述界面处的氟浓度FE的比率F7/FE为3以上300以下,所述氧化硅层中的氟浓度的所述平均值F7为5×1018~8×1019atoms/cm3,所述氧化硅层与所述压电性材料基板的所述界面处的氟浓度FD为3×1018atoms/cm3以下,所述氧化硅层与所述支撑基板的所述界面处的氟浓度FE为3×1018atoms/cm3以下。
4.根据权利要求3所述的接合体,其特征在于,
所述氧化硅层中的碳浓度的平均值C7相对于所述氧化硅层与所述压电性材料基板的所述界面处的碳浓度CD的比率C7/CD、所述氧化硅层中的碳浓度的平均值C7相对于所述氧化硅层与所述支撑基板的所述界面处的碳浓度CE的比率C7/CE为10以上1000以下,所述氧化硅层中的碳浓度的所述平均值C7为5×1018~5×1020atoms/cm3,所述氧化硅层与所述压电性材料基板的所述界面处的碳浓度CD为3×1018atoms/cm3以下,所述氧化硅层与所述支撑基板的所述界面处的碳浓度CE为3×1018atoms/cm3以下。
5.根据权利要求3或4所述的接合体,其特征在于,所述压电性材料基板的厚度为4.0μm以下。
CN201880052346.2A 2017-12-28 2018-11-09 压电性材料基板与支撑基板的接合体及其制造方法 Active CN111512549B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017252851 2017-12-28
JP2017-252851 2017-12-28
PCT/JP2018/041585 WO2019130852A1 (ja) 2017-12-28 2018-11-09 圧電性材料基板と支持基板との接合体およびその製造方法

Publications (2)

Publication Number Publication Date
CN111512549A CN111512549A (zh) 2020-08-07
CN111512549B true CN111512549B (zh) 2023-10-17

Family

ID=67063423

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880052346.2A Active CN111512549B (zh) 2017-12-28 2018-11-09 压电性材料基板与支撑基板的接合体及其制造方法

Country Status (7)

Country Link
US (1) US11689172B2 (zh)
JP (1) JP6648339B2 (zh)
KR (1) KR102341608B1 (zh)
CN (1) CN111512549B (zh)
DE (1) DE112018005782B4 (zh)
TW (1) TWI804550B (zh)
WO (1) WO2019130852A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102319996B1 (ko) * 2020-01-03 2021-11-01 (주)와이솔 표면탄성파 소자 및 표면탄성파 소자의 제조방법
CN113541630A (zh) * 2020-04-21 2021-10-22 济南晶正电子科技有限公司 一种复合单晶压电基板及其制备方法
US11864465B2 (en) * 2020-05-22 2024-01-02 Wisconsin Alumni Research Foundation Integration of semiconductor membranes with piezoelectric substrates
CN113922778B (zh) * 2020-07-10 2022-06-21 济南晶正电子科技有限公司 一种滤波器用压电衬底结构及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104205629A (zh) * 2012-03-23 2014-12-10 株式会社村田制作所 弹性波装置及其制造方法
JP2017045676A (ja) * 2015-08-28 2017-03-02 株式会社ダイヘン プラズマ生成装置
CN107109630A (zh) * 2014-12-26 2017-08-29 株式会社半导体能源研究所 溅射靶材的制造方法
WO2017163729A1 (ja) * 2016-03-25 2017-09-28 日本碍子株式会社 接合体および弾性波素子
JP2017190744A (ja) * 2016-04-14 2017-10-19 東京エレクトロン株式会社 加熱装置およびターボ分子ポンプ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4348724A (en) * 1980-04-15 1982-09-07 Honeywell Information Systems Inc. Address pairing apparatus for a control store of a data processing system
JP3774782B2 (ja) * 2003-05-14 2006-05-17 富士通メディアデバイス株式会社 弾性表面波素子の製造方法
JP2004358502A (ja) 2003-06-04 2004-12-24 Sumitomo Electric Ind Ltd 常温接合法およびそれに使用する常温接合装置
JP2006304206A (ja) * 2005-04-25 2006-11-02 Shin Etsu Chem Co Ltd 弾性表面波素子及び複合圧電チップ並びにその製造方法
JP4720808B2 (ja) 2007-09-21 2011-07-13 セイコーエプソン株式会社 接着シート、接合方法および接合体
KR101623099B1 (ko) * 2010-12-24 2016-05-20 가부시키가이샤 무라타 세이사쿠쇼 탄성파 장치 및 그 제조 방법
JP5806612B2 (ja) * 2011-12-27 2015-11-10 東京エレクトロン株式会社 シリコン酸炭窒化膜の形成方法
CN107004573A (zh) * 2014-12-05 2017-08-01 信越化学工业株式会社 复合基板的制造方法和复合基板
JP6454606B2 (ja) 2015-06-02 2019-01-16 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
KR102029744B1 (ko) * 2015-07-17 2019-10-08 가부시키가이샤 무라타 세이사쿠쇼 탄성파 장치
KR102513161B1 (ko) * 2016-03-11 2023-03-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복합체 및 트랜지스터
JP6250856B1 (ja) * 2016-07-20 2017-12-20 信越化学工業株式会社 表面弾性波デバイス用複合基板及びその製造方法とこの複合基板を用いた表面弾性波デバイス

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104205629A (zh) * 2012-03-23 2014-12-10 株式会社村田制作所 弹性波装置及其制造方法
CN107109630A (zh) * 2014-12-26 2017-08-29 株式会社半导体能源研究所 溅射靶材的制造方法
JP2017045676A (ja) * 2015-08-28 2017-03-02 株式会社ダイヘン プラズマ生成装置
WO2017163729A1 (ja) * 2016-03-25 2017-09-28 日本碍子株式会社 接合体および弾性波素子
JP2017190744A (ja) * 2016-04-14 2017-10-19 東京エレクトロン株式会社 加熱装置およびターボ分子ポンプ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陈湘渝 ; 周哲 ; 彭胜春 ; .小型化宽带钽酸锂晶体滤波器.压电与声光.(第03期),全文. *

Also Published As

Publication number Publication date
US11689172B2 (en) 2023-06-27
JP6648339B2 (ja) 2020-02-14
TW201933639A (zh) 2019-08-16
KR102341608B1 (ko) 2021-12-22
TWI804550B (zh) 2023-06-11
US20200313640A1 (en) 2020-10-01
WO2019130852A1 (ja) 2019-07-04
DE112018005782B4 (de) 2024-02-22
DE112018005782T5 (de) 2020-08-20
KR20200033326A (ko) 2020-03-27
JPWO2019130852A1 (ja) 2019-12-26
CN111512549A (zh) 2020-08-07

Similar Documents

Publication Publication Date Title
CN111512549B (zh) 压电性材料基板与支撑基板的接合体及其制造方法
JP6648346B1 (ja) 圧電性材料基板と支持基板との接合体
JP2018207355A (ja) 圧電性材料基板の接合体、接合方法および弾性波素子
CN112074622B (zh) 压电性材料基板与支撑基板的接合体
US11658635B2 (en) Joined body of piezoelectric material substrate and support substrate, and acoustic wave element
CN111492577B (zh) 压电性材料基板与支撑基板的接合体及其制造方法
JP6599595B1 (ja) 圧電性材料基板と支持基板との接合体
US20240074316A1 (en) Assembly of piezoelectric material substrate and supporting substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant