WO2020044925A1 - 複合基板および複合基板の製造方法 - Google Patents

複合基板および複合基板の製造方法 Download PDF

Info

Publication number
WO2020044925A1
WO2020044925A1 PCT/JP2019/030137 JP2019030137W WO2020044925A1 WO 2020044925 A1 WO2020044925 A1 WO 2020044925A1 JP 2019030137 W JP2019030137 W JP 2019030137W WO 2020044925 A1 WO2020044925 A1 WO 2020044925A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
silicon
wafer
substrate
nitride
Prior art date
Application number
PCT/JP2019/030137
Other languages
English (en)
French (fr)
Inventor
昌次 秋山
Original Assignee
信越化学工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越化学工業株式会社 filed Critical 信越化学工業株式会社
Priority to KR1020217004385A priority Critical patent/KR20210048492A/ko
Priority to CN201980055265.2A priority patent/CN112602267A/zh
Priority to EP19855203.6A priority patent/EP3846343A4/en
Priority to US17/269,132 priority patent/US20210328571A1/en
Publication of WO2020044925A1 publication Critical patent/WO2020044925A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/708—Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02834—Means for compensation or elimination of undesirable effects of temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02559—Characteristics of substrate, e.g. cutting angles of lithium niobate or lithium-tantalate substrates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions

Definitions

  • the present invention relates to a composite substrate for a surface acoustic wave device and a method for manufacturing the same.
  • piezoelectric materials such as lithium tantalate (Lithium Tantalate: LiTaO 3 , hereinafter abbreviated as “LT”) and lithium niobate (Lithium Niobate: LiNbO 3 , abbreviated as “LN”) are used. Materials are widely used. Then, one surface of the substrate made of such a piezoelectric material is bonded to a support substrate such as sapphire, and the other surface of the bonded LT substrate (or LN substrate) is ground to a thickness of several to several tens ⁇ m. There is a technique for improving the temperature characteristics of the surface acoustic wave device by adopting the technique (for example, see Non-Patent Document 1).
  • a noise component called a ripple is formed by providing an adhesive layer between the thinned LT layer (or LN layer) and the supporting substrate.
  • the material of the intervening layer is preferably a material having high insulation, low loss of high frequency (low dielectric loss), and easy processing (for example, flattening).
  • metal oxides such as SiO 2 , TiO 2 , Ta 2 O 5 , Nb 2 O 5 , and ZrO 2 are often used for the intervening layer.
  • Non-Patent Document 3 There is also a technique of treating LT (or LN) in a reducing atmosphere to impart slight conductivity to the material in order to suppress the pyroelectricity of the piezoelectric material.
  • LT or LN
  • a heat treatment of a wafer process or a device process is performed.
  • the resistivity of the LT layer (or the LN layer) increases and pyroelectricity increases.
  • the wafer with increased pyroelectricity has a problem that when a sharp temperature difference is given, the LT layer (or LN layer) is easily polarized and charged.
  • a charge is accumulated on the surface of the composite substrate due to a temperature change during the process and a spark is generated, a pattern formed on the surface of the substrate is destroyed, and there is a problem that the yield in the device manufacturing process is reduced.
  • an object of the present invention is to provide a composite substrate that suppresses an increase in pyroelectricity due to a heat treatment process.
  • the present invention provides an LT layer (or LN layer) by providing a diffusion prevention layer between an LT layer (or LN layer) of a composite substrate and an intervening layer, or by forming the intervening layer from a material having an anti-diffusion effect. Layer) to prevent excessive oxygen diffusion. This can suppress an increase in pyroelectricity of the LT layer (or the LN layer) of the composite substrate.
  • the composite substrate according to one embodiment of the present invention is provided with an oxide single crystal thin film that is a single crystal thin film of a piezoelectric material, a support substrate, and provided between the oxide single crystal thin film and the support substrate to prevent diffusion of oxygen.
  • a diffusion preventing layer is provided between the oxide single crystal thin film and the support substrate to prevent diffusion of oxygen.
  • the support substrate may contain oxygen.
  • an intervening layer containing oxygen may be provided between the support substrate and the diffusion preventing layer.
  • the intervening layer may include any of silicon dioxide, titanium dioxide, tantalum pentoxide, niobium pentoxide, and zirconium dioxide.
  • the diffusion prevention layer is made of silicon oxynitride, silicon nitride, silicon oxide, magnesium oxide, spinel, titanium nitride, tantalum, tantalum nitride, tungsten nitride, aluminum oxide, silicon carbide, tungsten boron nitride, titanium silicon nitride, nitrided nitride. It may have any of tungsten silicon.
  • the piezoelectric material is preferably lithium tantalate or lithium niobate.
  • the support substrate may be any one of a silicon wafer, a sapphire wafer, an alumina wafer, a glass wafer, a silicon carbide wafer, an aluminum nitride wafer, and a silicon nitride wafer.
  • a method of manufacturing a composite substrate according to one embodiment of the present invention includes a step of forming a diffusion prevention layer on one surface of a substrate of piezoelectric material, a step of bonding a support substrate on the diffusion prevention layer, Grinding and polishing the other surface of the substrate to make it thinner.
  • the diffusion prevention layer may be formed by a PVD method or a CVD method.
  • a step of forming an intervening layer on the bonding surface of the diffusion preventing layer and / or the bonding surface of the support substrate before the bonding step is further provided. It is advisable to bond the bonded surfaces.
  • a surface activation treatment it is preferable to apply a surface activation treatment to the bonding surface of the diffusion prevention layer and / or the bonding surface of the support substrate, and then bond them.
  • the surface activation treatment may include any of a plasma activation method, an ion beam activation method, and an ozone water activation method.
  • FIG. 2 is a cross-sectional view illustrating a first embodiment of a cross-sectional structure of the composite substrate of the present invention. It is sectional drawing which shows the 2nd aspect of the cross-section of the composite board
  • FIG. 1 shows a first embodiment of the cross-sectional structure of the composite substrate of the present invention (composite substrate 1).
  • the composite substrate 1 shown in FIG. 1 includes an oxide single crystal thin film 11 on a support substrate 10, and the oxide single crystal thin film 11 is bonded to the support substrate 10 via an intervening layer 12. Further, a diffusion preventing layer 13 for preventing diffusion of oxygen is provided between the oxide single crystal thin film 11 and the intervening layer 12.
  • the oxide single crystal thin film 11 is a single crystal thin film formed of a piezoelectric material such as LT or LN.
  • the conductivity of the oxide single crystal thin film 11 is enhanced by a reducing atmosphere treatment or the like.
  • these piezoelectric materials those having a bulk conductivity of 1 ⁇ 10 ⁇ 11 / ⁇ cm or more are preferably used (in the case of a general material having a low conductivity, the conductivity is 2 ⁇ 10 ⁇ 15 / ⁇ cm or less). Is).
  • a silicon wafer, a sapphire wafer, an alumina wafer, a glass wafer, a silicon carbide wafer, an aluminum nitride wafer, a silicon nitride wafer, or the like can be used as the support substrate 10.
  • the intervening layer 12 is a layer provided between the oxide single crystal thin film 11 and the support substrate 10 when they are bonded to each other.
  • Examples of the material of the intervening layer 12 include silicon oxide (for example, silicon dioxide), titanium oxide (for example, titanium dioxide), tantalum oxide (for example, tantalum pentoxide), niobium oxide (for example, niobium pentoxide), and zirconium oxide (for example, zirconium dioxide).
  • the intervening layer 12 can be formed by using a general method such as physical vapor deposition (PVD) or chemical vapor deposition (CVD). These do not necessarily have to be stoichiometric compositions such as SiO 2 , TiO 2 , Ta 2 O 5 , Nb 2 O 5 , and ZrO 2 .
  • Silicon oxynitride (SiON) or silicon nitride (SiN) is preferably used for the diffusion prevention layer 13. These materials have a high effect of preventing diffusion of oxygen and can be formed by a general method such as PVD or CVD.
  • Other materials include silicon oxide (SiO), magnesium oxide (MgO), spinel (MgAl 2 O 4) , titanium nitride (TiN), tantalum (Ta), tantalum nitride (TaN), tungsten titanium (WTi), and nitride.
  • Examples include tungsten (WN), tungsten boron nitride (WBN), titanium silicon nitride (TiSiN), tungsten silicon nitride (WSiN), aluminum oxide (Al 2 O 3 ), and silicon carbide (SiC). These can be formed using the PVD method, and may not have a stoichiometric composition depending on the target material of sputtering.
  • FIG. 2 shows a second embodiment of the cross-sectional structure of the composite substrate of the present invention (composite substrate 2).
  • the composite substrate 2 shown in FIG. 2 includes an oxide single crystal thin film 21 on a support substrate 20, and the oxide single crystal thin film 21 is bonded to the support substrate 20 via a diffusion prevention layer 23.
  • the diffusion preventing layer 23 has a function as an intervening layer in addition to a function to prevent diffusion of oxygen.
  • FIG. 3 shows a procedure of a method of manufacturing the composite substrate 1 according to the first embodiment.
  • an oxide single crystal wafer 11A which is a piezoelectric single crystal substrate, is prepared (FIG. 3A), and a diffusion prevention layer 13 is formed on one surface thereof (FIG. 3B).
  • an intervening layer 12 is formed on the diffusion preventing layer 13 (FIG. 3C), and the surface of the intervening layer 12 is polished (FIG. 3D).
  • the polished surface of the intervening layer 12 and the support substrate 10 are bonded together (FIG. 3E).
  • the other surface of the oxide single crystal wafer 11A (that is, the surface opposite to the surface on which the diffusion preventing layer 13 is formed) is ground and polished to a desired thickness, thereby forming the oxide single crystal thin film 11 (FIG. 3F).
  • the surface to be bonded may be subjected to surface activation in advance. By doing so, the joining strength can be increased.
  • a plasma activation method, an ion beam activation method, and an ozone water activation method can be used.
  • a plasma gas is introduced into a reaction vessel in which a wafer is placed, and a high-frequency plasma of about 100 W is formed under a reduced pressure of about 0.01 to 0.1 Pa, and the bonded surface of the wafer is formed. It is exposed to this for about 5 to 50 seconds.
  • a plasma gas oxygen, hydrogen, nitrogen, argon, or a mixed gas thereof can be used.
  • a high vacuum of 1 ⁇ 10 ⁇ 5 Pa or less is set in a reaction vessel, and an ion beam such as argon is applied to a bonding surface of a wafer for scanning.
  • the bonding surface can be activated with active ozone by introducing ozone gas into pure water to form ozone water and immersing the wafer in the ozone water.
  • Example 1 On one surface of the LT wafer having a diameter of 150 mm, about 25 nm of SiN was formed by a PVD method to form a diffusion preventing layer. Next, a silicon oxide film of about 3 ⁇ m was formed on the diffusion preventing layer by CVD. This silicon oxide film was polished, and bonded to a p-type silicon wafer having a resistivity of 2000 ⁇ cm as an intervening layer. The used LT wafer has high conductivity, and the conductivity is about 4 ⁇ 10 ⁇ 11 / ⁇ cm in bulk conductivity. After bonding, heat treatment was performed at 100 ° C. for 48 hours in a nitrogen atmosphere. Then, the LT layer was thinned by grinding and polishing to a thickness of 20 ⁇ m. Thereafter, a heat treatment was performed at 250 ° C. for 24 hours in a nitrogen atmosphere in order to further increase the bonding strength.
  • the pyroelectric property of the bonded substrate manufactured as described above was evaluated by the surface potential.
  • the bonded substrate was placed on a hot plate at 250 ° C. for 20 seconds, and the surface potential was measured. It is considered that the higher the surface potential, the higher the pyroelectricity. If the surface potential is 50 V or less, the pyroelectricity is considered to be sufficiently suppressed.
  • a silicon oxide film having a thickness of about 3 ⁇ m was formed on one surface of the LT wafer having a diameter of 150 mm by CVD. This silicon oxide film was polished, and bonded to a p-type silicon wafer having a resistivity of 2000 ⁇ cm as an intervening layer.
  • the conductivity of the used LT wafer is about 4 ⁇ 10 ⁇ 11 / ⁇ cm.
  • heat treatment was performed at 100 ° C. for 48 hours in a nitrogen atmosphere.
  • the LT layer was thinned by grinding and polishing to a thickness of 20 ⁇ m. Thereafter, a heat treatment was performed at 250 ° C. for 24 hours in a nitrogen atmosphere in order to further increase the bonding strength.
  • Example 2 On one surface of the LT wafer having a diameter of 150 mm, about 25 nm of SiN was formed by a PVD method to form a diffusion preventing layer. Next, a silicon oxide film of about 3 ⁇ m was formed on the diffusion preventing layer by CVD. This silicon oxide film was polished, and bonded to a p-type silicon wafer having a resistivity of 2000 ⁇ cm as an intervening layer. Prior to bonding, the surface to be bonded was surface-activated by a plasma activation method. The used LT wafer has high conductivity, and the conductivity is about 4 ⁇ 10 ⁇ 11 / ⁇ cm in bulk conductivity. After bonding, heat treatment was performed at 100 ° C.
  • the LT layer was thinned by grinding and polishing to a thickness of 20 ⁇ m. Thereafter, a heat treatment was performed at 250 ° C. for 24 hours in a nitrogen atmosphere in order to further increase the bonding strength.
  • the pyroelectric property of the bonded substrate manufactured as described above was evaluated by the surface potential.
  • the bonded substrate was placed on a hot plate at 250 ° C. for 20 seconds, and the surface potential was measured. Therefore, it was confirmed that the same effect of suppressing the pyroelectricity as in Example 1 was obtained even when the bonding method of activating the surface by the plasma activation method was used.
  • Examples 3 and 4 An SiN diffusion preventing film having a thickness of about 25 nm was formed on one surface of the LT wafer having a diameter of 150 mm by a PVD method to form a diffusion preventing layer. Next, a silicon oxide film of about 3 ⁇ m was formed on the diffusion preventing layer by CVD. The silicon oxide film was polished and used as an intervening layer, and then bonded to a p-type silicon wafer having a resistivity of 2000 ⁇ cm after surface activation. Prior to bonding, the bonding surface was surface-activated by various activation methods (ion beam activation method, ozone water activation method).
  • the used LT wafer has high conductivity, and the conductivity is about 4 ⁇ 10 ⁇ 11 / ⁇ cm in bulk conductivity.
  • heat treatment was performed at 100 ° C. for 48 hours in a nitrogen atmosphere.
  • the LT layer was thinned by grinding and polishing to a thickness of 20 ⁇ m.
  • a heat treatment was performed at 250 ° C. for 24 hours in a nitrogen atmosphere in order to further increase the bonding strength.
  • Examples 5 to 18 Various materials shown in Table 1 were formed into a film having a thickness of about 25 nm on one surface of the LT wafer having a diameter of 150 mm by a PVD method to form a diffusion preventing layer. Next, a silicon oxide film of about 3 ⁇ m was formed on the diffusion preventing layer by CVD. The silicon oxide film was polished and used as an intervening layer, and bonded to a p-type silicon wafer having a resistivity of 2000 to 10000 ⁇ cm. The used LT wafer has high conductivity, and the conductivity is about 4 ⁇ 10 ⁇ 11 / ⁇ cm in bulk conductivity. After bonding, heat treatment was performed at 100 ° C. for 48 hours in a nitrogen atmosphere. Then, the LT layer was thinned by grinding and polishing to a thickness of 20 ⁇ m. Thereafter, a heat treatment was performed at 250 ° C. for 24 hours in a nitrogen atmosphere in order to further increase the bonding strength.
  • Example 19 to 21 An SiN film having a thickness of about 25 nm was formed on one surface of the LT wafer having a diameter of 150 mm by PVD or CVD to form a diffusion preventing layer. Next, a silicon oxide film of about 3 ⁇ m was formed on the diffusion preventing layer by PVD or CVD. The silicon oxide film was polished and used as an intervening layer, and bonded to a p-type silicon wafer having a resistivity of 2000 to 10000 ⁇ cm. The method of forming the diffusion preventing layer and the silicon oxide film (intervening layer) in each embodiment is as shown in Table 2. The used LT wafer has high conductivity, and the conductivity is about 4 ⁇ 10 ⁇ 11 / ⁇ cm in bulk conductivity.
  • Examples 22 to 36 On the one surface of the LT wafer having a diameter of 150 mm, various materials shown in Table 3 were formed into a film having a thickness of about 3 ⁇ m by a PVD method to form a diffusion preventing layer.
  • the diffusion preventing layer was polished and bonded to a p-type silicon wafer having a resistivity of 2000 to 10000 ⁇ cm.
  • the used LT wafer has high conductivity, and the conductivity is about 4 ⁇ 10 ⁇ 11 / ⁇ cm in bulk conductivity.
  • heat treatment was performed at 100 ° C. for 48 hours in a nitrogen atmosphere.
  • the LT layer was thinned by grinding and polishing to a thickness of 20 ⁇ m. Thereafter, a heat treatment was performed at 250 ° C. for 24 hours in a nitrogen atmosphere in order to further increase the bonding strength.
  • Examples 37 to 43 On one surface of the LT wafer having a diameter of 150 mm, about 25 nm of SiN was formed by a PVD method to form a diffusion preventing layer. Next, a silicon oxide film of about 3 ⁇ m was formed on the diffusion preventing layer by CVD. This silicon oxide film was polished, and this was used as an intervening layer, and bonded to a silicon wafer, a sapphire wafer, an alumina wafer, a glass wafer, a SiC wafer, an AlN wafer, and a SiN wafer on which a thermal oxide film was grown. Prior to bonding, the surface to be bonded was surface-activated by a plasma activation method.
  • the used LT wafer has high conductivity, and the conductivity is about 4 ⁇ 10 ⁇ 11 / ⁇ cm in bulk conductivity.
  • heat treatment was performed at 90 ° C. for 48 hours in a nitrogen atmosphere.
  • the LT layer was thinned by grinding and polishing to a thickness of 20 ⁇ m.
  • a heat treatment was performed at 250 ° C. for 24 hours in a nitrogen atmosphere in order to further increase the bonding strength.
  • Example 44 Experiments corresponding to Examples 1 to 43 were performed using a lithium niobate (LN) wafer having a diameter of 100 mm. The results were equivalent to those when using an LT wafer having a diameter of 150 mm, and it was confirmed that the effect of the present method could be obtained even when LN was used as the oxide single crystal material.
  • LN lithium niobate
  • the LT layer (or the LN layer) is provided between the LT layer (or LN layer) of the composite substrate and the intervening layer, or by forming the intervening layer from a material having an anti-diffusion effect. Or, excessive diffusion of oxygen to the LN layer can be prevented, and the pyroelectricity of the LT layer (or the LN layer) of the composite substrate can be suppressed from increasing.

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

熱処理プロセスによる焦電性上昇を抑制した複合基板を提供する。複合基板は、圧電材料の単結晶薄膜である酸化物単結晶薄膜と、支持基板と、酸化物単結晶薄膜と支持基板の間に設けられ、酸素の拡散を防止する拡散防止層とを備える。拡散防止層は、酸窒化ケイ素、窒化ケイ素、酸化ケイ素、酸化マグネシウム、スピネル、窒化チタン、タンタル、窒化タンタル、窒化タングステン、酸化アルミニウム、炭化ケイ素、窒化タングステンホウ素、窒化チタンケイ素、窒化タングステンケイ素のいずれかを有するとよい。

Description

複合基板および複合基板の製造方法
　本発明は、弾性表面波デバイス用の複合基板、及びその製造方法に関する。
　昨今、スマートフォンに代表される移動体通信において、通信量が増大している。通信量の増大に対応すべく必要なバンド数を増やす中、フィルタとして用いられる弾性表面波（Surface Acoustic Wave: ＳＡＷ）デバイスの高性能化が求められている。
　弾性表面波デバイスの材料として、タンタル酸リチウム（Lithium Tantalate: ＬｉＴａＯ３、以下「ＬＴ」と略記する）やニオブ酸リチウム（Lithium Niobate: ＬｉＮｂＯ３、以下「ＬＮ」と略記する）などの圧電性の材料が広く用いられている。そして、このような圧電性材料の基板の一方の面をサファイア等の支持基板に貼り合せ、貼り合されたＬＴ基板（またはＬＮ基板）の他方の面を研削して数～数十μｍに薄化することにより、弾性表面波デバイスの温度特性が向上する技術がある（例えば、非特許文献１を参照）。
　また、このような貼り合わせによる弾性表面波デバイスにおいて、薄化されたＬＴ層（またはＬＮ層）と支持基板との間に介在層（adhesive layer）を設ける事によりリップル（ripple）と呼ばれるノイズ成分を低減する技術がある（例えば、非特許文献２を参照）。介在層の材質には絶縁性が高く、高周波損失が少なく（低誘電損失）、加工（例えば平坦化）が容易な材料が好ましい。このような特性を持つ物質として、例えば、ＳｉＯ２、ＴｉＯ２、Ｔａ２Ｏ５、Ｎｂ２Ｏ５、ＺｒＯ２などの金属酸化物が介在層に用いられる事が多い。
　また、圧電材料の焦電性を抑えるためにＬＴ（またはＬＮ）を還元性雰囲気で処理して、材料にわずかな導電性を付与する技術がある（例えば、非特許文献３を参照）。しかしながら、このようにして導電性を高めたＬＴ（またはＬＮ）を支持基板に貼り合わせた複合基板ウェーハを用いて弾性表面波デバイスを作製する際、ウェーハプロセスやデバイスプロセスの熱処理を経るうちに、ＬＴ層（またはＬＮ層）の抵抗率が上がり、焦電性が高まってしまうことがある。焦電性が高まったウェーハは、急激な温度差を与えると、ＬＴ層（またはＬＮ層）が分極・帯電しやすいという問題がある。また、プロセス中の温度変化によって電荷が複合基板表面に蓄積し、スパークが発生すると、基板表面に形成されたパターンが破壊され、デバイス製造プロセスでの歩留まりが低下するという問題もある。
スマートフォンのＲＦフロントエンドに用いられるＳＡＷ　Ｄｕｐｌｅｘｅｒの温度補償技術，電波新聞ハイテクノロジー２０１２年１１月８日 Kobayashi、"A Study on Temperature-Compensated Hybrid Substrates for Surface Acoustic Wave Filters"，2010 IEEE International Ultrasonics Symposium Proceedings， 2010年10月，pp.637-640 Yan、"Formation mechanism of black LiTaO3 single crystals through chemical reduction," Journal of Applied Crystallography (2011) 44 (1)，2011年2月，pp. 158-162
　上記の課題に鑑み、本発明は、熱処理プロセスによる焦電性上昇を抑制した複合基板を提供することを目的とする。
　複合基板のＬＴ層（またはＬＮ層）と支持基板との間に、酸素の拡散を防止する拡散防止層を設けることにより、焦電性上昇を抑制する。発明者は、熱処理によって介在層または支持基板に含まれていた酸素がＬＴ層（またはＬＮ層）に拡散することにより、ＬＴ層（またはＬＮ層）の抵抗率が上がり、焦電性が高くなることを突き止めた。本発明は、複合基板のＬＴ層（またはＬＮ層）と介在層との間に拡散防止層を設けることにより、もしくは介在層を拡散防止効果のある材料で形成することにより、ＬＴ層（またはＬＮ層）への過剰な酸素拡散を防止する。これにより、複合基板のＬＴ層（またはＬＮ層）の焦電性上昇を抑制することができる。
　本発明の一実施形態に係る複合基板は、圧電材料の単結晶薄膜である酸化物単結晶薄膜と、支持基板と、酸化物単結晶薄膜と支持基板の間に設けられ、酸素の拡散を防止する拡散防止層とを備える。
　本発明では、支持基板が酸素を含有するとよい。また、本発明では、支持基板と拡散防止層との間に酸素を含有する介在層を備えるとよい。介在層は、二酸化ケイ素、二酸化チタン、五酸化タンタル、五酸化ニオブ、二酸化ジルコニウムの何れかを有するとよい。
　本発明では、拡散防止層は、酸窒化ケイ素、窒化ケイ素、酸化ケイ素、酸化マグネシウム、スピネル、窒化チタン、タンタル、窒化タンタル、窒化タングステン、酸化アルミニウム、炭化ケイ素、窒化タングステンホウ素、窒化チタンケイ素、窒化タングステンケイ素のいずれかを有するとよい。
　本発明では、圧電材料が、タンタル酸リチウムもしくはニオブ酸リチウムであるとよい。
　本発明では、支持基板が、シリコンウェーハ、サファイアウェーハ、アルミナウェーハ、ガラスウェーハ、炭化ケイ素ウェーハ、窒化アルミニウムウェーハ、窒化ケイ素ウェーハの何れかとするとよい。
　また、本発明の一実施形態に係る複合基板の製造方法は、圧電材料の基板の一面に拡散防止層を成膜する工程と、拡散防止層の上に支持基板を貼り合せる工程と、圧電材料の基板の他方の面を研削研磨して薄化する工程とを備えることを特徴とする。
　本発明では、拡散防止層をＰＶＤ法またはＣＶＤ法で成膜するとよい。
　本発明では、貼り合せる工程よりも前に、拡散防止層の貼り合せ面および／または支持基板の貼り合せ面に介在層を成膜する工程をさらに備え、貼り合せる工程において、介在層が成膜された貼り合わせ面を貼り合わせるとよい。
　本発明では、拡散防止層の貼り合せ面および／または支持基板の貼り合せ面に表面活性化処理を施した後に両者を貼り合せるとよい。表面活性化処理は、プラズマ活性化法、イオンビーム活性化法、オゾン水活性化法の何れかを含むとよい。
本発明の複合基板の断面構造の第１態様を示す断面図である。 本発明の複合基板の断面構造の第２態様を示す断面図である。 本発明の複合基板の製造方法の手順を示す図である。
　本発明の複合基板の断面構造の第１態様を図１に示す（複合基板１）。
図１に示した複合基板１は、支持基板１０上に酸化物単結晶薄膜１１を備えており、酸化物単結晶薄膜１１は介在層１２を介して支持基板１０と貼り合されている。そして、酸化物単結晶薄膜１１と介在層１２との間に、酸素の拡散を防止する拡散防止層１３が設けられている。
　酸化物単結晶薄膜１１は、ＬＴやＬＮなどの圧電材料で形成された単結晶の薄膜である。酸化物単結晶薄膜１１は、還元性雰囲気処理などにより導電性が高められている。これらの圧電材料としては、バルク導電率で１×１０－１１／Ωｃｍ以上のものが好適に用いられる（一般的な導電率の低い材料の場合は、導電率は２×１０－１５／Ωｃｍ以下である）。
　支持基板１０としては、シリコンウェーハ、サファイアウェーハ、アルミナウェーハ、ガラスウェーハ、炭化ケイ素ウェーハ、窒化アルミニウムウェーハ、窒化ケイ素ウェーハなどを用いることができる。
　介在層１２は、酸化物単結晶薄膜１１と支持基板１０とを貼り合わせる際に、両者の間に設けられる層である。介在層１２の素材としては、酸化シリコン（例えば二酸化ケイ素）、酸化チタン（例えば二酸化チタン）、酸化タンタル（例えば五酸化タンタル）、酸化ニオブ（例えば五酸化ニオブ）、酸化ジルコニウム（例えば二酸化ジルコニウム）を用いることができる。介在層１２は、物理気相成長法（Physical vapor deposition: ＰＶＤ）や化学気相成長法（Chemical vapor deposition: ＣＶＤ）など一般的な方法を用いて形成することができる。また、これらは必ずしもそれぞれＳｉＯ２、ＴｉＯ２、Ｔａ２Ｏ５、Ｎｂ２Ｏ５、ＺｒＯ２などの量論組成でなくても構わない。
　拡散防止層１３には酸窒化ケイ素（ＳｉＯＮ）や窒化ケイ素（ＳｉＮ）を用いるとよい。これらの材料は酸素の拡散を防止する効果が高いことに加え、ＰＶＤやＣＶＤなどの一般的な方法で形成可能である。他の材料としては、酸化ケイ素（ＳｉＯ）、酸化マグネシウム（ＭｇＯ）、スピネル（ＭｇＡｌ２Ｏ４）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、タングステンチタン（ＷＴｉ）、窒化タングステン（ＷＮ）、窒化タングステンホウ素（ＷＢＮ）、窒化チタンケイ素（ＴｉＳｉＮ）、窒化タングステンケイ素（ＷＳｉＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、炭化ケイ素（ＳｉＣ）などが挙げられる。これらはＰＶＤ法を用いて形成可能であり、スパッタのターゲット材料によっては量論組成でない場合もあり得る。
　本発明の複合基板の断面構造の第２態様を図２に示す（複合基板２）。図２に示した複合基板２は支持基板２０上に酸化物単結晶薄膜２１を備えており、酸化物単結晶薄膜２１は拡散防止層２３を介して支持基板２０と貼り合されている。ここで拡散防止層２３は、酸素の拡散を防止する機能に加え、介在層としての機能も持つ。
　図３は、第１態様の複合基板１の製造方法の手順を示している。当該製造方法では、はじめに圧電単結晶基板である酸化物単結晶ウェーハ１１Ａを用意し（図３（ａ））、その一面に拡散防止層１３を形成する（図３（ｂ））。次いで、この拡散防止層１３の上に介在層１２を形成し（図３（ｃ））、この介在層１２の表面を研磨する（図３（ｄ））。そして、介在層１２の研磨された面と支持基板１０とを貼り合せる（図３（ｅ））。その後、酸化物単結晶ウェーハ１１Ａにおける他方の面（すなわち、拡散防止層１３を形成した面とは反対の面）を研削研磨して所望の厚みに薄化することで酸化物単結晶薄膜１１とする（図３（ｆ））。
　このとき、貼り合せる面には、事前に表面活性化を施してもよい。こうすることで接合強度を高めることができる。表面活性化処理の方法は、プラズマ活性化法、イオンビーム活性化法、オゾン水活性化法を用いることができる。
　プラズマ活性化法は、ウェーハを載置した反応容器内にプラズマ用ガスを導入し、０．０１～０．１Ｐａ程度の減圧下で１００Ｗ程度の高周波プラズマを形成して、ウェーハの貼り合せ表面をこれに５～５０秒程度晒す。プラズマ用ガスとしては、酸素、水素、窒素、アルゴンまたはこれらの混合ガスを用いることができる。
　イオンビーム活性化法は、反応容器内を１×１０－５Ｐａ以下の高真空にし、アルゴンなどのイオンビームをウェーハの貼り合せ面に当てて走査する。
　オゾン水活性化法は、純水中にオゾンガスを導入してオゾン水とし、このオゾン水中にウェーハを浸漬させることで、活性なオゾンで貼り合せ表面を活性化することができる。
［実施例１］
　直径１５０ｍｍのＬＴウェーハの一面にＰＶＤ法でＳｉＮを約２５ｎｍ成膜して拡散防止層とした。次いでこの拡散防止層の上にＣＶＤでシリコン酸化膜を約３μｍ成膜した。このシリコン酸化膜を研磨し、これを介在層として、抵抗率２０００Ωｃｍのｐ型シリコンウェーハと貼り合せた。用いたＬＴウェーハは導電性の高いもので、導電率はバルク導電率で約４×１０－１１／Ωｃｍである。貼り合せ後に窒素雰囲気中で１００℃、４８時間の熱処理を施した。そしてＬＴ層を研削研磨して薄化して厚みを２０μｍとした。その後、貼り合せ強度を更に増すために窒素雰囲気中で２５０℃、２４時間の熱処理を行った。
　上記のようにして製造した貼り合せ基板について、表面電位によって焦電性を評価した。貼り合せ基板を２５０℃のホットプレートに２０秒置き、その後表面電位を計測したところ、３１Ｖであった。表面電位が高いほど焦電性が高い事を示し、表面電位が５０Ｖ以下であれば十分焦電性が抑えられていると考えられる。
［比較例１］
　直径１５０ｍｍのＬＴウェーハの一面にＣＶＤでシリコン酸化膜を３μｍ程度成膜した。このシリコン酸化膜を研磨し、これを介在層として、抵抗率２０００Ωｃｍのｐ型シリコンウェーハと貼り合せた。用いたＬＴウェーハの導電率は約４×１０－１１／Ωｃｍである。貼り合せ後に窒素雰囲気中で１００℃、４８時間の熱処理を施した。そしてＬＴ層を研削研磨して薄化して厚みを２０μｍとした。その後、貼り合せ強度を更に増すために窒素雰囲気中で２５０℃、２４時間の熱処理を行った。
　上記のようにして製造した貼り合せ基板について、表面電位によって焦電性を評価した。貼り合せ基板を２５０℃のホットプレートに２０秒置き、その後表面電位を計測したところ、２２５０Ｖであった。
［実施例２］
　直径１５０ｍｍのＬＴウェーハの一面にＰＶＤ法でＳｉＮを約２５ｎｍ成膜して拡散防止層とした。次いでこの拡散防止層の上にＣＶＤでシリコン酸化膜を約３μｍ成膜した。このシリコン酸化膜を研磨し、これを介在層として、抵抗率２０００Ωｃｍのｐ型シリコンウェーハと貼り合せた。貼り合わせに先立ち、プラズマ活性化法によって貼り合わせ面を表面活性化した。用いたＬＴウェーハは導電性の高いもので、導電率はバルク導電率で約４×１０－１１／Ωｃｍである。貼り合せ後に窒素雰囲気中で１００℃、４８時間の熱処理を施した。そしてＬＴ層を研削研磨して薄化して厚みを２０μｍとした。その後、貼り合せ強度を更に増すために窒素雰囲気中で２５０℃、２４時間の熱処理を行った。
　上記のようにして製造した貼り合せ基板について、表面電位によって焦電性を評価した。貼り合せ基板を２５０℃のホットプレートに２０秒置き、その後表面電位を計測したところ、３２Ｖであった。よって、プラズマ活性化法によって表面活性化をする貼り合せ法を用いても実施例１と同様の焦電性を抑制する効果が得られることが確認された。
［実施例３、４］
　直径１５０ｍｍのＬＴウェーハの一面にＰＶＤ法でＳｉＮ拡散防止膜を約２５ｎｍ成膜して拡散防止層とした。次いでこの拡散防止層の上にＣＶＤでシリコン酸化膜を約３μｍ成膜した。このシリコン酸化膜を研磨し、これを介在層として、抵抗率２０００Ωｃｍのｐ型シリコンウェーハと表面活性化の後に貼り合せた。貼り合わせに先立ち、各種活性化法（イオンビーム活性化法、オゾン水活性化法）によって貼り合わせ面を表面活性化した。用いたＬＴウェーハは導電性の高いもので、導電率はバルク導電率で約４×１０－１１／Ωｃｍである。貼り合せ後に窒素雰囲気中で１００℃、４８時間の熱処理を施した。そしてＬＴ層を研削研磨して薄化して厚みを２０μｍとした。その後、貼り合せ強度を更に増すために窒素雰囲気中で２５０℃、２４時間の熱処理を行った。
　上記のようにして製造した各貼り合せ基板について、表面電位によって焦電性を評価した。貼り合せ基板を２５０℃のホットプレートに２０秒置き、その後表面電位を計測したところ、それぞれ３１Ｖ、２９Ｖであった。よって、表面活性化法の種類によらず焦電性を抑制する効果が得られることが確認された。
［実施例５～１８］
　直径１５０ｍｍのＬＴウェーハの一面にＰＶＤ法で、表１中に示す各種材料を約２５ｎｍ成膜して拡散防止層とした。次いでこの拡散防止層の上にＣＶＤでシリコン酸化膜を約３μｍ成膜した。このシリコン酸化膜を研磨し、これを介在層として、抵抗率２０００－１００００Ωｃｍのｐ型シリコンウェーハと貼り合せた。用いたＬＴウェーハは導電性の高いもので、導電率はバルク導電率で約４×１０－１１／Ωｃｍである。貼り合せ後に窒素雰囲気中で１００℃、４８時間の熱処理を施した。そしてＬＴ層を研削研磨して薄化して厚みを２０μｍとした。その後、貼り合せ強度を更に増すために窒素雰囲気中で２５０℃、２４時間の熱処理を行った。
　上記のようにして製造した各貼り合せ基板について、表面電位によって焦電性を評価した。貼り合せ基板を２５０℃のホットプレートに２０秒置き、その後表面電位を計測した結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
［実施例１９～２１］
　直径１５０ｍｍのＬＴウェーハの一面にＰＶＤまたはＣＶＤでＳｉＮ膜を約２５ｎｍ程度成膜して拡散防止層とした。次いでこの拡散防止層の上にＰＶＤまたはＣＶＤでシリコン酸化膜を約３μｍ成膜した。このシリコン酸化膜を研磨し、これを介在層として、抵抗率２０００－１００００Ωｃｍのｐ型シリコンウェーハと貼り合せた。なお、各実施例における拡散防止層及びシリコン酸化膜（介在層）の成膜方法は表２に示されたとおりである。用いたＬＴウェーハは導電性の高いもので、導電率はバルク導電率で約４×１０－１１／Ωｃｍである。貼り合せ後に窒素雰囲気中で１００℃、４８時間の熱処理を施した。そしてＬＴ層を研削研磨して薄化して厚みを２０μｍとした。その後、貼り合せ強度を更に増すために窒素雰囲気中で２５０℃、２４時間の熱処理を行った。
　上記のようにして製造した各貼り合せ基板について、表面電位によって焦電性を評価した。貼り合せ基板を２５０℃のホットプレートに２０秒置き、その後表面電位を計測した結果を表２に示す。表２からわかるように、成膜方法にかかわらず焦電性を抑制する効果が得られることが確認された。
Figure JPOXMLDOC01-appb-T000002
［実施例２２～３６］
　直径１５０ｍｍのＬＴウェーハの一面にＰＶＤ法で表３中に示す各種材料を約３μｍ成膜して拡散防止層とした。この拡散防止層を研磨し、抵抗率２０００－１００００Ωｃｍのｐ型シリコンウェーハと貼り合せた。用いたＬＴウェーハは導電性の高いもので、導電率はバルク導電率で約４×１０－１１／Ωｃｍである。貼り合せ後に窒素雰囲気中で１００℃、４８時間の熱処理を施した。そしてＬＴ層を研削研磨して薄化して厚みを２０μｍとした。その後、貼り合せ強度を更に増すために窒素雰囲気中で２５０℃、２４時間の熱処理を行った。
　上記のようにして製造した各貼り合せ基板について、表面電位によって焦電性を評価した。貼り合せ基板を２５０℃のホットプレートに２０秒置き、その後表面電位を計測した結果を表３に示す。表３からわかるように、よって拡散防止膜そのものを介在層としても、介在層を別途設ける場合と同様に焦電性を抑制する効果が得られることが確認された。
Figure JPOXMLDOC01-appb-T000003
［実施例３７～４３］
　直径１５０ｍｍのＬＴウェーハの一面にＰＶＤ法でＳｉＮを約２５ｎｍ成膜して拡散防止層とした。次いでこの拡散防止層の上にＣＶＤでシリコン酸化膜を約３μｍ成膜した。このシリコン酸化膜を研磨し、これを介在層として、熱酸化膜を成長したシリコンウェーハ、サファイアウェーハ、アルミナウェーハ、ガラスウェーハ、ＳｉＣウェーハ、ＡｌＮウェーハ、ＳｉＮウェーハとそれぞれ貼り合せた。貼り合わせに先立ち、プラズマ活性化法によって貼り合わせ面を表面活性化した。用いたＬＴウェーハは導電性の高いもので、導電率はバルク導電率で約４×１０－１１／Ωｃｍである。貼り合せ後に窒素雰囲気中で９０℃、４８時間の熱処理を施した。そしてＬＴ層を研削研磨して薄化して厚みを２０μｍとした。その後、貼り合せ強度を更に増すために窒素雰囲気中で２５０℃、２４時間の熱処理を行った。
　上記のようにして製造した各貼り合せ基板について、表面電位によって焦電性を評価した。貼り合せ基板を２５０℃のホットプレートに２０秒置き、その後表面電位を計測した結果を表４に示す。表４からわかるように、支持基板の材質を変えても焦電性を抑制する効果が認められた。
Figure JPOXMLDOC01-appb-T000004
［実施例４４］
　直径１００ｍｍのニオブ酸リチウム（ＬＮ）ウェーハを用い、実施例１から４３に相当する実験を行った。結果は直径１５０ｍｍのＬＴウェーハを用いたときと同等の結果となり、酸化物単結晶材料にＬＮを用いても本方法の効果が得られることを確認した。
　以上で説明したように、複合基板のＬＴ層（またはＬＮ層）と介在層との間に拡散防止層を設けることにより、もしくは介在層を拡散防止効果のある材料で形成することによりＬＴ層（またはＬＮ層）への過剰な酸素拡散を防止し、複合基板のＬＴ層（またはＬＮ層）の焦電性上昇を抑制することができる。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１、２　複合基板（貼り合わせ基板）
１０、２０　支持基板
１１、２１　酸化物単結晶薄膜
１１Ａ　酸化物単結晶ウェーハ
１２　介在層
１３、２３　　拡散防止層

 

Claims (12)

  1. 　圧電材料の単結晶薄膜である酸化物単結晶薄膜と、
    　支持基板と、
    　前記酸化物単結晶薄膜と前記支持基板の間に設けられ、酸素の拡散を防止する拡散防止層と
    を備える複合基板。
  2. 　前記支持基板が酸素を含有することを特徴とする請求項１に記載の複合基板。
  3. 　前記支持基板と前記拡散防止層との間に酸素を含有する介在層を備えることを特徴とする請求項１または２に記載の複合基板。
  4. 　前記介在層が、二酸化ケイ素、二酸化チタン、五酸化タンタル、五酸化ニオブ、二酸化ジルコニウムの何れかを有することを特徴とする請求項３に記載の複合基板。
  5. 　前記拡散防止層が、酸窒化ケイ素、窒化ケイ素、酸化ケイ素、酸化マグネシウム、スピネル、窒化チタン、タンタル、窒化タンタル、タングステンチタン、窒化タングステン、酸化アルミニウム、炭化ケイ素、窒化タングステンホウ素、窒化チタンケイ素、窒化タングステンケイ素のいずれかを有することを特徴とする請求項１～４のいずれか１項に記載の複合基板。
  6. 　前記圧電材料が、タンタル酸リチウムもしくはニオブ酸リチウムであることを特徴とする請求項１～５のいずれか１項に記載の複合基板。
  7. 　前記支持基板が、シリコンウェーハ、サファイアウェーハ、アルミナウェーハ、ガラスウェーハ、炭化ケイ素ウェーハ、窒化アルミニウムウェーハ、窒化ケイ素ウェーハの何れかであることを特徴とする請求項１～６のいずれか１項に記載の複合基板。
  8. 　圧電材料の基板の一面に拡散防止層を成膜する工程と、
    　前記拡散防止層の上に支持基板を貼り合せる工程と、
    　前記圧電材料の基板の他方の面を研削研磨して薄化する工程と
    を備えることを特徴とする複合基板の製造方法。
  9. 　前記拡散防止層をＰＶＤ法またはＣＶＤ法で成膜することを特徴とする請求項８記載の複合基板の製造方法。
  10. 　前記貼り合せる工程よりも前に、前記拡散防止層の貼り合せ面および／または前記支持基板の貼り合せ面に介在層を成膜する工程をさらに備え、
    　前記貼り合せる工程において、前記介在層が成膜された貼り合わせ面を貼り合わせることを特徴とする請求項８または９記載の複合基板の製造方法。
  11. 　前記拡散防止層の貼り合せ面および／または前記支持基板の貼り合せ面に表面活性化処理を施した後に両者を貼り合せることを特徴とする請求項８～１０のいずれか１項に記載の複合基板の製造方法。
  12. 　前記表面活性化処理が、プラズマ活性化法、イオンビーム活性化法、オゾン水活性化法の何れかを含むことを特徴とする請求項１１に記載の複合基板の製造方法。

     
PCT/JP2019/030137 2018-08-30 2019-08-01 複合基板および複合基板の製造方法 WO2020044925A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020217004385A KR20210048492A (ko) 2018-08-30 2019-08-01 복합 기판 및 복합 기판의 제조 방법
CN201980055265.2A CN112602267A (zh) 2018-08-30 2019-08-01 复合基板和复合基板的制造方法
EP19855203.6A EP3846343A4 (en) 2018-08-30 2019-08-01 COMPOSITE SUBSTRATE AND METHOD FOR MAKING A COMPOSITE SUBSTRATE
US17/269,132 US20210328571A1 (en) 2018-08-30 2019-08-01 Composite substrate and method of manufacturing composite substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018161627A JP2020036212A (ja) 2018-08-30 2018-08-30 複合基板および複合基板の製造方法
JP2018-161627 2018-08-30

Publications (1)

Publication Number Publication Date
WO2020044925A1 true WO2020044925A1 (ja) 2020-03-05

Family

ID=69643550

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/030137 WO2020044925A1 (ja) 2018-08-30 2019-08-01 複合基板および複合基板の製造方法

Country Status (7)

Country Link
US (1) US20210328571A1 (ja)
EP (1) EP3846343A4 (ja)
JP (1) JP2020036212A (ja)
KR (1) KR20210048492A (ja)
CN (1) CN112602267A (ja)
TW (1) TW202032824A (ja)
WO (1) WO2020044925A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7274442B2 (ja) * 2020-04-02 2023-05-16 信越化学工業株式会社 複合基板およびその製造方法
JP2021180465A (ja) * 2020-05-15 2021-11-18 信越化学工業株式会社 表面弾性波デバイス用複合基板及びその製造方法
FR3136327A1 (fr) * 2022-06-02 2023-12-08 Soitec Dispositif a ondes elastiques de surface
FR3141592A1 (fr) * 2022-10-26 2024-05-03 Soitec Substrat piézoélectrique sur isolant (POI) et procédé de fabrication d’un substrat piézoélectrique sur isolant (POI)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004343359A (ja) * 2003-05-14 2004-12-02 Fujitsu Media Device Kk 弾性表面波素子の製造方法
WO2018016169A1 (ja) * 2016-07-20 2018-01-25 信越化学工業株式会社 弾性表面波デバイス用複合基板の製造方法
WO2018135163A1 (ja) * 2017-01-18 2018-07-26 信越化学工業株式会社 複合基板および複合基板の製造方法
WO2018151147A1 (ja) * 2017-02-14 2018-08-23 京セラ株式会社 弾性波素子

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2688206B1 (en) * 2011-03-14 2021-08-18 Murata Manufacturing Co., Ltd. Piezoelectric device, and method for manufacturing piezoelectric device
WO2018088093A1 (ja) * 2016-11-11 2018-05-17 信越化学工業株式会社 複合基板、表面弾性波デバイスおよび複合基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004343359A (ja) * 2003-05-14 2004-12-02 Fujitsu Media Device Kk 弾性表面波素子の製造方法
WO2018016169A1 (ja) * 2016-07-20 2018-01-25 信越化学工業株式会社 弾性表面波デバイス用複合基板の製造方法
WO2018135163A1 (ja) * 2017-01-18 2018-07-26 信越化学工業株式会社 複合基板および複合基板の製造方法
WO2018151147A1 (ja) * 2017-02-14 2018-08-23 京セラ株式会社 弾性波素子

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
"Temperature Compensation Technology for SAW-Duplexer Used in RF Front End of Smartphone", DEMPA SHIMBUN HIGH TECHNOLOGY, 8 November 2012 (2012-11-08)
KOBAYASHI: "A study on Temperature-Compensated Hybrid Substrates for Surface Acoustic Wave Filters", 2010 IEEE INTERNATIONAL ULTRASONIC SYMPOSIUM PROCEEDINGS, October 2010 (2010-10-01), pages 637 - 640, XP031952742, DOI: 10.1109/ULTSYM.2010.5935606
See also references of EP3846343A4
YAN: "Formation mechanism of black LiTa0 single crystals through chemical reduction", JOURNAL OF APPLIED CRYSTALLOGRAPHY (2011, vol. 44, no. 1, February 2011 (2011-02-01), pages 158 - 162

Also Published As

Publication number Publication date
CN112602267A (zh) 2021-04-02
JP2020036212A (ja) 2020-03-05
TW202032824A (zh) 2020-09-01
EP3846343A4 (en) 2022-05-25
EP3846343A1 (en) 2021-07-07
US20210328571A1 (en) 2021-10-21
KR20210048492A (ko) 2021-05-03

Similar Documents

Publication Publication Date Title
WO2020044925A1 (ja) 複合基板および複合基板の製造方法
TWI776822B (zh) 複合基板、表面彈性波裝置及複合基板之製造方法
CN109417367B (zh) 声表面波器件用复合基板的制造方法
TWI660580B (zh) Joining method
CN108886347B (zh) 接合方法
US20200313640A1 (en) Assembly of piezoelectric material substrate and support substrate, and method for manufacturing said assembly
JP2018207355A (ja) 圧電性材料基板の接合体、接合方法および弾性波素子
TW201924214A (zh) 彈性波元件及其製造方法
WO2024055980A1 (zh) 声表面波谐振装置及其形成方法
CN112913139A (zh) 压电性材料基板与支撑基板的接合体、其制造方法以及弹性波元件
TW202015334A (zh) 接合體及彈性波元件
US11658635B2 (en) Joined body of piezoelectric material substrate and support substrate, and acoustic wave element
EP3629389A1 (en) A composite substrate for a surface acoustic wave device and manufacturing method thereof
JP7262421B2 (ja) 圧電体複合基板およびその製造方法
US11700771B2 (en) Assembly of piezoelectric material substrate and support substrate, and method for manufacturing said assembly
JP6716838B2 (ja) 基板を製造するための方法
JP7515657B2 (ja) 複合基板およびその製造方法
WO2020250491A1 (ja) 複合基板、弾性波素子および複合基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19855203

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019855203

Country of ref document: EP

Effective date: 20210330