JP6770089B2 - 複合基板、表面弾性波デバイスおよび複合基板の製造方法 - Google Patents

複合基板、表面弾性波デバイスおよび複合基板の製造方法 Download PDF

Info

Publication number
JP6770089B2
JP6770089B2 JP2018550076A JP2018550076A JP6770089B2 JP 6770089 B2 JP6770089 B2 JP 6770089B2 JP 2018550076 A JP2018550076 A JP 2018550076A JP 2018550076 A JP2018550076 A JP 2018550076A JP 6770089 B2 JP6770089 B2 JP 6770089B2
Authority
JP
Japan
Prior art keywords
layer
composite substrate
intervening layer
substrate
substrate according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018550076A
Other languages
English (en)
Other versions
JPWO2018088093A1 (ja
Inventor
昌次 秋山
昌次 秋山
丹野　雅行
雅行 丹野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Publication of JPWO2018088093A1 publication Critical patent/JPWO2018088093A1/ja
Application granted granted Critical
Publication of JP6770089B2 publication Critical patent/JP6770089B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/708—Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H03H3/10—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves for obtaining desired frequency or temperature coefficient
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/113—Silicon oxides; Hydrates thereof
    • C01B33/12—Silica; Hydrates thereof, e.g. lepidoic silicic acid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02559—Characteristics of substrate, e.g. cutting angles of lithium niobate or lithium-tantalate substrates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02826—Means for compensation or elimination of undesirable effects of adherence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02834—Means for compensation or elimination of undesirable effects of temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02897—Means for compensation or elimination of undesirable effects of strain or mechanical damage, e.g. strain due to bending influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02984—Protection measures against damaging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/085—Shaping or machining of piezoelectric or electrostrictive bodies by machining
    • H10N30/086—Shaping or machining of piezoelectric or electrostrictive bodies by machining by polishing or grinding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02866—Means for compensation or elimination of undesirable effects of bulk wave excitation and reflections

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Silicon Compounds (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、複合基板、表面弾性波デバイスおよび複合基板の製造方法に関する。
近年スマートフォンに代表される移動体通信の市場において、通信量が急激に増大している。この問題に対応するために必要なバンド数を増やす中、必然的に各種部品の小型化、高性能化が必須となってきている。一般的な圧電材料であるタンタル酸リチウム（Lithium Tantalate: LTと略称されることもあり）やニオブ酸リチウム（Lithium Niobate: LNと略称されることもあり）は、表面弾性波(SAW)デバイスの材料として広く用いられているが、これらの材料は大きな電気機械結合係数を有し、広帯域化が可能である反面、温度安定性が低く温度変化により、対応できる周波数がシフトしてしまうという問題点を有する。これはタンタル酸リチウムやニオブ酸リチウムが非常に高い熱膨張係数を有する事に起因する。
この問題を低減するために、タンタル酸リチウム(LT)やニオブ酸リチウム(LN)などの圧電単結晶に、サファイア、シリコン(Si)等の膨張係数の小さい材料を貼り合せ、圧電単結晶側を研削等で数μm〜数十μmに薄化する手法が提案されている。図１は、各種材料の熱膨張係数を対比して示すグラフである。膨張係数の小さい材料を貼り合わせることで圧電単結晶の熱膨張を抑え、温度特性が改善される（例えば非特許文献１を参照）。
しかし、この方法では、薄い圧電単結晶膜を支持基板に積層することで反共振周波数帯にスプリアスもしくはリップルと呼ばれるノイズが発生するという問題がある。このノイズは圧電単結晶膜と支持基板の界面からの反射に起因して発生する。例として、シリコン基板上に20μｍ厚のLT膜を積層した複合基板から作製した共振器における反射係数（Ｓ１１）のスペクトラムの実例を図２に示す。図２において、スペクトラムの山と谷の差をスプリアス強度(amplitude)と定義している。
この問題を解決するために幾つかの方法が提案されている。例えば、非特許文献２には、LTの貼り合せ面を1000番の研削石で荒らして算術平均粗さ（Ra）で300nmの粗さを得てから支持基板と接着剤を介して貼り合せる方法が開示されている。しかし、この方法では有機物接着剤を用いて貼り合わせを行っており、信頼性の観点から課題があった。具体的には、貼り合わせ後に基板表面にパターニングを行い、ダイシングを行い、チップをデバイスに実装するという複数の工程が予定されるが、その過程で250〜400℃に加熱する処理が繰り返される。その結果、接着剤を構成する有機物が変質し、貼り合わせ基板の圧電結晶膜が剥がれたり、割れが生じたりするといった問題が生じる。
そこで、無機材料からなる介在層を凹凸構造が形成された圧電単結晶基板に成膜し、この介在層を挟むようにして支持基板を接合する方法がある。介在層として用いる無機材料としてはSiOx（1.5≦x≦2.5）、Al2O3、AlN、SiN、SiON、Ta2O5などが例示される。この介在層を形成する方法の例としては、CVD法（chemical vapor deposition；化学気相成長法）やスパッタなどに代表されるPVD法（Physical vapor deposition；物理気相成長法）などが代表的である。もしくは、有機ケイ素化合物の溶液をウェーハ上に塗布し、熱処理で硬化させてSiO2膜を形成する方法を採用することもできる。これらの方法で無機材料膜を堆積した後はある程度の高温で熱処理を行い、膜内部より発生するガス（アウトガス）を枯らす必要がある。この処理を行わないと、貼り合せ後の後工程における加熱処理の繰り返しにおいて貼り合わせ界面近傍の堆積膜で発生したガス成分が貼り合せ界面に到達し、貼り合せ界面から剥離現象を引き起こす可能性があるためである。
しかし、LT、LNなどの圧電単結晶にはキュリー温度と呼ばれる分極が破壊される上限の温度があり、分極状態を保つためにはこれ以上の温度を掛けられない。特にLTは600℃近辺にあり、この温度以下で処理を行ってもアウトガスを完全になくす事が極めて難しく、剥離に関して長期信頼性を確保する事が困難となっている。
また、介在層に用いる無機材料SiO2とLT、LNなどの圧電結晶は熱膨張係数に大きな差があることが高温を掛けられないもう一つの理由である。LTやLNの熱膨張係数は16ppm程度、SiO2の熱膨張係数は0.5ppm程度であり、この差により高温処理を経るとクラックが発生し、以降の処理を行う事が出来なくなってしまう。
発明者等の知見ではLT単結晶基板に介在層としてSiO2、Al2O3、AlN、Si3N4、SiON、Ta2O5をそれぞれ2μm程度堆積し、熱処理を加えると、介在層の材質や堆積方法には大きく依存せず、500〜600℃程度でクラックが発生する。例として、介在層を模擬した無機材料層を三つの異なる方法で作成した試料について、アウトガスを分析した結果を図３に示す。一つ目はLT単結晶基板にCVD法によってSiO2を5μm堆積することにより形成し、室温から1000℃まで加熱処理を施した際のTDS(Thermal desorption spectrometry)分析結果である。この結果より、アウトガスのピークは500℃近辺にあるが、その後、1000℃に至るまで、ガスが発生し続けている事が分かる。二つ目は、メチルトリメトキシシラン（溶媒 プロピレングリコールモノエチルエーテル）をスピンコートすることによりSiO2を5μm堆積することにより形成し、同様の加熱処理を施した際のTDS分析結果である。ここでも500℃付近にアウトガスのピークがある上、600℃以上でも脱ガスを続けて1000℃でもガスが発生し続けている。三つ目は、PVD法でSiO2を5μm堆積することにより形成して同様の加熱処理を施した際のTDS分析結果である。これも500℃付近にアウトガスのピークがあり、600℃以上でも1000℃に至るまで脱ガスを続ける。このように、これら方法で体積した介在層では脱ガスに1000℃もしくはそれ以上の高温の処理が必要である事が分かる。
電波新聞ハイテクノロジー2012年11月8日 「スマートフォンのRFフロントエンドに用いられるSAW-Duplexerの温度補償技術」 2010 IEEE International Ultrasonic Symposium(IUS2010), 2010 Vol.V1, p.637-640 "A study on Temperature-Compensated Hybrid Substrates for Surface Acoustic Wave Filters"
本発明は、上記事情に鑑みなされたもので、貼り合わせ後の工程で加熱冷却を繰り返しても剥離が生じにくい、圧電単結晶層と支持基板とを無機材料を介在層として貼り合わせた複合基板を提供することを目的とする。
（１）本発明の複合基板は、圧電単結晶基板と、支持基板と、前記圧電単結晶基板と前記支持基板との間に設けられた介在層とを有し、前記介在層は、無機材料からなる膜であり、少なくともその一部が熱合成シリカであることを特徴とする。
本発明者が鋭意研究した結果、熱酸化シリカあるいは合成シリカ焼結体などの熱合成シリカにはある程度のガスを吸収できる性質をもつことを見出した。上記の構成のように介在層の少なくとも一部を熱合成シリカとすることにより、介在層の残りの部分が脱ガス不十分な無機材料であっても、後工程の加熱冷却において発生する可能性のあるアウトガスを熱合成シリカが吸収するので、剥離が生じにくくすることができる。
（２）本発明では、前記介在層は複合基板の接合面に沿って少なくとも２層に分かれもよく、この場合、前記支持基板に接する第１介在層が熱合成シリカを含有する層とするとよい。
支持基板側にはキュリー温度などの加熱温度の制約が少ないため、介在層における支持基板に接する層には、熱合成シリカを堆積することにより形成することができる。一方、圧電単結晶基板側の介在層は、キュリー温度以下の低温で堆積することにより形成できる無機材料とする。後工程の加熱冷却の繰り返しにおいて、圧電基板側の介在層から放出される可能性のあるアウトガスを支持基板側の熱合成シリカが吸収するため、剥離が生じにくい。
（３）本発明では、支持基板の材質はシリコン基板であってもよく、この場合、前記熱合成シリカが前記シリコン基板の熱酸化により合成されるようにするとよい。このようにすれば、シリコン基板の表面に熱酸化層を形成して介在層の一部として用いることができる。また、熱合成シリカを容易に形成することができる。
（４）あるいは、熱合成シリカは合成シリカの焼結体であってもよい。このようにすれば、支持基板の材質として、シリコンだけでなく、サファイア、窒化ケイ素、窒化アルミ、炭化ケイ素、石英ガラスなどの耐熱性基板も用いることができる。支持基板に任意の手法で堆積させたシリカを支持基板とともに加熱して支持基板表面に焼結体シリカを形成し、介在層の一部として用いることができる。シリカの体積方法としては、化学気相成長法（CVD）、物理気相成長法（PVD）、有機ケイ素化合物溶液の塗布・焼成などとするとよい。例えばPVD法で作製したシリカの場合、成膜直後の膜質は密で無いため、1000℃前後の加熱処理によって焼結を行うとよい。
（５）本発明では、支持基板に接する第１介在層よりも前記圧電単結晶基板側に設けられる第２介在層の材質は、SiOx、Al2O3、AlN、SiN、SiON、Ta2O5のうち少なくとも一つを含有するとよい。上記の物質はCVD法、PVD法などによって500℃以下の比較的低温で堆積、処理することができる点で好ましい。
（６）本発明では、前記第２介在層は、材質の異なる少なくとも２つの層を有するとよい。また、当該少なくとも２つの層は、熱膨張係数の異なる材質の層とするとよい。このようにすれば、異なる材質の複数層により熱応力を緩和することができ、クラックや剥離が生じにくくすることができる。
（７）本発明では、前記第１介在層の厚みを20nm以上とするとよい。このようにすれば、第１介在層に十分なアウトガス吸収能力を持たせることができる。
（８）本発明では、前記第２介在層の厚みを25μｍ以下とするとよい。このようにすれば、圧電単結晶基板と第２介在層との熱膨張係数差に起因するストレスによって圧電単結晶基板にクラックが発生するのを防ぐことができる。なお、第２介在層の厚みの下限には特に制約は無く、圧電単結晶基板との界面が平坦な場合は50nm以上の厚みがあればよい。また界面に凹凸構造をもつ場合には、圧電単結晶基板の凸部が第２介在層内に収まっていればよい。
（９）本発明では、支持基板の裏面（すなわち、介在層を挟んで圧電単結晶と接合される面とは反対側の面）に熱合成シリカ層を更に備えるとよい。このようにすれば、支持基板の両面に熱合成シリカ層を形成され、支持基板に掛かる応力が釣り合い、基板の反りが軽減される。
（１０）本発明では、第１介在層と第２介在層とが、アモルファスシリコンからなる第３介在層を挟んで接合されるとよい。このようにすれば、接合強度を高めることができ、クラックや剥離が生じにくくすることができる。また、第３介在層の厚みは50nm以下とするとよい。このようにすれば、第２介在層側で発生したアウトガスを第１介在層側に良好に透過することができる。
（１１）本発明では、介在層の厚みを8μm以下とするとよい。このようにすれば、複合基板の耐熱性を高めることができる。（１２）また、介在層の厚みを7μm以下とするとさらによい。このようにすれば、複合基板の耐熱性をさらに高めることができる。
（１３）本発明では、圧電単結晶の厚みを20μm以下とするとよい。このようにすれば、このようにすれば、複合基板の耐熱性を高めることができる。
（１４）本発明では、前記圧電単結晶と前記介在層との界面が凹凸構造となるようにするとよい。このようにすれば、複合基板から作製した共振器のスプリアス現象を抑制することができる。
（１５）本発明の表面弾性波デバイスは、上記いずれかの複合基板を含んで構成されるとよい。このようにすれば、小型で性能の高い表面弾性波デバイスを実現することができる。
（１６）本発明では、圧電単結晶の厚みを、表面弾性波の波長の１．０倍以上３．５倍以下とするよい。このようにすれば、複合基板を用いて作成した共振子のＱ値を高めることができる。
（１７）本発明の複合基板の製造方法は、支持基板の表面に熱合成シリカを含有する第１介在層を形成する工程と、圧電単結晶基板の表面に無機材料を含有する第２介在層を形成する工程と、前記第２介在層の表面を平坦化する工程と、前記第１介在層の表面と前記第２介在層の平坦化された表面とを貼り合わせる工程とを備える。
上記の製造方法によって、介在層の一部である第１介在層が熱合成シリカを含有することにより、後工程の加熱冷却において第２介在層から発生する発生する可能性のあるアウトガスを第１介在層が吸収することができる。これにより貼り合わせた基板に剥離が生じにくくすることができる。
（１８）本発明では、第１介在層の表面を平坦化する工程をさらに備えるとよい。このようにすれば、熱合成シリカを形成して得られた第１介在層の表面が非平坦である場合でも、強固な貼り合わせを実現することができる。なお、この第１介在層の表面を平坦化する工程は貼り合わせる工程の前に実施される。
（１９）本発明では、圧電単結晶基板の表面に凹凸を形成する工程をさらに備えるとよい。このようにすれば、この製造方法で得られた複合基板から作製したデバイスの特性を良好にすることができる。具体的には、例えば、この製造方法で得られた複合基板から作製した共振器のスプリアス現象を抑制することができる。
（２０）本発明では、前記第１介在層は、化学気相成長法（CVD）で堆積したシリカ層を800℃以上で焼結した熱合成シリカとしてもよい。（２１）前記第1介在層は、物理気相成長法（PVD）で堆積したシリカ層を800℃以上で焼結した熱合成シリカとしてもよい。（２２）あるいは、前記第１介在層は、有機ケイ素化合物の溶液を塗布し、800℃以上で焼結した熱合成シリカの層としてもよい。
上記（２０）〜（２２）の方法では、シリカ層を800℃以上で焼結することにより、シリカ層からの脱ガスを促進し、焼結された緻密な熱合成シリカ（焼結シリカ）膜を形成することができる。そして、この熱合成シリカは良好なガス吸収能を有する。なお、焼結時の温度は、好ましくは1000℃以上とするとよい。
（２３）本発明では、前記支持基板の材質がシリコン、サファイア、炭化ケイ素、窒化ケイ素、窒化アルミ、石英ガラスから選ばれるとよい。これらの耐熱性に優れた材質の支持基盤を用いることにより、上記（２０）〜（２２）の方法においてシリカ層を800℃以上の高温で焼結させることができる。（２４）また、支持基板の材質がシリコンである場合には、前記支持基板を熱酸化して第１介在層を形成してもよい。このようにすれば、シリコン基板の表面に熱酸化層を形成して介在層の一部として用いることができる。また、熱合成シリカを容易に形成することができる。
（２５）本発明では、前記第２介在層を前記圧電結晶のキュリー温度よりも低い温度で加熱する工程を更に含むとよい。このように第２介在層を低温で加熱すれば、残留ガスを低減でき、後工程の加熱冷却の繰り返しで発生するアウトガスを抑制でき、剥離の発生を低減できる。（２６）第２介在層を加熱するときの温度は、好ましくは600℃以下とするとよい。このようにすれば、熱膨張の差異に起因して第２介在層が割れるのを抑制することができる。
（２７）本発明では、支持基板の表面に加え、支持基板の裏面（すなわち、介在層を挟んで圧電単結晶と接合される面とは反対側の面）に第１介在層と同じ材質の熱合成シリカ層を更に形成するとよい。このようにすれば、支持基板の両面に熱合成シリカ層が形成され、支持基板に掛かる応力が釣り合うので、基板の反りを軽減することができる。なお、支持基板と圧電単結晶基板とを貼り合わせた後、支持基板の裏面の熱合成シリカ層を、フッ化水素酸などを用いて適宜除去してもよい。
（２８）本発明では、第１介在層の表面、第２介在層の表面の少なくともどちらか一方に更にアモルファスシリコンを堆積してから貼り合わせるようにするとよい。このようにすれば、接合強度を高めることができ、クラックや剥離が生じにくくすることができる。（２９）このとき、アモルファスシリコン層の厚みの合計は50ｎｍ以下とするとよい。このようにすれば、第２介在層側で発生したアウトガスを第１介在層側に良好に透過することができる。
（３０）本発明では、第１介在層と第２介在層の少なくとも一方の表面に活性化処理を施した後で、第１介在層の表面と前記第２介在層の表面とを貼り合わせるとよい。（３１）表面活性化処理は、オゾン水処理、UVオゾン処理、イオンビーム処理、プラズマ処理のいずれかとするとよい。活性化処理により、強固な貼り合わせを実現することができる。
（３２）本発明では、前記第１介在層の表面および／または前記第２介在層の表面を、化学的機械研磨により平坦化するとよい。
（３３）本発明では、第２介在層の材質は、SiOx、Al2O3、AlN、SiN、SiON、Ta2O5のいずれかを含有するとよい。上記の物質はCVD法、PVD法などによって500℃以下の比較的低温で堆積、処理することができる点で好ましい。
（３４）本発明では、第２介在層を化学気相成長法（CVD）で形成してもよい。（３５）または、第２介在層を物理気相成長法（PVD）で形成してもよい。（３６）あるいは、第２介在層を、有機ケイ素化合物の溶液を塗布し、それを硬化することによって形成してもよい。
（３７）本発明では、貼り合わせる工程より前に、圧電単結晶基板にイオン注入処理を行う工程を有し、貼り合わせる工程より後に、イオンを注入した領域の界面にて剥離するとよい。（３８）イオン注入処理を行う工程において、水素イオンを、6.0×1016atoms/cm2〜2.75×1017atoms/cm2注入するとよい。（３９）あるいは、イオン注入処理を行う工程において、水素分子イオンを、3.0×1016atoms/cm2〜1.37×1017atoms/cm2注入してもとよい。
（４０）また、剥離する工程において、イオンを注入した領域の界面に沿って機械的に剥離を行うとよい。（４１）あるいは、剥離する工程において、フラッシュランプアニールにより剥離を行ってもよい。
（４２）本発明では、貼り合わせる工程より後に、圧電単結晶基板を研削及び／又は研磨して薄化する工程を有してもよい。
各種材料の熱膨張係数を対比して示すグラフである。 従来の複合基板から作成した共振器における反射係数のスペクトラムを示す。 介在層からのアウトガス排出量の温度依存性を示す。 貼り合わせ前における支持基板の処理方法を示す。 貼り合わせ前における圧電単結晶基板の処理方法を示す。 貼り合わせとその後の処理方法を示す。 第１介在層と第２介在層の間にアモルファスシリコンの層を設けた複合基板の構造を模式的に示す。 実施例１にて作成した複合基板の断面顕微鏡写真を示す。 実施例８にて作成した共振器における反射係数のスペクトラムを示す。
本実施形態の複合基板１は、支持基板１００と圧電単結晶基板２００についてそれぞれ貼り合わせ前の処理を行い、その後両基板を貼り合わせる工程を経て製造される。以下ではその製造方法を、図４から図６を参照して説明する。
〔支持基板の処理〕
はじめに、支持基板１００を用意する（図４（ａ））。支持基板１００は、シリコン、サファイア、炭化ケイ素、窒化ケイ素、窒化アルミ、石英ガラスから選ばれる。
続いて、支持基板１００の表面に熱合成シリカを含有する第１介在層３１０を形成する（図４（ｂ））。このとき、支持基板１００の裏面にも第１介在層３１０と同じ材質の熱合成シリカ層を形成するとよい。なお、この裏面のシリカ層は、支持基板１００と圧電単結晶基板２００とを貼り合わせた後、フッ化水素酸などを用いて適宜除去してもよい。支持基板１００の材質がシリコンである場合、シリコン基板を熱酸化して第１介在層３１０となる熱酸化シリカの膜を形成することができる。熱酸化シリカは、高温で成長させるため緻密で不純物が少なく、且つある程度の量のガスを吸収できるという性質がある。
また、支持基板１００が、シリコンであるか、シリコン以外の材料かにかかわらず、下記の方法で第１介在層３１０を形成することができる。すなわち、第１介在層３１０は、化学気相成長法（CVD）で堆積したシリカ層を800℃以上で焼結して形成してもよい。また、第１介在層３１０は、物理気相成長法（PVD）で堆積したシリカ層を800℃以上で焼結して形成してもよい。あるいは、第１介在層３１０は、有機ケイ素化合物の溶液を塗布し、800℃以上で焼結して形成してもよい。第１介在層３１０をシリカ焼結体とする場合には、支持基板１００に堆積した合成シリカを支持基板１００とともに焼結することができるよう、耐熱性基板を用いることが好ましい。
続いて、必要に応じて、第１介在層３１０の表面を平坦化する（図４（ｃ））。この平坦化は、化学的機械研磨により行うとよい。なお、支持基板１００として表面が鏡面に仕上げられているシリコン基板を用い、熱酸化により第１介在層３１０を形成する場合、第１介在層３１０の表面も下地と同様に鏡面となるので、この平坦化の工程は不要である。
さらに、図示は省略するが、貼り合わせ時の接合強度を高めるべく、必要に応じて下記の処理を行ってもよい。例えば、第１介在層３１０の表面にアモルファスシリコンを堆積してもよい。アモルファスシリコンを積層する事で接合界面はSi/SiO2もしくはSi/Siとなり、SiO2/SiO2接合よりも接合強度が若干高くなる（詳細については、Tong Q.Y. and Gosele U., Semiconductor Wafer Bonding Chapter4.7.1 : Science and Technology, 1999.を参照）。堆積するアモルファスシリコンの厚さは、ガスの透過を阻害しないよう、50nm以下とすることが好ましい。また、第１介在層３１０の表面に活性化処理を施してもよい。表面活性化処理は、例えば、オゾン水処理、UVオゾン処理、イオンビーム処理、プラズマ処理のいずれかとするとよい。
以上で支持基板１００に対する貼り合わせ前の処理が完了する。
〔圧電単結晶基板の処理〕
はじめに、圧電単結晶基板２００を用意する（図５（ａ））。圧電単結晶基板２００は、タンタル酸リチウム（LT）やニオブ酸リチウム（LN）などの圧電体の単結晶である。続いて、必要に応じて、圧電単結晶基板２００の表面に凹凸を形成する（図５（ｂ））。この凹凸は、複合基板１から作製した共振器のスプリアス現象を抑制する効果がある。スプリアスが問題にならない用途に複合基板１を用いる場合には、この工程を省略してよい。
続いて、圧電単結晶基板２００の表面に無機材料を含有する第２介在層３２０を堆積することにより形成する（図５（ｃ））。第２介在層３２０の材質は、SiOx（例えばSiO2）、Al2O3、AlN、SiN、SiON、Ta2O5のいずれかを含む。第２介在層３２０は、下記の方法で形成することができる。すなわち、第２介在層３２０は、化学気相成長法（CVD）で堆積してもよい。また、第２介在層は物理気相成長法（PVD）で堆積してもよい。あるいは、第２介在層３２０は、有機ケイ素化合物の溶液を塗布し、それを硬化することによって堆積してもよい。残留ガスを低減すべく、上記いずれかの方法で形成した第２介在層３２０を圧電結晶のキュリー温度よりも低い温度で加熱するとよい。圧電単結晶基板２００と第２介在層３２０との熱膨張率の差異に起因する第２介在層３２０の割れを防ぐため、加熱温度は600℃以下することが好ましい。第２介在層３２０は、材質の異なる少なくとも２つの層を有するように構成してもよい。
続いて、形成した第２介在層３２０の表面を平坦化する（図５（ｄ））。この平坦化は、化学的機械研磨により行うとよい。
さらに、図示は省略するが、貼り合わせ時の接合強度を高めるべく、必要に応じて下記の処理を行ってもよい。例えば、第２介在層３２０の表面にアモルファスシリコンを堆積してもよい。堆積するアモルファスシリコンの厚さは、ガスの透過を阻害しないよう、50nm以下とすることが好ましい。なお第１介在層３１０にもアモルファスシリコンを堆積する場合には、合計の厚さの合計が50nm以下となるようにするとよい。また、第２介在層３２０の表面に活性化処理を施してもよい。表面活性化処理は、例えば、オゾン水処理、UVオゾン処理、イオンビーム処理、プラズマ処理のいずれかとするとよい。
以上で圧電単結晶基板２００に対する貼り合わせ前の処理が完了する。
〔貼り合わせとその後の処理〕
上記のように処理した支持基板１００と圧電単結晶基板２００について、第１介在層３１０の表面と第２介在層３２０の表面とを貼り合わせる（図６（ａ））。その際、低温（例えば120℃）に加熱して接合強度を高めるとよい。
続いて、圧電単結晶基板２００を研削・研磨して薄化する。例えば、圧電単結晶基板２００の厚さが20μm程度になるまで薄化する（図６（ｂ））。その後さらに必要に応じて追加の熱処理を行い、接合力を強化してもよい。このように貼り合わせて接合された第１介在層３１０と第２介在層３２０が介在層３００を構成する。また、図７に示したように、第１介在層３１０と第２介在層３２０との間にアモルファスシリコンの層（第３介在層）３３０を設けた複合基板１の構成では、第１介在層３１０、第２介在層３２０及び第３介在層３３０が介在層３００を構成する。
以上で説明した製造方法により、圧電単結晶基板２００と支持基板１００とが、介在層３００を挟むようにして接合された複合基板１を製造することができる。
〔表面弾性波特性の評価〕
作製した複合基板１の圧電単結晶基板２００表面に０．４μｍ厚のアルミニウム（Al）薄膜をスパッタ蒸着し、フォトリソグラフィで電極を形成することによって、波長５μｍの並列共振子２段と直列共振子４段からなる４段ラダーフィルタ、ならびに共振子を作製した。フォトリソグラフィの露光にはｇ線のステッパを用い、AlのエッチングにはCl2、BCl3、N2、及びCF4の混合ガスを用いた。ネットワークアナライザを用いて、作製した４段ラダーフィルタの反射係数（Ｓ１１）を測定した。観測されたスプリアスの山と谷との差をスプリアス強度として評価した。
更に作製した共振子のＱ値と共振周波数との関係を下記の数式（１）により求めた。
Figure 0006770089
ここで、ωは角周波数、τは群遅延時間である。Ｑ値は共振波形の鋭さを示す値で、Ｑが高いほど損失の少なく優れた特性のフィルタといえる。Ｑ値には周波数依存があるため、Ｑ値の最大値（Ｑｍａｘ）を評価した。
［実施例１］
Ra（算術平均粗さ）で230nm程度の粗さ（P-Vでは1.7μm程度）を有する直径6インチのLT基板を圧電単結晶基板として用意した。このLT基板上に、シランと酸素ガスを原料ガスとして、プラズマCVD法によりSiO2膜を10μm程度堆積することにより形成した。このSiO2膜を400℃程度の熱処理を施し、研磨を行い鏡面化し前記SiO2膜を膜厚約2μｍに仕上げた。
また、500nmの熱酸化膜を成長した直径6インチのSi基板を支持基板として用意した。その後、前述のSiO2膜を付けたLT基板と、熱酸化膜を成長させたSi基板との両方に、プラズマ表面活性化を施した。そして、両基板を貼り合わせ、120℃の熱処理を加え、然る後にLTを研削・研磨で20μm程度に薄化した。このようにして仕上がった複合基板の断面顕微鏡写真を図８に示す。
この複合基板のウェーハを2mm角にダイシングし、200℃のホットプレートと金属製の冷却ステージ台を往復させる事で（ホットプレートと冷却ステージ台それぞれにおいて30秒保持）熱耐性試験を調査した。100回往復まで試みたが、剥離などは観察されなかった。
なお、同様の実験を鏡面のLT基板の表面に酸化膜を同条件で形成して行ったが、耐熱性に関しては全く同様の結果となった。スプリアスが問題にならないアプリケーションの場合は鏡面状に仕上げたLT基板に酸化膜を形成して同様の手法と取る事で本発明はそのまま適応可能であることが示された。
［比較例１］
実施例１と同様の実験を、実施例１と同様にSiO2膜を設けたLT基板と熱酸化を行わないSi基板とを用いて行った。実施例１と同様の熱耐性試験の結果、5往復目で周辺に剥離が観察された。実施例１と比較例１との対比により、プラズマCVD法によりSiO2膜を設けたLT基板と熱酸化膜を成長させたSi基板とを貼り合わせることにより、熱酸化膜を成長させずにSi基板を貼り合わせる場合と比べ剥離を抑制できることが明らかとなった。
［実施例２］
Raで230nm程度の粗さ（P-Vでは1.7μm程度）を有する直径6インチのLT基板を用意した。このLT基板上に有機ケイ素化合物溶液をスピンコートし、350℃で加熱し、この工程を複数回繰り返す事で5μm程度のSiO2層を得た。ここで用いた有機ケイ素化合物溶液は、パーヒドロポリシラザン（溶媒はジブチルエーテル）とメチルトリメトキシシラン（溶媒はプロピレングリコールモノエチルエーテル）の2種類である。
このSiO2膜を400℃程度の熱処理の後に研磨を行い鏡面化した。また、500nmの熱酸化膜を成長した直径6インチのSi基板を用意した。両基板にプラズマ表面活性化を施した。そして、両基板を貼り合わせ、120℃の熱処理を加え、然る後にLTを研削・研磨で20μmに薄化して複合基板を得た。
この複合基板のウェーハを2mm角にダイシングし、200℃のホットプレートと金属製の冷却ステージ台を往復させる事で（ホットプレートと冷却ステージ台それぞれにおいて30秒保持）熱耐性試験を調査した。100回往復まで試みたが、剥離などは観察されなかった。
［比較例２］
実施例２と同様の実験を、実施例２と同様にSiO2膜を設けたLT基板と熱酸化を行わないSi基板とを用いて行った。実施例２と同様の熱耐性試験の結果、7往復目で周辺に剥離が観察された。実施例２と比較例２との対比により、有機ケイ素化合物溶液をスピンコートして加熱することでSiO2膜を設けたLT基板と熱酸化膜を成長させたSi基板とを貼り合わせることにより、熱酸化膜を成長させずにSi基板を貼り合わせる場合と比べ剥離を抑制できることが明らかとなった。
［実施例３］
Raで230nm程度の粗さ（P-Vでは1.7μm程度）を有する直径6インチのLT基板を用意した。このLT基板上にSiO2膜をPVD法（ここではマグネトロンスパッタ法）で10μm程度成膜した。このSiO2膜を400℃程度の熱処理の後に研磨を行い鏡面化した。また、500nmの熱酸化膜を成長した直径6インチのSi基板を用意した。両基板にプラズマ表面活性化を施した。そして両基板を貼り合わせ、120℃の熱処理を加え、然る後にLTを研削・研磨で20μmに薄化して複合基板を得た。
この複合基板のウェーハを2mm角にダイシングし、200℃のホットプレートと金属製の冷却ステージ台を往復させる事で（ホットプレートと冷却ステージ台それぞれにおいて30秒保持）熱耐性試験を調査した。100回往復まで試みたが、剥離などは観察されなかった。
［比較例３］
実施例３と同様の実験を、実施例３と同様にSiO2膜を設けたLT基板と熱酸化を行わないSi基板とを用いて行った。実施例３と同様の熱耐性試験の結果、2往復目で周辺に剥離が観察された。実施例３と比較例３との対比により、PVD法によりSiO2膜を設けたLT基板と熱酸化膜を成長させたSi基板とを貼り合わせることにより、熱酸化膜を成長させずにSi基板を貼り合わせる場合と比べ剥離を抑制できることが明らかとなった。
［実施例４］
Raで230nm程度の粗さ（P-Vでは1.7μm程度）を有する直径6インチのLT基板を複数用意した。用意したLT基板上にSiO2膜をプラズマCVD法で10μm程度成膜した。SiO2膜に400℃程度の熱処理を施し、研磨を行い鏡面化した後に、アモルファスシリコン（a-Si）を、表１に示したように様々な厚さで成膜した。アモルファスシリコンはPVD法（マグネトロンスパッタ法）とCVD法の双方で厚さを変えて成膜した。このLT基板と500nmの熱酸化膜を成長した直径6インチのSi基板との両方にプラズマ表面活性化を施した。そして、両基板を貼り合わせ、120℃の熱処理を加え、然る後にLTを研削・研磨で20μmに薄化して複合基板を得た。
得られた複合基板のウェーハを2mm角にダイシングし、200℃のホットプレートと金属製の冷却ステージ台を往復させる事で（ホットプレートと冷却ステージ台それぞれにおいて30秒保持）熱耐性試験を調査した。その結果を表１に示す。PVD法、CVD法ともアモルファスシリコンの厚さが50nmを超えると急激に耐性が劣化する事が分かる。これはアモルファスシリコンの厚さが厚くなることでLT側のSiO2から発生したガスが、アモルファスシリコンの膜を透過できなくなり、Siの熱酸化膜に吸収されるのを阻害されるためと考えられる。
Figure 0006770089
［実施例５］
アモルファスシリコンの成膜を、LT基板側ではなく熱酸化膜を成長させたSi基板側に行い、実施例４と同様の実験を行った。結果は実施例４とほぼ同じとなった。このことから、アモルファスシリコンはLT基板側及びSi基板側のどちらに設けてもよいことが分かった。
［実施例６］
アモルファスシリコンの成膜をLT基板、酸化Si基板側双方に行い、実施例４と同様の実験を行った。アモルファスシリコンの厚さは双方に堆積したアモルファスシリコン膜の合計とした。結果は実施例４とほぼ同じとなった。このことから、アモルファスシリコンはLT基板側及びSi基板側の両方に設けてもよいことが分かった。
［実施例７］
表面活性化方法の方法を、オゾン水処理、ＵＶオゾン処理、イオンビーム処理、に変更して上記実験を行ったが、貼り合せの結果に差異は見いだせなかった。本発明は活性化の方法には強く依存しないものと思われる。また表面活性化を片方の基板のみに施した際も大きな差は見受けられなかった。
［実施例８］
実施例１の方法で作製した複合基板に４段ラダーフィルタを作り込み、反射係数（Ｓ１１）のスペクトラムを測定し、スプリアスの特性を評価した。その結果、図９に示すように、スプリアスの強度は1dB以下で有ることを確認した。この方法で作製した共振器は効果的にスプリアスを低減できることが判明した。
［実施例９］
Si基板に成長させる熱酸化膜の厚さを変えて実施例１と同様の実験を行った。その結果、20nm以上の熱酸化膜に効果が確認された。反対に、20nm未満の熱酸化膜ではアウトガス吸収能力が十分でなく、加熱冷却サイクル試験で剥離が生じるケースがあった。
［実施例１０］
LT基板に堆積するSiO2膜の厚さを変えて実施例１と同様の実験を行った。その結果を表２に示す。表２に示す堆積SiO2厚さは表面平坦化後の厚さである。この結果からSiO2膜の厚さ（堆積膜のみ、熱酸化膜は除く）が25μmを超えるとLT層にクラックが発生することが判明した。これは急速加熱・冷却により発生したLTとSiO2の膨張係数の差に起因するストレスにより発生したものと思われる。SiO2が25μm以下の場合はSiO2が膨張係数の差にある程度追随して変形できるが、この厚さ以上では応力緩和によりクラックが発生するものと思われる。
Figure 0006770089
［実施例１１］
片面が鏡面の直径6インチのLT基板を用意した。このLT基板の鏡面側上に、スパッタ法によりAl2O3膜を１μｍ堆積した。さらにこのAl2O3膜付LT基板のAl2O3膜上にシランと酸素ガスを原料ガスとして、プラズマCVD法によりSiO2膜を１０μm程度成膜した。このAl2O3とSiO2積層膜を400℃程度の熱処理を施し、研磨を行い鏡面化し前記SiO2膜を膜厚約2μｍに仕上げた。
また、500nmの熱酸化膜を成長した直径6インチのSi基板を用意した。そして両基板にプラズマ表面活性化を施した。そして、両基板を貼り合わせ、120℃の熱処理を加え、然る後にLTを研削・研磨で６μm程度に薄化して複合基板を得た。
この複合基板のウェーハを2mm角にダイシングし、200℃のホットプレートと金属製の冷却ステージ台を往復させる事で（ホットプレートと冷却ステージ台それぞれにおいて30秒保持）熱耐性試験を調査した。200回往復まで試みたが、剥離などは観察されなかった。本実施例から、貼り合わせ前にLT基板側に設ける介在層（すなわち第２介在層）を多層化してもよいことがわかった。
［実施例１２］
Ra（算術平均粗さ）で230nm程度の粗さ（P-Vでは1.7μm程度）を有する直径6インチのLT基板を用意した。このLT基板上に、シランと酸素ガスを原料ガスとして、プラズマCVD法によりSiO2膜を10μm程度堆積することにより形成した。このSiO2膜を400℃程度の熱処理を施し、研磨を行い鏡面化し前記SiO2膜を膜厚約2μｍに仕上げた。
直径6インチのサファイア基板を用意し、その上にプラズマCVD法によりSiO2膜を約5μｍ成膜した。そして、このサファイア基板上のSiO2膜を800℃の熱処理にて焼結し、研磨を行い鏡面化しSiO2膜を膜厚1μｍに仕上げた。
LT基板上に成膜したSiO2膜とサファイア基板上に成膜した焼結SiO2膜の両方にプラズマ活性化処理を施し、両基板を貼り合わせて120℃の熱処理を加え、然る後にLTを研削・研磨して20μｍに薄化して複合基板を得た。
この複合基板のウェーハを2mm角にダイシングし、200℃のホットプレートと金属製の冷却ステージ台を往復させる事で（ホットプレートと冷却ステージ台それぞれにおいて30秒保持）熱耐性試験を調査した。100回往復まで試みたが、剥離などは観察されなかった。本実施例から、支持基盤としてサファイア基板を用いることができることがわかった。また、貼り合わせ前に支持基板側に設ける介在層（すなわち第１介在層）にCVDで成膜したSiO2を加熱焼結して得た熱合成シリカを用いることができることが分かった。
［実施例１３］
Ra（算術平均粗さ）で230nm程度の粗さ（P-Vでは1.7μm程度）を有する直径6インチのLT基板を用意した。このLT基板上に、シランと酸素ガスを原料ガスとして、プラズマCVD法によりSiO2膜を10μm程度堆積することにより形成した。このSiO2膜を400℃程度の熱処理を施し、研磨を行い鏡面化し前記SiO2膜を膜厚約2μｍに仕上げた。
直径6インチのサファイア基板を用意し、その上にPVD（マグネトロンスパッタ）でSiO2膜を10μｍ程度成膜した。そして、このサファイア基板上のSiO2膜を900℃の熱処理にて焼結し、研磨を行い鏡面化しSiO2膜を膜厚1μｍに仕上げた。
LT基板上に成膜したSiO2膜とサファイア基板上に成膜した焼結SiO2膜の両方にプラズマ活性化処理を施し、両基板を貼り合わせて120℃の熱処理を加え、然る後にLTを研削・研磨して20μｍに薄化して複合基板を得た。
この複合基板のウェーハを2mm角にダイシングし、200℃のホットプレートと金属製の冷却ステージ台を往復させる事で（ホットプレートと冷却ステージ台それぞれにおいて30秒保持）熱耐性試験を調査した。100回往復まで試みたが、剥離などは観察されなかった。本実施例から、支持基盤としてサファイア基板を用いることができることがわかった。また、貼り合わせ前に支持基板側に設ける介在層（すなわち第１介在層）にPVDで成膜したSiO2を加熱焼結して得た熱合成シリカを用いることができることが分かった。
［実施例１４］
Ra（算術平均粗さ）で230nm程度の粗さ（P-Vでは1.7μm程度）を有する直径6インチのLT基板を用意した。このLT基板上に、シランと酸素ガスを原料ガスとして、プラズマCVD法によりSiO2膜を10μm程度堆積することにより形成した。このSiO2膜を400℃程度の熱処理を施し、研磨を行い鏡面化し前記SiO2膜を膜厚約2μｍに仕上げた。
直径6インチのサファイア基板を用意し、その上に有機ケイ素化合物溶液（パーヒドロポリシラザンのジブチルエーテル溶液）をスピンコートする工程と350℃で加熱硬化する工程を数回繰り返してSiO2膜を約3μｍ成膜した。そして、このサファイア基板上のSiO2膜を900℃の熱処理にて焼結し、研磨を行い鏡面化しSiO2膜を膜厚0.5μｍに仕上げた。
LT基板上に成膜したSiO2膜とサファイア基板上に成膜した焼結SiO2膜の両方にプラズマ活性化処理を施し、両基板を貼り合わせて120℃の熱処理を加え、然る後にLTを研削・研磨して20μｍに薄化して複合基板を得た。
この複合基板のウェーハを2mm角にダイシングし、200℃のホットプレートと金属製の冷却ステージ台を往復させる事で（ホットプレートと冷却ステージ台それぞれにおいて30秒保持）熱耐性試験を調査した。100回往復まで試みたが、剥離などは観察されなかった。本実施例から、支持基盤としてサファイア基板を用いることができることがわかった。また、貼り合わせ前に支持基板側に設ける介在層（すなわち第１介在層）として有機ケイ素を塗布し加熱焼結して得た熱合成シリカを用いることができることが分かった。
［実施例１５］
Ra（算術平均粗さ）で230nm程度の粗さ（P-Vでは1.7μm程度）を有する直径6インチのLT基板を用意した。このLT基板上に、シランと酸素ガスを原料ガスとして、プラズマCVD法によりSiO2膜を10μm程度堆積することにより形成した。このSiO2膜を400℃程度の熱処理を施し、研磨を行い鏡面化し前記SiO2膜を膜厚約2μｍに仕上げた。
直径6インチの石英ガラス基板を用意し、その上に有機ケイ素化合物溶液（メチルトリメトキシシランのプロピレングリコールモノエチルエーテル溶液）をスピンコートする工程と350℃で加熱硬化する工程を数回繰り返してSiO2膜を約3μｍ成膜した。そして、この石英ガラス基板上のSiO2膜を1000℃の熱処理にて焼結し、研磨を行い鏡面化しSiO2膜を膜厚0.5μｍに仕上げた。
LT基板上に成膜したSiO2膜と石英ガラス基板上に成膜した焼結SiO2膜の両方にプラズマ活性化処理を施し、両基板を貼り合わせて120℃の熱処理を加え、然る後にLTを研削・研磨して20μｍに薄化して複合基板を得た。
この複合基板のウェーハを2mm角にダイシングし、200℃のホットプレートと金属製の冷却ステージ台を往復させる事で（ホットプレートと冷却ステージ台それぞれにおいて30秒保持）熱耐性試験を調査した。100回往復まで試みたが、剥離などは観察されなかった。本実施例から、支持基盤として石英ガラス基板を用いることができることがわかった。また、貼り合わせ前に支持基板側に設ける介在層（すなわち第１介在層）として有機ケイ素を塗布し加熱焼結して得た熱合成シリカを用いることができることが分かった。
［実施例１６］
Ra（算術平均粗さ）とRSm（輪郭（粗さ）曲線における要素の平均長さ）が同程度の凹凸構造を有する複数のLT基板を準備した（Ra＝300nm±10％、RSm＝3μm±10%、Rz＝2.0μm±10%）。ここで、LT基板の凹凸構造は、遊離砥粒を用いて研磨することによって形成した。ここで、Ra、RSmの定義はＪＩＳ Ｂ ０６０１：２００１及びＩＳＯ ４２８７：１９９７に従って、AFM（Atomic Force Microscope；原子間力顕微鏡）を用いて計測した輪郭曲線から算出した。
次に、LT基板の凹凸構造を有する面に、プラズマCVD法を用いて35℃でSiO2を10μm程度堆積させた後に、SiO2を堆積させた面を研磨して鏡面化を行った。このとき、LT基板によって研磨量を変えて、SiO2の厚みが1.5μm〜9.5μmとなるようにした。
支持基板となるSi基板を、酸素雰囲気中、850℃で熱処理を施すことによって、Si基板表面に0.5μmの熱酸化シリカを形成した。
そして、SiO2鏡面及びSi基板表面に形成した熱酸化シリカの双方に、プラズマ表面活性化を施して貼り合わせ、さらに、LT基板を研磨して複合基板を作製した。このとき、基板によって研磨量を変えて、LT基板の厚みが5μm〜25μmとなるようにした。
各複合基板ウェーハを、オーブンにいれて徐々に加熱して、LT基板が剥離し始める温度を計測した。また、各複合基板の表面に電極を形成して、表面弾性波特性の評価を行った。これらの評価結果を表３及び表４に示す。
Figure 0006770089
Figure 0006770089
この結果によれば、LT基板の厚みが小さく、介在層の厚みが小さいほど、剥離開始温度が高くなり、耐熱性に優れることがわかる。
後工程での200℃の加熱を考慮した場合には、LT基板の厚みを15μm以下にすれば、2〜10μmの介在層の厚みに関わらず使用可能であり好ましい。またこの場合、LT基板の厚みを17.5μmとするときには、介在層の合計厚みを9μm以下とするのが好ましい。また更に、LT基板の厚み20μmにまで厚くするときには、介在層の合計厚みを8μm以下とするのが好ましい。
また、後工程で更に高温の250℃の加熱を考慮した場合には、LT基板の厚みを15μm以下とすれば介在層の厚みを7μm以下とするのが更に好ましい。LT基板の厚みを20μmにまで厚くするときには、介在層の厚みを6μm以下とするのが更に好ましい。
一方、介在層の厚みが小さいほど、Ｑ値が大きくなることがわかる。また、LT基板の厚みを1.5波長未満としたり、3.0波長を超えたりするとＱ値が低下する傾向がある。
また、LT基板の厚みや介在層の厚みによらず、スプリアス強度は1.0dB以下と低く抑えられている。
［実施例１７］
Ra(算術平均粗さ)で20nmの粗さを有する、直径100mm、厚さ0.35mmのLT基板を用意した。このLT基板上に、PVD法により200nmのSiO2膜を10μm程度成膜し、50nmまで研磨を行い鏡面化を行い、表面粗さがRMSで1.0nm以下である事を確認した。続いて、SiO2膜を製膜したLT基板に、水素イオン（H+）をドーズ量7.0×1016atoms/cm2、加速電圧100KeVの条件で打ち込んだ。また支持基板としてSi基板を用意し、500nmの熱酸化膜を成長した。LT基板及びSi基板にプラズマ活性化処理を施し、表面活性化を行った。そして、両基板を貼り合わせ、100℃24時間の熱処理を施した。次に、このようにして貼り合わせた基板の側面におけるイオン注入界面付近に楔状の刃を当て、機械的に剥離を行った。このようにして、Si基板にSiO2層を介して約600nmのLT薄膜が積層された複合基板を得ることができた。研磨を施し鏡面化の後に評価行ったが、熱耐久性試験で剥離は観察されなかった。
なお、実施例１７において、LT基板への水素イオンの打ち込みを、SiO2膜を成膜する前に行うこともできる。このようにしても、SiO2膜を成膜した後に水素イオンを打ち込んだ場合と同様の効果が得られる。また、水素イオンのドーズ量は6.0×1016atoms/cm2〜2.75×1017atoms/cm2の範囲とすれば同様の効果が得られる。また、水素イオンに代えて、水素分子イオン（H2 +）を3.0×1016atoms/cm2〜1.37×1017atoms/cm2の範囲で注入することによっても同様の効果が得られる。
［実施例１８］
Ra(算術平均粗さ)で20nmの粗さを有する、直径100mm、厚さ0.35mmのLT基板を用意した。このLT基板上に、PVD法により200nmのSiO2膜を10μm程度成膜し、50nmまで研磨を行い鏡面化を行い、表面粗さがRMSで1.0nm以下である事を確認した。続いて、SiO2膜を製膜したLT基板に、水素イオンをドーズ量7.0×1016atoms/cm2、加速電圧100KeVの条件で打ち込んだ。また支持基板としてSi基板を用意し、500nmの熱酸化膜を成長した。LT基板及びSi基板にプラズマ活性化処理を施し、表面活性化を行った。そして、両基板を貼り合わせ、100℃24時間の熱処理を施した。次に、このようにして貼り合わせた基板に、LT側よりフラッシュランプアニール(FLA)装置を用いてフラッシュ閃光を照射することにより、イオン注入界面で剥離を行った。このようにして、Si基板にSiO2層を介して約600nmのLT薄膜が積層された複合基板を得ることができた。研磨を施し鏡面化の後に評価行ったが、熱耐久性試験で剥離は観察されなかった。
なお、実施例１８において、LT基板への水素イオンの打ち込みを、SiO2膜を成膜する前に行うこともできる。このようにしても、SiO2膜を成膜した後に水素イオンを打ち込んだ場合と同様の効果が得られる。また、水素イオンのドーズ量は6.0×1016atoms/cm2〜2.75×1017atoms/cm2の範囲とすれば同様の効果が得られる。また、水素イオンに代えて、水素分子イオン（H2 +）を3.0×1016atoms/cm2〜1.37×1017atoms/cm2の範囲で注入することによっても同様の効果が得られる。
［実施例の変形］
上記の実施例・参考例はすべて圧電単結晶基板としてLT基板を用いているが、LT基板に代えてLN基板を用いても全く同じ傾向の結果となった。また第２介在層をSiO2に代えてSiO2以外のSiOx、Al2O3、AlN、SiN、SiON、Ta2O5等としても同様の結果となった。また介在層の膜材質については、上記検討ではすべてSiO2を用いてきたが、SiO2±0.5のように厳密にストイキオメトリックなものでないものでも効果は全く変わらなかった。これは介在層が主に凹凸を埋めることで上記の効果を奏しているから考えられる。また、支持基板をシリコン、炭化ケイ素、窒化ケイ素、あるいは窒化アルミに変え、その表面にCVD、PVD、又は有機ケイ素を塗布して合成シリカ膜を形成し、800℃以上の温度で加熱焼結することによって熱合成シリカを形成した場合でも、良好に接合でき、2mm角にダイシングして温度サイクル試験を実施したが、剥離は見られなかった。
１００ 支持基板
２００ 圧電単結晶基板
３００ 介在層
３１０ 第１介在層
３２０ 第２介在層
３３０ 第３介在層

Claims (40)

  1. 圧電単結晶基板と、
    支持基板と、
    前記圧電単結晶基板と前記支持基板との間に設けられた介在層と
    を有する複合基板であって、
    前記介在層は、無機材料からなる膜であり、複合基板の接合面に沿って少なくとも３層に分かれており、
    前記介在層は、前記支持基板に接し、熱合成シリカを含有する第１介在層と、
    前記第１介在層よりも前記圧電単結晶基板側に設けられ、無機材料を含有する第２介在層と、
    アモルファスシリコンからなる第３介在層とを備え、
    前記第１介在層と前記第２介在層とが、前記第３介在層を挟んで接合されていることを特徴とする複合基板。
  2. 前記支持基板の材質はシリコン基板であり、前記熱合成シリカが前記シリコン基板の熱酸化により合成されることを特徴とする請求項１に記載の複合基板。
  3. 前記熱合成シリカが合成シリカの焼結体であることを特徴とする請求項１に記載の複合基板。
  4. 前記第２介在層の材質が、ＳｉＯｘ、Ａｌ２Ｏ３、ＡｌＮ、ＳｉＮ、ＳｉＯＮ、及びＴａ２Ｏ５のうち少なくとも一つを含有することを特徴とする請求項１から３のいずれか１項に記載の複合基板。
  5. 前記第２介在層は、材質の異なる少なくとも２つの層を有することを特徴とする請求項１に記載の複合基板。
  6. 前記第１介在層の厚みが２０ｎｍ以上であることを特徴とする請求項１から５のいずれか１項に記載の複合基板。
  7. 前記第２介在層の厚みが２５μｍ以下であることを特徴とする請求項１から６のいずれか１項に記載の複合基板。
  8. 前記支持基板の裏面に熱合成シリカ層を更に備えることを特徴とする請求項１から７のいずれか１項に記載の複合基板。
  9. 前記第３介在層が、厚み５０ｎｍ以下のアモルファスシリコンからなることを特徴とする請求項１から８のいずれか１項に記載の複合基板。
  10. 前記介在層の厚みが８μｍ以下であることを特徴とする請求項１から９のいずれか１項に記載の複合基板。
  11. 前記介在層の厚みが７μｍ以下であることを特徴とする請求項１０に記載の複合基板。
  12. 前記圧電単結晶基板の厚みが２０μｍ以下であることを特徴とする請求項１から１１のいずれか１項に記載の複合基板。
  13. 前記圧電単結晶基板と前記介在層との界面が凹凸構造となっていることを特徴とする請求項１から１２のいずれか１項に記載の複合基板。
  14. 請求項１から１３のいずれか１項に記載の複合基板を含む表面弾性波デバイス。
  15. 前記圧電単結晶基板の厚みが、表面弾性波の波長の１．０倍以上３．５倍以下であることを特徴とする請求項１４に記載の表面弾性波デバイス。
  16. 支持基板の表面に熱合成シリカを含有する第１介在層を形成する工程と、
    圧電単結晶基板の表面に無機材料を含有する第２介在層を形成する工程と、
    前記第２介在層の表面を平坦化する工程と、
    前記第１介在層の表面と前記第２介在層の平坦化された表面とを貼り合わせる工程とを備え、
    前記第１介在層は、化学気相成長法で堆積したシリカ層を８００℃以上で焼結した熱合成シリカの層であることを特徴とする複合基板の製造方法。
  17. 支持基板の表面に熱合成シリカを含有する第１介在層を形成する工程と、
    圧電単結晶基板の表面に無機材料を含有する第２介在層を形成する工程と、
    前記第２介在層の表面を平坦化する工程と、
    前記第１介在層の表面と前記第２介在層の平坦化された表面とを貼り合わせる工程とを備え、
    前記第１介在層は、物理気相成長法で堆積したシリカ層を８００℃以上で焼結した熱合成シリカの層であることを特徴とする複合基板の製造方法。
  18. 前記第１介在層の表面を平坦化する工程をさらに備えることを特徴とする請求項１６または１７に記載の複合基板の製造方法。
  19. 前記圧電単結晶基板の表面に凹凸を形成する工程をさらに備えることを特徴とする請求項１６から１８のいずれか１項に記載の複合基板の製造方法。
  20. 前記支持基板の材質がシリコン、サファイア、炭化ケイ素、窒化ケイ素、窒化アルミ、石英ガラスから選ばれることを特徴とする請求項１６から１９のいずれか１項に記載の複合基板の製造方法。
  21. 前記第２介在層を前記圧電単結晶基板のキュリー温度よりも低い最高温度で加熱する工程を更に含むことを特徴とする請求項１６から２０のいずれか１項に記載の複合基板の製造方法。
  22. 前記第２介在層を加熱する工程の最高温度が６００℃以下であることを特徴とする請求項２１に記載の複合基板の製造方法。
  23. 前記支持基板の表面に加え、前記支持基板の裏面にも第１介在層と同じ材質の熱合成シリカ層を形成することを特徴とする請求項１６から２２のいずれか１項に記載の複合基板の製造方法。
  24. 前記第１介在層の表面および前記第２介在層の表面の少なくとも一方に更にアモルファスシリコン層を堆積してから貼り合わせることを特徴とする請求項１６から２３のいずれか１項に記載の複合基板の製造方法。
  25. 前記アモルファスシリコン層の厚みの合計は５０ｎｍ以下であることを特徴とする請求項２４に記載の複合基板の製造方法。
  26. 前記第１介在層と前記第２介在層の少なくとも一方の表面に活性化処理を施した後で、第１介在層の表面と前記第２介在層の表面とを貼り合わせることを特徴とする請求項１６から２５のいずれか１項に記載の複合基板の製造方法。
  27. 前記活性化処理が、オゾン水処理、ＵＶオゾン処理、イオンビーム処理、プラズマ処理のいずれかであることを特徴とする請求項２６に記載の複合基板の製造方法。
  28. 前記第１介在層の表面および／または前記第２介在層の表面を、化学的機械研磨により平坦化することを特徴とする請求項１６から２７のいずれか１項に記載の複合基板の製造方法。
  29. 前記第２介在層の材質は、ＳｉＯｘ、Ａｌ２Ｏ３、ＡｌＮ、ＳｉＮ、ＳｉＯＮ、Ｔａ２Ｏ５のいずれかを含有することを特徴とする請求項１６から２８のいずれか１項に記載の複合基板の製造方法。
  30. 前記第２介在層を化学気相成長法で形成することを特徴とする請求項１６から２９のいずれか１項に記載の複合基板の製造方法。
  31. 前記第２介在層を物理的気相法で形成することを特徴とする請求項１６から２９のいずれか１項に記載の複合基板の製造方法。
  32. 前記第２介在層を、有機ケイ素化合物の溶液を塗布し、塗布した当該有機ケイ素化合物を硬化することによって形成することを特徴とする請求項１６から２９のいずれか１項に記載の複合基板の製造方法。
  33. 前記貼り合わせる工程より前に、前記圧電単結晶基板にイオン注入処理を行う工程を有し、
    前記貼り合わせる工程より後に、イオンを注入した領域の界面にて剥離する工程を有することを特徴とする、請求項１６から３２の何れか１項に記載の複合基板の製造方法。
  34. 前記イオン注入処理を行う工程において、水素イオンを、６．０×１０１６ａｔｏｍｓ／ｃｍ２〜２．７５×１０１７ａｔｏｍｓ／ｃｍ２注入することを特徴とする請求項３３に記載の複合基板の製造方法。
  35. 前記イオン注入処理を行う工程において、水素分子イオンを、３．０×１０１６ａｔｏｍｓ／ｃｍ２〜１．３７×１０１７ａｔｏｍｓ／ｃｍ２注入することを特徴とする請求項３３に記載の複合基板の製造方法。
  36. 前記剥離する工程において、イオンを注入した領域の界面に沿って機械的に剥離を行うことを特徴とする請求項３３から３５の何れか１項に記載の複合基板の製造方法。
  37. 前記剥離する工程において、フラッシュランプアニールにより剥離を行うことを特徴とする請求項３３から３５の何れか１項に記載の複合基板の製造方法。
  38. 前記貼り合わせる工程より後に、前記圧電単結晶基板を研削及び／又は研磨して薄化する工程を有することを特徴とする、請求項１６から３３の何れか１項に記載の複合基板の製造方法。
  39. 支持基板の表面に熱合成シリカを含有する第１介在層を形成する工程と、
    圧電単結晶基板の表面に無機材料を含有する第２介在層を形成する工程と、
    前記第２介在層の表面を平坦化する工程と、
    前記第１介在層の表面と前記第２介在層の平坦化された表面とを貼り合わせる工程とを備え、
    前記第１介在層の表面および前記第２介在層の表面の少なくとも一方に更にアモルファスシリコン層を堆積してから貼り合わせることを特徴とする複合基板の製造方法。
  40. 前記アモルファスシリコン層の厚みの合計は５０ｎｍ以下であることを特徴とする請求項３９に記載の複合基板の製造方法。
JP2018550076A 2016-11-11 2017-10-10 複合基板、表面弾性波デバイスおよび複合基板の製造方法 Active JP6770089B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016220238 2016-11-11
JP2016220238 2016-11-11
JP2017089666 2017-04-28
JP2017089666 2017-04-28
PCT/JP2017/036707 WO2018088093A1 (ja) 2016-11-11 2017-10-10 複合基板、表面弾性波デバイスおよび複合基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2018088093A1 JPWO2018088093A1 (ja) 2019-09-26
JP6770089B2 true JP6770089B2 (ja) 2020-10-14

Family

ID=62109526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018550076A Active JP6770089B2 (ja) 2016-11-11 2017-10-10 複合基板、表面弾性波デバイスおよび複合基板の製造方法

Country Status (7)

Country Link
US (2) US11800805B2 (ja)
EP (1) EP3540941B1 (ja)
JP (1) JP6770089B2 (ja)
KR (1) KR102433349B1 (ja)
CN (1) CN109891747B (ja)
TW (1) TWI776822B (ja)
WO (1) WO2018088093A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11095266B2 (en) 2016-10-07 2021-08-17 Qorvo Us, Inc. Slanted apodization for acoustic wave devices
JP7152711B2 (ja) * 2018-06-20 2022-10-13 日本電産マシンツール株式会社 接合基板の製造方法及び接合基板
WO2019244461A1 (ja) 2018-06-22 2019-12-26 日本碍子株式会社 接合体および弾性波素子
JP2020036212A (ja) * 2018-08-30 2020-03-05 信越化学工業株式会社 複合基板および複合基板の製造方法
JP2020090420A (ja) * 2018-12-07 2020-06-11 住友金属鉱山株式会社 黒鉛製またはセラミックス製の基板、基板の製造方法、炭化珪素の成膜方法および炭化珪素基板の製造方法
JPWO2021002046A1 (ja) * 2019-07-03 2021-09-13 日本碍子株式会社 接合体および弾性波素子
US11183987B2 (en) * 2019-09-26 2021-11-23 Avago Technologies International Sales Pte. Limited Acoustic resonator device
CN114641933A (zh) * 2019-11-06 2022-06-17 株式会社村田制作所 弹性波装置
JP7274442B2 (ja) * 2020-04-02 2023-05-16 信越化学工業株式会社 複合基板およびその製造方法
JP7262415B2 (ja) * 2020-04-03 2023-04-21 信越化学工業株式会社 複合基板およびその製造方法
CN113540339A (zh) * 2020-04-21 2021-10-22 济南晶正电子科技有限公司 一种制备压电复合薄膜的方法及压电复合薄膜
JP7336413B2 (ja) * 2020-04-30 2023-08-31 信越化学工業株式会社 複合基板の製造方法および複合基板
CN111880124B (zh) * 2020-07-10 2021-11-19 中国科学院上海微系统与信息技术研究所 一种高频可调节磁场探测器的制备方法
KR102430218B1 (ko) * 2020-10-20 2022-08-11 한국전자기술연구원 AlN(질화알루미늄) 박막 증착 방법
CN112382563A (zh) * 2020-11-13 2021-02-19 济南晶正电子科技有限公司 离子注入薄膜晶圆剥离方法、单晶薄膜及电子元器件
EP4297069A1 (en) * 2021-02-19 2023-12-27 Shin-Etsu Chemical Co., Ltd. Composite wafer and manufacturing method therefor
EP4297068A1 (en) * 2021-02-19 2023-12-27 Shin-Etsu Chemical Co., Ltd. Composite wafer and method for producing same
CN117460388A (zh) * 2023-12-25 2024-01-26 天通瑞宏科技有限公司 一种复合衬底及其制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053579A (ja) 1999-06-02 2001-02-23 Matsushita Electric Ind Co Ltd 弾性表面波素子と移動体通信機器
CN100345320C (zh) 2001-12-18 2007-10-24 松下电器产业株式会社 压电元件、喷墨头、角速度传感器及其制法、喷墨式记录装置
US7105980B2 (en) * 2002-07-03 2006-09-12 Sawtek, Inc. Saw filter device and method employing normal temperature bonding for producing desirable filter production and performance characteristics
JP4590854B2 (ja) * 2003-10-28 2010-12-01 セイコーエプソン株式会社 圧電体デバイスの製造方法
JP2005229455A (ja) * 2004-02-16 2005-08-25 Shin Etsu Chem Co Ltd 複合圧電基板
JP2006303940A (ja) * 2005-04-21 2006-11-02 Nec Tokin Corp 複合圧電基板及びその製造方法
JP3863551B1 (ja) * 2005-12-24 2006-12-27 渡邊 隆彌 水晶エピタキシャル薄膜
JP5455595B2 (ja) * 2008-12-11 2014-03-26 信越化学工業株式会社 貼り合わせウェーハの製造方法
JP6074130B2 (ja) * 2011-03-24 2017-02-01 セイコーエプソン株式会社 圧電素子の製造方法、圧電素子、液体噴射ヘッド及び液体噴射装置
WO2014087877A1 (ja) * 2012-12-07 2014-06-12 信越化学工業株式会社 インターポーザー用基板及びその製造方法
JP6150038B2 (ja) * 2013-03-13 2017-06-21 セイコーエプソン株式会社 液体噴射ヘッド、液体噴射装置、圧電素子、超音波トランスデューサー及び超音波デバイス
JP6193035B2 (ja) 2013-07-19 2017-09-06 太陽誘電株式会社 分波器
JP6166170B2 (ja) * 2013-12-16 2017-07-19 日本碍子株式会社 複合基板及びその製法
JP6497018B2 (ja) * 2014-09-30 2019-04-10 株式会社村田製作所 デュプレクサ及びその製造方法
EP3229260A4 (en) 2014-12-05 2018-07-25 Shin-Etsu Chemical Co., Ltd. Composite substrate manufacturing method and composite substrate
JPWO2016103953A1 (ja) 2014-12-25 2017-08-03 株式会社村田製作所 弾性波装置
JP6250856B1 (ja) 2016-07-20 2017-12-20 信越化学工業株式会社 表面弾性波デバイス用複合基板及びその製造方法とこの複合基板を用いた表面弾性波デバイス
JP6621384B2 (ja) 2016-07-20 2019-12-18 信越化学工業株式会社 弾性表面波デバイス用複合基板の製造方法
JP6998650B2 (ja) * 2016-08-10 2022-01-18 株式会社日本製鋼所 接合基板、弾性表面波素子、弾性表面波デバイスおよび接合基板の製造方法
KR20180038369A (ko) 2016-10-06 2018-04-16 신에쓰 가가꾸 고교 가부시끼가이샤 복합 기판의 제조 방법

Also Published As

Publication number Publication date
CN109891747B (zh) 2023-07-14
US20200058842A1 (en) 2020-02-20
KR20190075924A (ko) 2019-07-01
US20230422620A1 (en) 2023-12-28
CN109891747A (zh) 2019-06-14
EP3540941A1 (en) 2019-09-18
TW201841400A (zh) 2018-11-16
EP3540941A4 (en) 2020-06-17
US11800805B2 (en) 2023-10-24
EP3540941B1 (en) 2022-09-07
WO2018088093A1 (ja) 2018-05-17
KR102433349B1 (ko) 2022-08-16
JPWO2018088093A1 (ja) 2019-09-26
TWI776822B (zh) 2022-09-11

Similar Documents

Publication Publication Date Title
JP6770089B2 (ja) 複合基板、表面弾性波デバイスおよび複合基板の製造方法
JP6621384B2 (ja) 弾性表面波デバイス用複合基板の製造方法
JP6250856B1 (ja) 表面弾性波デバイス用複合基板及びその製造方法とこの複合基板を用いた表面弾性波デバイス
CN109075758B (zh) 接合体和弹性波元件
JP6756843B2 (ja) 複合基板の製造方法
WO2020044925A1 (ja) 複合基板および複合基板の製造方法
CN111512549A (zh) 压电性材料基板与支撑基板的接合体及其制造方法
TWI787475B (zh) 接合體及彈性波元件
WO2021225101A1 (ja) 圧電体複合基板およびその製造方法
JP6771635B2 (ja) 複合ウェーハの製造方法
WO2021220737A1 (ja) 複合基板の製造方法および複合基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200825

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200924

R150 Certificate of patent or registration of utility model

Ref document number: 6770089

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150