JP4590854B2 - 圧電体デバイスの製造方法 - Google Patents

圧電体デバイスの製造方法 Download PDF

Info

Publication number
JP4590854B2
JP4590854B2 JP2003367417A JP2003367417A JP4590854B2 JP 4590854 B2 JP4590854 B2 JP 4590854B2 JP 2003367417 A JP2003367417 A JP 2003367417A JP 2003367417 A JP2003367417 A JP 2003367417A JP 4590854 B2 JP4590854 B2 JP 4590854B2
Authority
JP
Japan
Prior art keywords
piezoelectric
manufacturing
lower electrode
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003367417A
Other languages
English (en)
Other versions
JP2005135973A5 (ja
JP2005135973A (ja
Inventor
敦司 高桑
天光 樋口
節也 岩下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003367417A priority Critical patent/JP4590854B2/ja
Priority to US10/944,852 priority patent/US7200907B2/en
Publication of JP2005135973A publication Critical patent/JP2005135973A/ja
Publication of JP2005135973A5 publication Critical patent/JP2005135973A5/ja
Application granted granted Critical
Publication of JP4590854B2 publication Critical patent/JP4590854B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/09—Forming piezoelectric or electrostrictive materials
    • H10N30/093—Forming inorganic materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1607—Production of print heads with piezoelectric elements
    • B41J2/1609—Production of print heads with piezoelectric elements of finger type, chamber walls consisting integrally of piezoelectric material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1607—Production of print heads with piezoelectric elements
    • B41J2/161—Production of print heads with piezoelectric elements of film type, deformed by bending and disposed on a diaphragm
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1607—Production of print heads with piezoelectric elements
    • B41J2/1612—Production of print heads with piezoelectric elements of stacked structure type, deformed by compression/extension and disposed on a diaphragm
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/164—Manufacturing processes thin film formation
    • B41J2/1642—Manufacturing processes thin film formation thin film formation by CVD [chemical vapor deposition]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R31/00—Apparatus or processes specially adapted for the manufacture of transducers or diaphragms therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/077—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition
    • H10N30/078—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition by sol-gel deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R17/00—Piezoelectric transducers; Electrostrictive transducers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Dispersion Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、圧電体デバイスの製造方法に関する。
圧電体デバイスの一種である圧電体素子は、多結晶体からなる圧電体層と、この圧電体層を挟んで配置される上部電極及び下部電極とを備えた構造であり、上部電極と下部電極との間に電圧を印加して圧電体層に生ずる応力を利用した素子である。また、強誘電体デバイスの一種である強誘電体メモリ（ＦｅＲＡＭ）は、強誘電体層と、この強誘電体層を挟んで配置される上部電極及び下部電極とを備えた構造であり、強誘電体層が有する強誘電性によって上部電極及び下部電極に電荷が長期間蓄えられる性質を利用した不揮発性メモリである。上部電極及び下部電極の材料としては、Ｐｔ（プラチナ）、Ｉｒ（イリジウム）等の貴金属が用いられ、圧電体層及び強誘電体層の材料としては、例えばチタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３：ＰＺＴ）が用いられる。
これらの圧電体デバイス及び誘電体デバイスは、一般的にＳｉ（シリコン）等の基板上においてフォトリソグラフィー技術を用いて上部電極、下部電極、及び圧電体層又は強誘電体層を所定形状にパターニングすることで形成されていた。圧電体層は、例えば以下の工程を経てパターニングされる。まず、基板上の全面に圧電体層を形成した後で圧電体層の上面にレジストを塗布する。次に、レジストを所望の形状にパターニングしてレジストパターンを形成した後、レジストパターンをマスクとしてエッチング等によって圧電体層の不要な部分を除去する。最後にレジストパターンを剥離することで、所望形状のパターンを有する圧電体層を得ている。尚、上部電極、下部電極、及び強誘電体層についても同様の工程でパターニングが行われる。
しかしながら、上述の通りフォトリソグラフィー技術を用いたパターニングは、材料の使用効率が悪く、また工程が煩雑になるため、製造コストの上昇及び製造時間の長時間を招く一因になっているという問題があった。かかる問題を解消すべく、近年においては基板上の所望の領域のみにパターンを選択的に形成する選択成長法が案出されている。例えば、以下の特許文献１には、かかる方法を用いて下部電極、強誘電体層、及び上部電極を選択的に形成して強誘電体メモリを製造する方法が開示されている。
国際公開第ＷＯ００／０７５９９２号パンフレット
ところで、上述した選択成長法を用いて圧電体デバイス又は強誘電体デバイスを製造する場合には、下部電極上に圧電体層又は強誘電体層を選択的に形成し、更に圧電体層又は強誘電体層上に上部電極を選択的に形成する必要がある。しかしながら、従来は所望の配向を有する下部電極を形成するのが難しく、この配向性の悪い下部電極上に所望の向きに結晶配向が揃った圧電体層又は強誘電体層を効率的に形成することは困難であるという問題があった。
本発明は上記事情に鑑みてなされたものであり、所望の向きに結晶配向が揃った高い結晶性を有する圧電体層を備える圧電体デバイスの製造方法を提供することを目的とする。
上記課題を解決するために、本発明の圧電体デバイスの製造方法は、基板上に第１電極を形成する第１工程と、前記第１工程のあと、前記第１電極上に圧電体層を形成する第２工程と、前記第２工程のあと、前記圧電体層上に第２電極を形成する第３工程と、を有し、前記第２工程が、前記第１電極上に液体材料を含むミストを供給し前駆体を形成する工程と、前記前駆体にイオンビームを照射する工程と、を含む、ことを特徴としている。
この発明によれば、基板上に第１電極を形成した後に、第１電極上に液体材料を含むミストを供給して前駆体を形成し、この前駆体にイオンビームを照射することで第１電極上に圧電体層を形成し、その後に圧電体層上に第２電極を形成しているため、所望の向きに結晶配向が揃った高い結晶性を有する所望平面形状の圧電体層を得ることができる。また、第１電極上に供給される液体材料がサブミクロンオーダーの液滴であるミストとして供給されるため、第１電極上に形成する圧電体層が微細なものであっても、極めて高精度、且つ容易に形成することが可能になる。
ここで、本発明の圧電体デバイスの製造方法は、前記前駆体に照射されるイオンビームの照射角度が、前記前駆体の法線に対して３５〜６５°である、ことが好ましい。特に、照射角度を４２〜４７°或いは５２〜５７°程度とするのがより好ましい。このような照射角度に設定して、イオンビームを前駆体膜の表面に照射することにより、面内配向性の良好な圧電体層を形成することができる。
また、本発明の圧電体デバイスの製造方法は、前記圧電体層を構成する原子が前記第２工程におけるイオンビームの照射によって配列される、ことを特徴としている。
また、本発明の圧電体デバイスの製造方法は、前記第１工程の前に、前記基板上に絶縁層を形成する工程と、前記絶縁層上にバッファ層を形成する工程と、を含み、前記バッファ層を形成する工程が、バッファ層用ターゲットにレーザ光を照射して原子を叩き出す工程と、前記絶縁層にイオンビームを照射する工程と、を含む、ことを特徴としている。
この発明によれば、基板上に絶縁層及びバッファ層を順に形成してから、バッファ層上に第１電極を形成しているため、第１電極の結晶性を高めることができる。
ここで、前記絶縁層は、二酸化珪素（ＳｉＯ２）、二酸化ジルコニウム（ＺｒＯ２）、二酸化セリウム（ＣｅＯ２）、イットリア安定化ジルコニア（ＹＳＺ）、及びＧａ２Ｚｒ２Ｏ７の何れかにより形成され、又はこれらの内の少なくとも２つを積層した構造に形成されることが好ましい。
また、前記バッファ層は、酸化ストロンチウム（ＳｒＯ）、酸化マグネシウム（ＭｇＯ）、酸化カルシウム（ＣａＯ）、酸化バリウム（ＢａＯ）、及び三チタン酸ビスマス（Ｂｉ４Ｔｉ３Ｏ１２）、並びに層状ペロブスカイト構造を有する化合物の何れかにより形成されることが好ましい。
また、本発明の圧電体デバイスの製造方法は、前記第１工程の前に、前記基板上にバッファ層を形成する工程と、を含み、前記第１電極を形成する工程が、第１電極用ターゲットにレーザ光を照射して原子を叩き出す工程と、前記バッファ層にイオンビームを照射する工程と、を含む、ことを特徴としている。
ここで、本発明の圧電体デバイスの製造方法は、前記バッファ層が層状ペロブスカイト構造を有する、ことを特徴としている。
また、本発明の圧電体デバイスの製造方法は、前記圧電体層がペロブスカイト型結晶構造を含む、ことを特徴としている。
また、本発明の圧電体デバイスの製造方法は、前記第１電極が（１００）配向のルテニウム酸ストロンチウムにより構成される、ことを特徴としている。
この発明によれば、ペロブスカイト型結晶構造を有するルテニウム酸ストロンチウムにより第１電極を構成しているため、第１電極と圧電体層との密着性を高めることができるとともに、圧電体層をなす材質が第１電極に拡散するのを防止することができる。また、同様の構造を有する材料でバッファ層を形成することで、第１電極の結晶性を高めることができ、更には第１電極上に形成される圧電体層の結晶性を高めることができる。また、第１電極を（１００）配向に形成することで、第１電極上の圧電体層を電圧変位量（印加電圧に対する変形量）が大きな（１００）配向に形成することができる。以上により、電気特性が良好であり、且つ高い信頼性を有する圧電体デバイスを製造することができる。
また、本発明の圧電体デバイスの製造方法は、前記圧電体層が前記第１電極の結晶構造の影響を受けて結晶成長する、ことを特徴としている。
また、本発明の圧電対デバイスの製造方法は、前記第２工程におけるイオンビームが不活性ガスのイオンを用いる、ことが望ましい。
また、本発明の圧電体デバイスの製造方法は、前記第１工程と前記第２工程との間に、前記第１電極上に第１の部分と第２の部分とを形成する工程を含み、前記第１の部分における前記ミストに対する親和性が前記第２の部分における前記ミストに対する親和性より大きい、ことを特徴としている。
この発明によれば、ミストに対する親和性の差異を利用してミストの選択配置を行うことができる。これにより、圧電体層の平面形状を高い精度をもって所望の形状にすることができる。
ここで、上記第１の部分及び第２の部分は、例えば以下の第１〜第３の何れか方法で形成される。
第１に、前記ミストに対する親和性が前記第１電極よりも高い材料からなる表面修飾膜を用いて前記第１の部分を形成することにより、前記第１の部分及び前記第２の部分を形成する。
第２に、前記ミストに対する親和性が前記第１電極よりも低い材料からなる表面修飾膜を用いて前記第２の部分を形成する。
第３に、前記圧電体材料に対する親和性の異なる２種類の表面修飾膜を用い、前記２種類の表面修飾膜のうち、相対的に高い親和性を有する表面修飾膜により前記第１の部分を形成し、相対的に低い親和性を有する表面修飾膜により前記第２の部分を形成する。
更に、本発明の圧電体デバイスの製造方法は、前記第２の部分に自己組織化単分子膜が形成されている、ことを特徴としている。
この本発明によれば、自己組織化単分子膜を用いて第２の部分を形成しているため、第２の部分の形状を極めて高精度に制御することができ、また、かかるの部分の親和性の程度を極めて高精度に制御することができる。ここで、自己組織化単分子膜（ＳＡＭｓ：Self-Assembled Monolayers）は、固体表面へ分子を固定する方法であって高配向・高密度な分子層が形成可能な方法である自己組織化（ＳＡ：Self-Assembly）法によって作製される膜である。自己組織化法は、オングストロームオーダで分子の環境及び幾何学的配置を操作できる。
また、自己組織化単分子膜は、作製が簡便であるとともに、分子と第１電極との間に存在する化学結合のために膜の熱的安定性が高く、オングストロームオーダの分子素子を作製する上での重要技術である。また、自己組織化単分子膜は、基本的に自己集合プロセスであり、自発的に微細なパターンを形成することができる。従って、自己組織化単分子膜を用いれば、既存のリソグラフィー法では形成することができない緻密で超微細なパターンの形成が可能になる。
ここで、上記の自己組織化単分子膜として、有機珪素化合物及びチオール化合物の少なくとも一方を含むものを用いることが好ましい。有機珪素化合物（シランカップリング剤）又はチオール化合物を使用して、第２の部分を形成する自己組織化単分子膜を作ることができる。チオール化合物とは、メルカプト基（−ＳＨ）を持つ有機化合物（Ｒ１−ＳＨ）の総称である。シランカップリング剤とは、Ｒ２ ｎＳｉＸ４−ｎで表される化合物である。特に、Ｒ１又はＲ２がＣｎＦ２ｎ＋１ＣｍＨ２ｍであるようなフッ素原子を有する化合物は、他材料との親和性が低いので上記第２の部分を形成する自己組織化単分子膜の材料として好適である。
以下、図面を参照して本発明の実施形態による圧電体デバイスについて詳細に説明する。尚、以下の実施形態では主として圧電体デバイスの製造方法について説明するが、強誘電体デバイスも圧電体デバイスと同様の製造方法により製造される点に注意されたい。
〔圧電体デバイスの製造方法〕
本発明に係る圧電体デバイスの製造方法を概説すると以下の通りである。まず、基板上に絶縁層及びバッファ層を順に形成した後、ルテニウム酸ストロンチウム（ＳＲＯ）からなる下部電極を形成する工程を行う。次に、所定平面形状を有する圧電体層を形成するために、下部電極の表面に圧電体材料に対する濡れ性等が異なる複数の領域を形成する工程を行う。具体的には、圧電体材料に対する親和性を有する第１領域と、この第１領域よりも圧電体材料に対する親和性が低い第２領域とを形成する。
続いて、第１領域と第２領域との親和性の差に起因して生ずる各領域間での圧電体材料の堆積速度の差及び下部電極との間の密着性の差を利用して圧電体材料を選択的に成長させて、所定平面形状の圧電体層を形成する工程を行う。その後、圧電体層上に上部電極を形成する工程を行うことで、圧電体層と、この圧電体層を挟んで配置される上部電極及び下部電極とからなる構造を有する圧電体デバイスが製造される。以下、本発明の圧電体デバイスの製造方法の実施形態について説明する。
［第１実施形態］
図１は、本発明の第１実施形態による圧電体デバイスの製造方法を示す工程図である。本実施形態では、まず、図１（ａ）に示す通り、基板１０上に絶縁層１２及びバッファ層１４を形成する工程が行われる。ここで、基板１０は、例えば直径１００ｍｍ、厚さ２００μｍの（１１０）配向シリコン単結晶基板である。絶縁膜１２は、温度が１１００℃程度に設定された炉の中に基板１０を配置し、乾燥酸素を流して２２時間程度熱酸化させることで形成される。この絶縁膜１２は、二酸化珪素（ＳｉＯ２）からなり、膜厚が１μｍ程度に形成される。
尚、酸化膜１２は、上述の熱酸化法以外にＣＶＤ（Chemical Vapor Deposition：化学気相成長）法等の成膜法を用いて形成しても良い。また、絶縁膜１２は、上記の二酸化珪素以外に、二酸化ジルコニウム（ＺｒＯ２）、二酸化セリウム（ＣｅＯ２）、イットリア安定化ジルコニア（ＹＳＺ）、並びにＧａ２Ｚｒ２Ｏ７の何れかにより形成しても良く、又はこれらの内の少なくとも２つを積層した構造（例えば、二酸化セリウムとイットリア安定化ジルコニアとの積層構造）に形成しても良い。
基板１０上に絶縁層１２を形成すると、次に酸化ストロンチウム（ＳｒＯ）からなるバッファ層１４を形成する工程が行われる。バッファ層１４は、後で形成される下部電極の配向性向上を図るためのものであり、例えばイオンビーム照射を伴ったレーザ・アブレーション法を用いて以下の通り形成される。まず、絶縁膜１２が形成された基板１０を不図示の基板ホルダーに装填して真空装置内に設置する。この真空装置内には、基板１０に対向してバッファ層１４を形成するための構成元素を含むバッファ層用ターゲットが所定距離だけ離間して配置されている。尚、詳細は後述するが、この真空装置内にはバッファ層用ターゲット以外に、下部電極１６の構成元素を含む下部電極用ターゲットも所定距離だけ離間して配置されている。
次いで、例えばレーザ光をバッファ層用ターゲットに照射すると、バッファ層用ターゲットから酸素原子及び金属原子を含む原子が叩き出されてプルームが発生し、絶縁膜１２（基板１０）上に接触するようになる。また、これとほぼ同時に、絶縁膜１２の表面に対して、イオンビームを所定角度傾斜させて照射する。これによって、絶縁膜１２上に表面に垂直な方向及び表面に平行な方向ともに配向（面内配向）したバッファ層１４が形成される。
尚、上記の原子をバッファ層用ターゲットから叩き出す方法としては、レーザ光をバッファ層用ターゲット表面へ照射する方法以外に、例えばアルゴンガス（不活性ガス）プラズマ、電子線等をバッファ層用ターゲット表面へ照射（入射）する方法を用いることもできる。また、絶縁膜１２の表面に対するイオンビームの照射角度は、特に限定されないが、４２〜４７°程度とするのが好ましい。このような照射角度でイオンビームを絶縁膜１２の表面に照射することにより、立方晶（１００）配向で、且つ面内配向した（二軸配向した）バッファ層１４を形成することができる。
酸化ストロンチウムは、界面の密着性を確保するため、また潮解性を有しているため膜厚が薄いことが好ましい。このため、バッファ層１４の厚みは、例えば１０ｎｍ又はそれ以下の厚みに形成される。また、バッファ層１４は、上記の酸化ストロンチウム以外に、酸化マグネシウム（ＭｇＯ）、酸化カルシウム（ＣａＯ）、酸化バリウム（ＢａＯ）、及び三チタン酸ビスマス（Ｂｉ４Ｔｉ３Ｏ１２）、並びに層状ペロブスカイト構造を有する化合物の何れかにより形成しても良い。ここで、層状ペロブスカイト構造を有する化合物としては、例えばＹＢＣＯ（ＹＢａ２Ｃｕ３Ｏ７−ｘ）が挙げられる。更に、バッファ層１４は、レーザ・アブレーション法に限らず、スパッタ法等の公知のＰＶＤ（Physical Vapor Deposition：物理気相成長法）によって形成してもよい。
絶縁層１２及びバッファ層１４を形成すると、次に図１（ｂ）に示す通り、バッファ層１４上に下部電極１６を形成する工程が行われる。下部電極１６は、その上部に形成される圧電体層に電圧を印加するための一方の電極であり、基板１０上に形成される複数の圧電体層に共通な電極として機能するように形成される。下部電極１６は、（１００）配向のルテニウム酸ストロンチウム（ＳＲＯ）により構成される。ＳＲＯは、ペロブスカイト構造をとり、Ｓｒｎ＋１ＲｕｎＯ３ｎ＋１（ｎは１以上の整数）で表される。ｎ＝１のときにＳｒ２ＲｕＯ４となり、ｎ＝２のときＳｒ３Ｒｕ２Ｏ７となり、ｎ＝∞のときＳｒＲｕＯ３となる。本実施形態においては、導電性及び圧電体層の結晶性を高めるためＳｒＲｕＯ３とすることが最も好ましい。
下部電極１６の形成は、バッファ層１４を形成したときに用いた真空装置を用いて、例えばレーザ・アブレーション法で形成される。但し、下部電極１６を形成するときには、真空装置内に設けられる下部電極用ターゲットに対してレーザ光を照射して酸素原子及び各種金属原子を含む原子のプルームを発生させ、このプルームをバッファ層１４の表面（上面）に接触させてバッファ層１４上にペロブスカイト構造を有する金属酸化物をエピタキシャル成長させることで下部電極１６を形成する。尚、必要に応じて、バッファ層１４を形成する場合と同様に、イオンビームを照射しつつ下部電極１６を形成するようにしてもよい。これにより、より効率良く下部電極１６を形成することができる。
尚、下部電極１６の形成における各条件は、各種金属原子が、所定の比率（即ち、ペロブスカイト構造を有する金属酸化物における組成比）で、バッファ層１４上に到達し、且つ下部電極１６がエピタキシャル成長し得るものであれば良い。また、下部電極１６の結晶性を高めるにはレーザ・アブレーション法を用いることが好ましいが、下部電極１６はＭＯＣＶＤ法、スパッタ法等の方法により形成することもできる。
下部電極１６の形成が完了すると、次に図１（ｃ）に示す通り、下部電極１６の表面に部分的に表面修飾膜としての自己組織化単分子膜１８ａを形成する。これにより、圧電体材料に対する親和性において、下部電極１６の表面より低い親和性を有する低親和性領域（第２領域）Ａ２が形成され、この自己組織化単分子膜１８ａの形成領域以外の下部電極１６の表面が、圧電体材料に対して相対的に高い親和性を有する高親和性領域（第１領域）Ａ１となる。
自己組織化単分子膜は、例えば以下の通りの方法で形成する。まず、下部電極１６の表面を洗浄する。次に、チオール類の数μ〜数十μｍｏｌ／ｌエタノール溶液に、所定時間侵漬し、自己組織化単分子膜を作成する。その後、エタノール、純水の順に下部電極１６表面を洗浄する。必要であれば、下部電極１６表面を窒素雰囲気化で乾燥させる。以上で下部電極１６の全面に自己組織化単分子膜が形成される。次に、下部電極１６の表面における低親和性領域Ａ２となる部分全体上に、下部電極１６より圧電体材料に対する親和性の低い自己組織化単分子膜１８ａをパターン形成することで、所望パターンの低親和性領域Ａ２を形成する。この自己組織化単分子膜１８ａは、後続の工程で基板上に供給される圧電体材料の基板への付着を防止し得るものである。
自己組織化単分子膜１８ａは、下部電極１６の構成元素と反応可能な結合性官能基と、それ以外の直鎖分子とからなり、この直鎖分子の相互作用により極めて高い配向性を有する化合物を形成した膜である。この膜は、単分子を配向させていることから膜厚を極めて薄くすることができ、しかも分子レベルで均一な膜となる。このような構造により、膜表面には同じ分子が配列されることとなり、下部電極１６の表面に均一かつ優れた選択性を付与することが可能になる。
このような特性を備えた自己組織化単分子膜１８ａは、例えばシランカップリング剤（有機珪素化合物）やチオール化合物を用いて形成することができる。チオール化合物とは、メルカプト基（−ＳＨ）を持つ有機化合物（Ｒ１−ＳＨ）の総称をいう。シランカップリング剤とは、Ｒ２ ｎＳｉＸ４−ｎで表される化合物である。特に、Ｒ１又はＲ２がＣｎＦ２ｎ＋１ＣｍＨ２ｍであるようなフッ素原子を有する化合物は、他材料との親和性が小さく、低親和性領域を形成する材料として好適である。
次に、図１（ｄ）に示す通り、下部電極１６の表面における自己組織化単分子膜１８ａからなる低親和性領域Ａ２以外の部分（即ち、高親和性領域Ａ１）に圧電体材料を配置することで圧電体層２０を形成する工程が行われる。本実施形態では、圧電体層２０の構成物質を含む材料の溶液をミストにして下部電極１６上に供給することにより、高親和性領域Ａ１上に選択的に圧電体材料（溶液）を付着させて圧電体層２０を形成している。溶液をミストで供給するには、例えば、液体を噴射して壁に衝突させ、飛散したミストをキャリアガスで搬送するインジェクション法や、超音波により飛散させたミストを搬送する方法が適用できる。ここで、上記の溶液としては、例えばチタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３：ＰＺＴ）からなる圧電体層２０を形成する場合には、ＰＺＴを酢酸系溶媒に溶かした溶液を用いることができる。
この酢酸系溶媒は以下の方法で作製することができる。まず、酢酸鉛・三水和物（Ｐｂ（ＣＨ３ＣＯＯ）２・３Ｈ２Ｏ）、ジルコニウムアセチルアセトナート（Ｚｒ（ＣＨ３ＣＯＣＨＣＯＣＨ３）４）及び酢酸マグネシウム・三水和物（Ｍｇ（ＣＨ３ＣＯＯ）２・３Ｈ２Ｏ）を、酢酸を溶媒として攪拌する。初期は室温で攪拌し、次いで１００℃程度の雰囲気下で１０分から２０分間程度攪拌し、室温下で冷却する。次いでチタニウムテトライソプロポキシド（Ｔｉ（Ｏ−ｉ−Ｃ３Ｈ７）４）及びペンタエトキシニオブ（Ｎｂ（ＯＣ２Ｈ５）５）を加えて攪拌する。更に、ブトキシエタノール（Ｃ４Ｈ９ＯＣ２Ｈ４ＯＨ）を加えて室温下で５分間程度攪拌する。３％塩酸アルコールを加えて室温下で５分間程度攪拌する。更にアセチルアセトン（ＣＨ３ＣＯＣＨ２ＣＯＣＨ３）を加えて室温にて６０分間程度攪拌する。最後に、ポリエチレングリコール（ＨＯ（Ｃ２Ｈ４）ｎＨ）を加えて室温下で５分間程度攪拌する。以上の工程によって酢酸系溶媒が完成する。但し、溶媒等はこれに限るものではない。
そして、例えば上記の酢酸系溶媒をミストにして下部電極１６上に供給する。すると、下部電極１６上に塗布された酢酸系溶媒は、自己組織化単分子膜１８ａ上からは弾き出される作用（力）を受けて低親和性領域Ａ２以外の部分に集められる、又は低親和性領域Ａ２以外の部分から外に出ることを抑制される作用（力）を受ける。従って、下部電極１６の全面に亘って酢酸系溶媒（圧電体材料）を供給しても、また、低親和性領域Ａ２以外の部分に酢酸系溶媒を供給しても、その溶媒は低親和性領域Ａ２以外の部分全体（高親和性領域Ａ１）上に正確に充填されることとなる。ここで、酢酸系溶媒をサブミクロンオーダーの液滴であるミストとして供給しているため、第１領域に形成する圧電体層が微細なものであっても、極めて高精度、且つ容易に形成することができる。
下部電極１６上に酢酸系溶媒（圧電体材料の溶液）を付着させたならば、一定温度（例えば１８０℃）で一定時間（例えば１０分間程度）乾燥させる。この乾燥工程により溶媒であるブトキシエタノールが蒸発する。乾燥後、更に大気中で所定の高温（例えば４００℃）で一定時間脱脂する。脱脂により金属に配位している有機配位子が熱分解され、金属が酸化されて金属酸化物となる。この付着→乾燥→脱脂の各工程を所定回数、例えば８回繰り返して８層のセラミックス層を積層する。これらの乾燥や脱脂により溶液中の金属アルコキシドが加水分解、重縮合され金属−酸素−金属のネットワークが形成される。
上記付着→乾燥→脱脂の工程を繰り返し行う場合において、所定数積層後に圧電体層２０の結晶化を促進し、圧電特性を高めるための熱処理を行うこともできる。例えば、８層積層の圧電体層２０を形成する場合に、４層積層後に酸素雰囲気下で、６００℃×５分間、及び７２５℃×１分間の高速熱処理（ＲＴＡ）を行う。更に、８層積層後に、酸素雰囲気下で、６５０℃×５分間、及び９００℃×１分間のＲＴＡを行う。このような熱処理を行うことで、圧電体層２０中に含まれるアモルファス相を結晶化することができる。
以上の工程により、下部電極１６上に選択的に１〜２μｍ程度範囲の厚みを有する圧電体層２０を形成することができる。ここで、圧電体層２０はＳＲＯからなる下部電極１６の結晶構造の影響を受けて結晶成長する。本実施形態では（１００）配向の下部電極１６上に圧電体層２０を形成するため、圧電体層２０を電圧変位量（印加電圧に対する変形量）が大きな（１００）配向に形成することができる。また、本実施形態では、ＳＲＯからなる下部電極１６上に圧電体層２０を形成しているため、結晶配向が揃った高い結晶性を有する圧電体層２０にすることができる。更に、下部電極１６をなすＳＲＯと圧電体層２０をなすＰＺＴとは共にペロブスカイト型結晶構造を有しているため、下部電極１６と圧電体層２０との密着性を高めることができるとともに、圧電体層２０をなす材質（例えば、Ｐｂ）が下部電極１６に拡散するのを防止することができる。従って、電気特性が良好であり、且つ信頼性を高めることができる。また、本実施形態においては、圧電体層２０はエッチング工程を行うことなく形成されおり、極めて簡便に所定形状の圧電体層２０を形成することができる。
尚、以上説明した実施形態においては、酢酸系溶媒をミストにて下部電極１６上に供給する場合を説明したが、酢酸系溶媒を下部電極１６上に供給する方法としては、スピンコート法やディップ法等の液体を直接下部電極１６上に塗布する方法、又はインクジェットノズル等から液体を吐出して直接下部電極１６上に供給する液滴吐出方法を用いることもできる。また、下部電極１６上への圧電体材料の供給には、ＰＶＤ法やＣＶＤ法等の気相法を用いることもできる。尚、気相法を用いる場合、圧電体層２０を構成する材料の気体やプラズマを下部電極１６上に供給し、堆積させることにより高親和性領域Ａ１に選択的に圧電体層２０を形成する。
また、圧電体層２０の具体的組成としては、特に限定されるものではないが、上記のＰＺＴ以外にチタン酸鉛ランタン（（Ｐｂ，Ｌａ）ＴｉＯ３）、ジルコニウム酸鉛ランタン（（Ｐｂ，Ｌａ）ＺｒＯ３：ＰＬＺＴ）、マグネシウムニオブ酸チタン酸鉛（Ｐｂ（Ｍｇ，Ｎｂ）ＴｉＯ３：ＰＭＮ−ＰＴ）、マグネシウムニオブ酸ジルコン酸チタン酸鉛（Ｐｂ（Ｍｇ，Ｎｂ）(Ｚｒ，Ｔｉ)Ｏ３：ＰＭＮ−ＰＺＴ）、亜鉛ニオブ酸チタン酸鉛（Ｐｂ（Ｚｎ，Ｎｂ）ＴｉＯ３：ＰＺＮ−ＰＴ）、スカンジウムニオブ酸チタン酸鉛（Ｐｂ（Ｓｃ，Ｎｂ）ＴｉＯ３：ＰＳＮ−ＰＴ）、ニッケルニオブ酸チタン酸鉛（Ｐｂ（Ｎｉ，Ｎｂ）ＴｉＯ３：ＰＮＮ−ＰＴ）、（Ｂａ１−ｘＳｒｘ）ＴｉＯ３（０≦ｘ≦０．３）、Ｂｉ４Ｔｉ３Ｏ１２、ＳｒＢｉ２Ｔａ２Ｏ９、ＬｉＮｂＯ３、ＬｉＴａＯ３、ＫＮｂＯ３のうちの何れかであることが好ましい。例えば、マグネシウムニオブ酸ジルコニウム酸チタン酸鉛であれば、Ｐｂ（Ｍｇ１／３Ｎｂ２／３）０．１Ｚｒ０．５０４Ｔｉ０．３９６Ｏ３という組成が好適である。
圧電体層２０を形成すると、次に圧電体層２０上に上部電極（図示省略）を形成する工程が行われる。この上部電極は、圧電体層２０に電圧を印加するための他方の電極となり、導電性を有する材料、例えば白金（Ｐｔ）、イリジウム（Ｉｒ）、アルミニウム（Ａｌ）等で構成されている。アルミニウムを用いる場合、電蝕対策のため更にイリジウム等を積層する。以上の工程を経ることによって、圧電体層と、この圧電体層を挟んで配置される上部電極及び下部電極とからなる構造を有する圧電体デバイスが製造される。
［第２実施形態］
図２は、本発明の第２実施形態による圧電体デバイスの製造方法を示す工程図である。図２（ａ）に示す通り、本実施形態においても第１実施形態と同様の方法で、基板１０上に絶縁層１２、バッファ層１４、及び下部電極１６を順に形成し、下部電極１６上の所定領域に自己組織化単分子膜１８ａを形成することで、高親和性領域（第１領域）Ａ１及び低親和性領域（第２領域）Ａ２を形成する。
次に、圧電体層２０の構成物質を含む材料の溶液をミストにして下部電極１６上に供給すると同時に、図２（ｂ）に示す通り下部電極１６上にイオンビームＩＢを照射してイオンビームアシスト法により圧電体層２０の形成を開始する。本実施形態においては、図２（ｃ）に示す通り、溶液をミストにして下部電極１６上に供給して圧電体層２０を形成している最中は、イオンビームＩＢを常時下部電極１６上に照射し続けている。イオンビームアシスト法を用いて圧電体層２０を形成することで、圧電体層２０の配向性を制御することができるため配向方向が揃ったものが得られるとともに、プロセス温度を低下させることができるため、より高い特性を有する圧電体層２０を形成することができる。
尚、以上の説明では、圧電体層２０の構成物質を含む材料の溶液をミストにして下部電極１６上に供給する場合を例に挙げて説明したが、レーザデポジション、スパッタ、ＣＶＤ法等を用いて圧電体層２０を構成する材料の気体やプラズマを下部電極１６上に供給し、堆積させる場合にもイオンビームアシスト法を用いることができる。また、本実施形態においては、イオンビームＩＢの照射により圧電体層２０の配向性を制御することができるため、下部電極１６の材料として白金（Ｐｔ）を用いることもできるが、結晶性等を考慮すると第１実施形態と同様にＳＲＯを用いて下部電極１６を形成することが好ましい。
［第３実施形態］
図３は、本発明の第３実施形態による圧電体デバイスの製造方法を示す工程図である。図３（ａ）に示す通り、本実施形態においても第１実施形態と同様の方法で、基板１０上に絶縁層１２、バッファ層１４、及び下部電極１６を順に形成し、下部電極１６上の所定領域に自己組織化単分子膜１８ａを形成することで、高親和性領域（第１領域）Ａ１及び低親和性領域（第２領域）Ａ２を形成する。
次に、第２実施形態と同様に、圧電体層の構成物質を含む材料の溶液をミストにして下部電極１６上に供給すると同時に、下部電極１６上にイオンビームＩＢを照射してイオンビームアシスト法により圧電体層の形成を開始する。本実施形態では図３（ｂ）に示す通りイオンビームアシスト法により第１層２０ａを形成し、次いで図３（ｃ）に示す通りイオンビームＩＢの照射を止めてミストの供給を継続して第２層２０ｂを形成する。
このように本実施形態では、第１層２０ａ及び第２層２０ｂからなる圧電体層を形成しているが、イオンビームＩＢの照射を止めて形成した第２層２０ｂは、面内配向された第１層２０ａの影響を受けて結晶成長するため、配向性が良好な層となる。よって、イオンビームの発生のために消費されるエネルギーを抑えつつ低コストで配向性が良好な膜を形成することができる。また、イオンビームアシストを止めて堆積する際には堆積中の薄膜がイオンビームによりエッチングされることがないので、本実施形態では圧電体層の形成に要する時間を短縮することができるという利点がある。
尚、レーザデポジション、スパッタ、ＣＶＤ法等を用いて圧電体層を構成する材料の気体やプラズマを下部電極１６上に供給し、堆積させる場合にも本実施形態を適用することができる。また、本実施形態においては、イオンビームＩＢの照射により形成開始時点における圧電体層の配向性を制御することができるため、下部電極１６の材料として白金（Ｐｔ）を用いることもできるが、結晶性等を考慮すると第１実施形態と同様にＳＲＯを用いて下部電極１６を形成することが好ましい。更に、以上の説明では、第１層２０ａ上に第２層２０ｂを形成する場合を例に挙げて説明したが、イオンビームアシストの実行及び停止を複数回繰り返すことにより、上記第１層及び第２層の上に、更にイオンビームアシスト法により面内配向に形成された層を含んでも良い。また、その上に更にイオンビームアシストを止めて堆積した層を含んでも良い。また、その上に更に上記と同様の層の繰り返しを含んでも良い。
［第４実施形態］
図４は、本発明の第４実施形態による圧電体デバイスの製造方法を示す工程図である。図４（ａ）に示す通り、本実施形態においても第１実施形態と同様の方法で、基板１０上に絶縁層１２、バッファ層１４、及び下部電極１６を順に形成し、下部電極１６上の所定領域に自己組織化単分子膜１８ａを形成することで、高親和性領域（第１領域）Ａ１及び低親和性領域（第２領域）Ａ２を形成する。
次に、圧電体層の構成物質を含む材料の溶液をミストにして下部電極１６上に供給し、図４（ｂ）に示す通り、圧電体層の前駆体２２を形成する。次いで、一定温度で一定時間乾燥させ、下部電極１６上に供給した溶液の溶媒を蒸発させる。乾燥温度は１５０℃以上、２００℃以下であることが好ましく、乾燥時間は５分以上、１５分以下であることが好ましい。乾燥後、更に大気雰囲気下において所定の高温で一定時間脱脂し、金属に配位している有機の配位子を熱分解させ、金属酸化物とする。
脱脂温度は３００℃以上、５００℃以下であることが好ましい。脱脂時間は５分以上、９０分以下であることが好ましい。脱脂温度を高めに設定すると、前駆体２２の中に多数の微結晶粒が生じやすい。これら溶液の供給、乾燥、脱脂の各工程を所定回数、例えば２回繰り返して２層からなる前駆体２２を積層する。これらの乾燥と脱脂処理により、溶液中の金属アルコキシドと酢酸塩とは配位子の熱分解を経て金属、酸素、金属のネットワークを形成する。
脱脂の後、図４（ｃ）に示す通り、前駆体２２に所定角度からイオンビームＩＢを照射して圧電体層２４を形成する。イオンビームＩＢの照射によって前駆体２２中の原子を所定の配列にすることができ、配向性が良好な圧電体層２４が得られる。尚、イオンビームＩＢの照射により原子の配列を制御することができる原理は必ずしも明らかではないが、イオンビームを所定の角度から照射することにより、ある金属原子は前駆体２２から弾き飛ばされ、ある金属原子は他の金属原子の陰に押しやられることにより、金属原子が所定の配列になるものと推測される。
尚、イオンビームを照射する際には、下部電極１６上に前駆体２２が形成された基板１０を基板ホルダーに装填して真空装置内に設置する。この真空装置には、例えば、Ｋａｕｆｆｍａｎイオン源等が備えられており、真空装置内の所定の位置にイオンビームを照射できるようになっている。尚、イオンビームとしては、特に限定されないが、例えば、アルゴン、ヘリウム、ネオン、キセノン、クリプトン等の不活性ガスの内の少なくとも一種のイオン、又は、これらのイオンと酸素イオンとの混合イオン等が挙げられる。
また、イオンビームＩＢの前駆体２２の表面の法線方向に対する照射角度は、特に限定されないが、３５〜６５°程度とするのが好ましい。特に、照射角度を４２〜４７°或いは５２〜５７°程度とするのがより好ましい。このような照射角度に設定して、イオンビームを前駆体膜の表面に照射することにより、正方晶（１００）配向で、かつ、面内配向性の良好な圧電体層２４を形成することができる。
［第５実施形態］
図５は、本発明の第５実施形態による圧電体デバイスの製造方法を示す工程図である。上述した第２〜第４実施形態は下部電極１６上の圧電体層の形成方法が第１実施形態と相違していたが、本実施形態では自己組織化単分子膜の形成方法が第１実施形態と相違する。本実施形態では、まず基板１０上に絶縁層１２、バッファ層１４、及び下部電極１６を順に形成する。次いで、図５（ａ）に示す通り、下部電極１６上に、表面修飾膜としての親液性の自己組織化単分子膜１８ｂからなる高親和性領域Ａ１を形成する。この高親和性領域Ａ１は、下部電極１６上における圧電体層２０の形成領域と同一領域にすることが好ましい。自己組織化単分子膜１８ｂの形成方法については、第１実施形態で説明した方法を適用することができる。
圧電体材料に対して高い親和性を有する自己組織化単分子膜１８ｂは、シランカップリング剤（有機珪素化合物）又はチオール化合物を用いて形成することができる。チオール化合物はメルカプト基（−ＳＨ）を持つ有機化合物（Ｒ１−ＳＨ）である。そして、メルカプト基又は−ＣＯＯＨを有する化合物は、他材料との親和性が高く、高親和性領域Ａ１を形成する自己組織化単分子膜１８ｂの材料として好適である。
次いで、図５（ｂ）に示す通り、下部電極１６の表面における自己組織化単分子膜１８ｂからなる高親和性領域Ａ１に圧電体層２０を形成する。この圧電体層２０の形成方法については、前述した第１〜第４実施形態で説明した形成方法と同様の形成方法を用いることができる。下部電極１６上に圧電体材料を供給すると、圧電体材料は自己組織化単分子膜１８ｂに引きつけられ、自己組織化単分子膜１８ｂ以外の部分からは弾き出される作用を受ける。従って、下部電極１６の全面に亘って圧電体材料を供給しても、また、高親和性領域Ａ１に圧電体材料を塗布しても、その圧電体材料は高親和性領域Ａ１全体に正確に充填されることとなる。
そして、下部電極１６上に酢酸系溶媒（圧電体材料の溶液）を付着させた後で、第１〜第４実施形態で説明した処理を下部電極１６上に付着した圧電体材料に施すことで、下部電極１６上に選択的に圧電体層２０を形成することができる。このように、本実施形態においても、エッチング工程を行うことなく下部電極１６上に所定平面形状の圧電体層２０を極めて簡便に形成することができる。
［第６実施形態］
図６は、本発明の第６実施形態による圧電体デバイスの製造方法を示す工程図である。本実施形態も第５実施形態と同様に、自己組織化単分子膜の形成方法が第１実施形態と相違する。本実施形態では、まず基板１０上に絶縁層１２、バッファ層１４、及び下部電極１６を順に形成する。次いで、図６（ａ）に示す通り、下部電極１６上に、圧電体材料に対して親和性の低い自己組織化単分子膜１８ａからなる低親和性領域Ａ２と、この自己組織化単分子膜１８ａより圧電体材料に対する親和性が高い自己組織化単分子膜１８ｂからなる高親和性領域Ａ１とを形成する。ここで、例えば、高親和性領域Ａ１は下部電極１６上における圧電体層２０の形成領域と同一の領域とし、低親和性領域Ａ２は圧電体層２０の形成領域を囲む領域とする。
また、下部電極１６における低親和性領域Ａ２の形成は、高親和性領域Ａ１の形成より前に行うことが好ましい。例えば、先に高親和性領域Ａ１（即ち自己組織化単分子膜１８ｂ）を形成し、その後に低親和性領域Ａ２（自己組織化単分子膜１８ａ）を形成する場合、低親和性領域Ａ２を形成するときに高親和性領域Ａ１に、低親和性領域Ａ２の構成材料等が侵入し易くなり、精密な領域パターンが形成しにくくなる。一方、先に低親和性領域Ａ２を形成した場合は、低親和性領域Ａ２には高親和性領域Ａ１の構成材料等も侵入しにくいので、より簡便にかつ高精度に所望パターンの低親和性領域Ａ２及び高親和性領域Ａ１を形成することができる。
次いで、図６（ｂ）に示す通り、下部電極１６の表面における自己組織化単分子膜１８ｂからなる高親和性領域Ａ１に圧電体層２０を形成する。この圧電体層２０の形成方法については、先の第１〜第４実施形態で説明した形成方法と同様の形成方法を用いることができる。下部電極１６の表面に圧電体材料を供給すると、圧電体材料は自己組織化単分子膜１８ｂには引きつけられ、自己組織化単分子膜１８ａからは弾き出される作用を受ける。従って、下部電極１６の全面に亘って圧電体材料を供給しても、また、高親和性領域Ａ１に圧電体材料を塗布しても、その圧電体材料は高親和性領域Ａ１全体に正確に充填されることとなる。
そして、下部電極１６上に酢酸系溶媒（圧電体材料の溶液）を付着させた後で、第１〜第４実施形態で説明した処理を下部電極１６上に付着した圧電体材料に施すことで、下部電極１６上に選択的に圧電体層２０を形成することができる。このように、本実施形態においても、エッチング工程を行うことなく下部電極１６上に所定平面形状の圧電体層２０を極めて簡便に形成することができる。
以上の第１〜第６実施形態では、高親和性領域Ａ１及び低親和性領域Ａ２を下部電極１６上に形成するに際して、所定の表面特性を与える自己組織化単分子膜１８ａ，１８ｂを用いた場合について説明したが、下部電極１６上に選択的に圧電体材料を配置し得る手段であれば、他の方法によって第１領域Ａ１及び第２領域を形成してもよい。例えば、酸素プラズマ処理により、下部電極１６の表面と圧電体材料との親和性を高める処理を行った後、下部電極１６上の所定領域にフッ素系化合物を選択的に形成すれば、このフッ素系化合物の形成領域を低親和性領域Ａ２とすることができ、残る領域を高親和性領域Ａ１とすることができる。或いは、プラズマ処理により下部電極１６上にフッ素系化合物を形成することで下部電極１６と圧電体材料との親和性を小さくした後、かかるフッ素系化合物に対して部分的に紫外線を照射することで、下部電極１６上の所望の領域に高親和性領域Ａ１を形成し、残る領域を低親和性領域Ａ２とすることもできる。
〈表面修飾膜の形成方法〉
次に、以上説明した本発明の第１〜第６実施形態において下部電極１６上に表面修飾膜として設けられる自己組織化単分子膜の具体的な形成方法について説明する。
《第１形成方法》
図７は、本発明の第１〜第６実施形態で用いられる自己組織化単分子膜の第１形成方法を示す模式断面図である。まず、図７（ａ）に示す通り、下部電極１６の上面にマスク材となるレジスト２６のパターンを形成する。このレジスト２６のパターンは、露光装置等でレジストをパターンニングするリソグラフィ方式、又はインクジェットノズル等から液状材料を下部電極１６上の所望部位に吐出する液滴吐出方式等によって形成することができる。また、レジスト２６のパターンは、図１に示す自己組織化単分子膜１８ａ（第２領域）又は、図５に示す自己組織化単分子膜１８ｂ（第１領域）に相当するパターン、即ち圧電体層２０の形成領域又はそれ以外の領域に相当するパターンとする。
その後、図７（ｂ）に示す通り、レジスト２６が形成された下部電極１６の表面全体に、自己組織化単分子膜１８を成膜する。この自己組織化単分子膜１８を形成するに際して、圧電体材料に対する親和性が下部電極１６より低い材料を用いることで自己組織化単分子膜１８ａを形成することができ、圧電体材料に対する親和性が下部電極１６より高い材料を用いることで、自己組織化単分子膜１８ｂを形成することができる。
自己組織化単分子膜１８は、ＣＶＤ法等の気相成長法によって形成しても良いし、スピンコート法又はディップ法等の液相を用いた方法によって形成することもできる。液相を用いる場合には、液体又は溶媒に溶解させた物質を使用する。例えば、液相を用いてチオール化合物からなる自己組織化単分子膜１８を形成するには、前述したチオール化合物を、ジクロロメタン、トリクロロメタン等の有機溶剤に溶かして０．１〜１０ｍＭ程度の溶液としたものを用いることができる。その後、図７（ｃ）に示す通り、下部電極１６上からレジスト２６を剥離する。このレジスト２６の剥離により、レジスト２６上に成膜されていた自己組織化単分子膜１８も下部電極１６上から剥離される。これにより、下部電極１６の表面において所望パターンの第１領域又は第２領域となる自己組織化単分子膜１８（１８ａ，１８ｂ）を形成することができる。
《第２形成方法》
図８は、本発明の第１〜第６実施形態で用いられる自己組織化単分子膜の第２形成方法を示す模式断面図である。まず、図８（ａ）に示す通り、下部電極１６の全面に亘って自己組織化単分子膜１８を成膜する。尚、下部電極１６の表面における一部領域にのみ自己組織化単分子膜１８を成膜するものとしてもよい。ここで、圧電体材料に対する親和性が下部電極１６より低い材料を用いることで自己組織化単分子膜１８ａ（第２領域）を形成することができ、圧電体材料に対する親和性が下部電極１６より高い材料を用いることで、自己組織化単分子膜１８ｂ（第１領域）を形成することができる。
その後、図８（ｂ）に示す通り、光Ｌを用いて不要な部分の自己組織化単分子膜１８を直接的に除去する。ここで、不要な部分とは、例えば自己組織化単分子膜１８が、圧電体材料に対して、下部電極１６より低い親和性を有するときは圧電体形成領域の部分であり、下部電極１６より高い親和性を有するときは圧電体形成領域以外の部分である。これにより、下部電極１６の表面において所望パターンの第１領域又は第２領域となる自己組織化単分子膜１８を形成することができる。
ここで、光Ｌを用いて自己組織化単分子膜１８を部分的に除去する場合、その光の波長は２５０ｎｍ以下であることが好ましい。波長２５０ｎｍ以下の光は、高エネルギーを有するため、自己組織化単分子膜１８の種類にかかわらず、その自己組織化単分子膜１８を除去することができるからである。尚、不要な部分の自己組織化単分子膜１８を除去する場合には、光Ｌに代えて電子線又はイオンビームを用いることもできる。また、光Ｌ又は電子線若しくはイオンビームによって自己組織化単分子膜１８を除去する代わりに、光Ｌ又は電子線若しくはイオンビームによって自己組織化単分子膜１８の表面特性を改質することとしてもよい。これにより、自己組織化単分子膜１８の圧電体材料に対する親和性を簡易に且つ高精度に制御することができる。
《第３形成方法》
図９は、本発明の第１〜第６実施形態で用いられる自己組織化単分子膜の第３形成方法を示す模式断面図である。まず、図９（ａ）に示す通り、所望のスタンプ（転写型）３０を作成する。このスタンプ３０は、シリコーンゴム又はポリジメチルシロキサン（ＰＤＭＳ）等で形成することができる。このスタンプ３０における凸部の形状は、上記高親和性領域Ａ１又は低親和性領域Ａ２の形状と同一とする。スタンプ３０における凸部は、基材をエッチングして形成してもよい。或いは、基材をエッチングして凸部の反転形状を有する原盤を形成し、この原盤の形状をシリコーンゴム又は樹脂等に転写することで凸部を形成してもよい。また、例えばスタンプ３０として、マイクロコンタクトプリンティング（μＣＰ）用のスタンプを使用してもよい。その場合、ポリジメチルシロキサン（ＰＤＭＳ）等でスタンプ３０を形成してもよい。
その後、図９（ｂ）に示す通り、スタンプ３０上に自己組織化単分子膜１８を成膜する。ここで、自己組織化単分子膜１８は、形成する高親和性領域Ａ１、低親和性領域Ａ２の別に応じて異なる材料を選択する。例えば、ポリジメチルシロキサン（ＰＤＭＳ）等で形成されたスタンプ３０を、自己組織化単分子膜を構成する物質を溶媒に溶かしてなる溶液に一旦漬け、その後スタンプ３０に付着した溶液を乾燥させることなどで、自己組織化単分子膜１８をスタンプ３０上に成膜する。
その後、図９（ｃ）に示す通り、スタンプ３０を下部電極１６上の所望部位に押し付けて、マイクロコンタクトプリンティング（μＣＰ）を行い、下部電極１６上に自己組織化単分子膜１８を転写する。マイクロコンタクトプリンティングは、凸版印刷の一種である。そして、図９（ｄ）に示す通り、スタンプ３０を下部電極１６から離間させることで下部電極１６上の所望部位に自己組織化単分子膜１８からなる領域（高親和性領域Ａ１又は低親和性領域Ａ２）が形成される。その後、スタンプ３０は再利用することができ、上記図９（ａ）から図９（ｄ）に示す工程を１つのスタンプ３０で繰り返し行うことができる。
この自己組織化単分子膜の形成方法では、スタンプ３０の表面と自己組織化単分子膜１８との密着性が、下部電極１６における低親和性領域Ａ２又は高親和性領域Ａ１が形成される部分と自己組織化単分子膜１８との密着性よりも弱くなるように、スタンプ３０、自己組織化単分子膜１８、及び下部電極１６それぞれの材質を選定することが好ましい。これにより、上記転写を良好に実行することが可能となる。また、この自己組織化単分子膜の形成方法では、スタンプ３０の表面と自己組織化単分子膜１８との密着性が、下部電極１６における低親和性領域Ａ２又は高親和性領域Ａ１が形成される部分と自己組織化単分子膜１８との密着性よりも弱くなるように、スタンプ３０、自己組織化単分子膜１８、又は、下部電極１６の温度制御をすることが好ましい。これにより、上記転写処理を良好に制御することが可能となる。
また、この自己組織化単分子膜の形成方法では、図９（ｃ）に示す通り、スタンプ３０を下部電極１６の表面に押し付けて自己組織化単分子膜１８を下部電極１６に接着させた後に、アブレーションさせて自己組織化単分子膜１８をスタンプ３０から剥離することが好ましい。具体的には、例えば、スタンプ３０を透明な部材で構成する。そして、スタンプ３０の裏面からの紫外線域のレーザ（例えばエキシマレーザ）のビームを照射することで、スタンプ３０とその上の自己組織化単分子膜１８との間にレーザ・アブレーションを発生させる。ここにいうレーザ・アブレーションとは、紫外線の範囲のビームを照射して、固体と膜との界面で、ビームの光吸収エネルギーによりガスなどを発生させ、その固体と膜とを分離する技術である。これにより、スタンプ３０から自己組織化単分子膜１８を良好に剥離することができる。
〔強誘電体デバイスの製造方法〕
次に、強誘電体デバイスの製造方法について説明する。強誘電体デバイスは、強誘電体層と、この強誘電体層を挟んで配置される上部電極及び下部電極とを備えた構造であり、上述した圧電体デバイスと類似の構造である。従って、以下に説明する強誘電体デバイスの製造方法は、基本的には上述した圧電体デバイスの製造方法と同様である。
つまり、強誘電体デバイスの製造方法は、まず基板上に絶縁層及びバッファ層を順に形成した後、ルテニウム酸ストロンチウム（ＳＲＯ）からなる下部電極を形成する工程を行う。次に、所定平面形状を有する強誘電体層を形成するために、下部電極の表面に強誘電体材料に対する濡れ性等が異なる複数の領域を形成する工程を行う。具体的には、強誘電体材料に対する親和性を有する第１領域と、この第１領域よりも強誘電体材料に対する親和性が低い第２領域とを形成する。
続いて、第１領域と第２領域との親和性の差に起因して生ずる各領域間で強誘電体材料の堆積速度の差及び下部電極との間の密着性の差を利用して強誘電体材料を選択的に成長させて、所定平面形状の強誘電体層を形成する工程を行う。強誘電体層の形成方法は、上述したように、ミスト法、ＣＶＤ法等、ミスト法とイオンビームアシスト法とを用いる方法、ＣＶＤ法等とイオンビームアシスト法とを用いる方法、強誘電体材料（強誘電体材料を含む溶液）を下部電極上に設けた後に脱脂を行い、その後イオンビームを照射する、などを用いることができる。その後、強誘電体層上に上部電極を形成する工程を行うことで、強誘電体層と、この強誘電体層を挟んで配置される上部電極及び下部電極とからなる構造を有する強誘電体メモリ（ＦｅＲＡＭ）等の強誘電体デバイスが製造される。
但し、前述した圧電体デバイスの製造方法においては、圧電体層２０を電圧変位量（印加電圧に対する変形量）が大きな（１００）配向に形成していたが、強誘電体デバイスの場合には電圧変位量が小さい方が好ましい。このため、下部電極を（００１）配向又は（１１１）配向に形成し、強誘電体層も（００１）配向又は（１１１）配向とすることが好ましい。
尚、強誘電体層の材質としては、チタン酸鉛（ＰｂＴｉＯ３）、チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３：ＰＺＴ）、ジルコン酸鉛（ＰｂＺｒＯ３）、チタン酸鉛ランタン（（Ｐｂ，Ｌａ）ＴｉＯ３）、ジルコン酸チタン酸鉛ランタン（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ３）、又はマグネシウムニオブ酸ジルコニウムチタン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）（Ｍｇ，Ｎｂ）Ｏ３）等を使用することができる。或いは、Ｓｒ、Ｂｉ、Ｔａを構成元素として有するＳＢＴを使用することもできる。
〔液滴吐出ヘッド〕
次に、液滴吐出ヘッドについて説明する。図１０は、液滴吐出ヘッドの分解斜視図であり、図１１は、液滴吐出ヘッドの主要部の一部を示す透視図である。図１０に示す液滴吐出ヘッド１００は、ノズル板１１０、圧力室基板１２０、振動板１３０、及び筐体１４０を備えて構成されている。
図１０に示す通り、圧力室基板１２０は、キャビティ１２１、側壁１２２、リザーバ１２３、及び供給口１２４を備えている。キャビティ１２１は、圧力室であってシリコン等の基板をエッチングすることにより形成されるものである。側壁１２２は、キャビティ１２１間を仕切るよう構成され、リザーバ１２３は、各キャビティ１２１にインク充填時にインクを供給可能な共通の流路として構成されている。供給口１２４は、各キャビティ１２１にインクを導入可能に構成されている。
図１１に示す通り、振動板１３０は、圧力室基板１２０の一方の面に貼り合わせ可能に構成されている。振動板１３０には前述した圧電体デバイスの一部である圧電体素子１５０が設けられている。圧電体素子１５０は、ペロブスカイト構造を持つ強誘電体の結晶であり、振動板１３０上に所定の形状で形成されて構成されている。ノズル板１１０は、圧力室基板１２０に複数設けられたキャビティ（圧力室）１２１の各々に対応する位置にそのノズル穴１１１が配置されるよう、圧力室基板１２０に貼り合わせられている。ノズル板１１０を貼り合わせた圧力室基板１２０は、さらに、図１０に示す通り、筐体１４０に填められて液滴吐出ヘッド１００を構成している。
図１２は、液滴吐出ヘッドの主要部の一部を示す断面図である。図１２に示す通り、振動板１３０は、絶縁膜１３１及び下部電極１３２を積層して構成され、圧電体素子１５０は圧電体層１５１及び上部電極１５２を積層して構成されている。下部電極１３２、圧電体層１５１、及び上部電極１５２によって圧電体デバイスが構成されている。
絶縁膜１３１は、導電性のない材料、例えばシリコン基板を熱酸化等して形成された二酸化珪素により構成され、圧電体層の体積変化により変形し、キャビティ１２１の内部の圧力を瞬間的に高めることが可能に構成されている。下部電極１３２は、圧電体層に電圧を印加するための上部電極１５２と対になる電極であり、ＳＲＯ（ルテニウム酸ストロンチウム）から構成されている。
圧電体層１５１は、前述したＰＺＴ（チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）等から形成されている。尚、圧電体層１５１をあまり厚くすると、層全体の厚みが厚くなり、高い駆動電圧が必要となり、あまり薄くすると、膜厚を均一にできず各圧電体素子の特性がばらついたり、製造工数が多くなり、妥当なコストで製造できなくなったりする。従って、圧電体層１５１の厚みは５００ｎｍ〜２０００ｎｍ程度が好ましい。また、上部電極１５２は、圧電体層に電圧を印加するための一方の電極となり、導電性を有する材料、例えば膜厚０．１μｍの白金、金等で構成されている。尚、表面弾性波素子やフィルタに用いる場合は、上記の材料のほかに、強誘電体ではないが圧電体であるＺｎＯを用いても良い。
この圧電体素子１５０は、前述した実施形態に示す製造方法を用いて製造される。従って、電気特性が良好であるとともに高い信頼性を有する多数の圧電体素子１５０を簡便な製造工程で製造することができる。また、圧電体素子１５０の圧電体層１５１を形成する際にエッチングを要しないため、作製される圧電体素子にエッチングのダメージが生じることが無く、優れた圧電特性を有する圧電体素子を備えた液滴吐出ヘッドを提供することができる。
〔電子機器〕
次に、電子機器について説明する。図１３は、電子機器としての表面弾性波センサの外観を示す斜視図である。図１３に示す通り、表面弾性波センサは基板２００を有するものであり、この基板２００として、前述した方法により圧電体層が形成された基板が用いられている。即ち、図１に示し基板１０上に、絶縁層１２、バッファ層１４、及び下部電極１６を介して形成された圧電体層２０を備えた基板である。
基板２００の上面には、ＩＤＴ（インターデジタル型）電極２０１，２０２が形成されている。ＩＤＴ電極２０１，２０２は、例えばＡｌ（アルミニウム）又はＡｌ合金によって形成されたものである。また、ＩＤＴ電極２０１，２０２を挟むように、基板２００の上面には吸音部２０３，２０４が形成されている。吸音部２０３，２０４は、基板２００の表面を伝播する表面弾性波を吸収するものである。基板２００上に形成されたＩＤＴ電極２０１には電源２０５が接続されており、ＩＤＴ電極２０２には信号線が接続されている。
上記構成において、電源２０５からのＩＤＴ電極２０１への入力により基板２００の上面にて表面弾性波が励起される。この表面弾性波は、約５０００ｍ／ｓ程度の速度で基板２００上面を伝播する。ＩＤＴ電極２０１から吸音部２０３側へ伝播した表面弾性波は吸音部２０３で吸収されるが、ＩＤＴ電極２０２側へ伝播した表面弾性波のうち、ＩＤＴ電極２０２のピッチ等に応じて定まる特定帯域の表面弾性波は電気信号に変換されて、信号線を介して端子２０６ａ，２０６ｂに取り出される。尚、上記の特定帯域以外の成分の表面弾性波は、大部分がＩＤＴ電極２０２を通過して吸音部２０４に吸収される。このような表面弾性波センサは、外部環境の変化に極めて敏感に反応する。すなわち、温度や外力、ガス吸着等により表面弾性波の伝搬速度が変化し、電気信号としてその変位を出力することが可能になっている。
上記構成の表面弾性波センサは、基板２００に形成された圧電体層が前述した実施形態の製造方法により形成されており、圧電体層が所望の向きに結晶配向が揃った高い結晶性を有している。また、その製造が容易であり、かつ圧電体パターンの形成に際してエッチングを要しないことから、圧電体層にエッチングのダメージが無い。従って、優れた表面弾性波特性を得ることができる。
次に、他の電子機器について説明する。図１４は、他の電子機器としての強誘電体メモリの構成を示す断面図である。強誘電体メモリは、不揮発性半導体記憶装置の一種である。情報の記憶の最小単位は、メモリセルであり、例えば一つのトランジスタと一つのキャパシタ部分が組み合わされてメモリセルが構成されている。このような複数のメモリセルが並べられてメモリアレイが構成される。この場合、複数のメモリセルは規則正しく、複数行複数列で並べることができる。
図１４に示す強誘電体メモリは、半導体ウェハ等の基板３００上にメモリセルの一部をなすトランジスタ３０１が形成されている。このトランジスタ３０１は、例えば薄膜トランジスタ（ＴＦＴ）であり、ドレイン３０２、ソース３０３、及びゲート電極３０４を含んで構成されている。ドレイン３０２に接続される電極３０５は不図示のビット線に接続され、ゲート電極３０４は不図示のワード線に接続されている。また。ソース３０３に接続される電極（プラグ）３０６は強誘電体メモリ素子のキャパシタ部分の第１電極３０７に接続されている。尚、各メモリセルは、ＬＯＣＯＳ(Local Oxidation of Silicon)３１０で分離され、トランジスタ３０１上にはＳｉＯ２等からなる層間絶縁膜３１１が形成されている。
第１電極３０７上には強誘電体層３０８が形成されており、強誘電体層３０８上には第２電極３０９が形成されている。上記第１電極３０７、強誘電体層３０８、及び第２電極３０９によりキャパシタ部分が構成されている。第１電極３０７は、ＳＲＯ（ルテニウム酸ストロンチウム）から形成されており、強誘電体層３０８はＰＺＴ等から形成され、第２電極３０９は白金、金等で構成されている。このキャパシタ部分は前述した本発明の実施形態による強誘電体デバイスの製造方法を用いて形成される。
尚、以上の説明では、本発明に係る製造方法を用いて製造した圧電体デバイスを備えた電子機器として表面弾性波センサを例に挙げて説明したが、電子機器は表面弾性波センサに限られる訳ではなく、圧電アクチュエータ、薄膜コンデンサ、周波数フィルタ、光学導波管、光学記憶装置、空間光変調器等の各種の電子機器が含まれる。
更に、本発明に係る製造方法を用いて製造した圧電体デバイス又は強誘電体デバイスを備えた電子機器は、ノート型コンピュータ、携帯電話、パーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ＰＤＡ（Personal Data Assistace）、ワードプロセッサ、テレビ、ビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、ゲーム機器及びその周辺装置、並びに、可搬性のあるメモリ等の種々の電子機器が含まれる。
本発明の第１実施形態による圧電体デバイスの製造方法を示す工程図である。 本発明の第２実施形態による圧電体デバイスの製造方法を示す工程図である。 本発明の第３実施形態による圧電体デバイスの製造方法を示す工程図である。 本発明の第４実施形態による圧電体デバイスの製造方法を示す工程図である。 本発明の第５実施形態による圧電体デバイスの製造方法を示す工程図である。 本発明の第６実施形態による圧電体デバイスの製造方法を示す工程図である。 本発明の第１〜第６実施形態で用いられる自己組織化単分子膜の第１形成方法を示す模式断面図である。 本発明の第１〜第６実施形態で用いられる自己組織化単分子膜の第２形成方法を示す模式断面図である。 本発明の第１〜第６実施形態で用いられる自己組織化単分子膜の第３形成方法を示す模式断面図である。 液滴吐出ヘッドの分解斜視図である。 液滴吐出ヘッドの主要部の一部を示す透視図である。 液滴吐出ヘッドの主要部の一部を示す断面図である。 電子機器としての表面弾性波センサの外観を示す斜視図である。 他の電子機器としての強誘電体メモリの構成を示す断面図である。
符号の説明
１０……基板
１２……絶縁層
１４……バッファ層
１６……下部電極
１８……自己組織化単分子膜
１８ａ……自己組織化単分子膜
１８ｂ……自己組織化単分子膜
２０……圧電体層
２０ａ……第１層
２０ｂ……第２層
２２……前駆体
２４……圧電体層
２６……レジスト
３０……スタンプ
Ａ１……高親和性領域
Ａ２……低親和性領域
ＩＢ……イオンビーム
Ｌ……光

Claims (12)

  1. 基板上に第１電極を形成する第１工程と、
    前記第１工程のあと、前記第１電極上に圧電体層を形成する第２工程と、
    前記第２工程のあと、前記圧電体層上に第２電極を形成する第３工程と、を有し、
    前記第２工程が、前記第１電極上に液体材料を含むミストを供給し前駆体を形成する工程と、前記前駆体にイオンビームを照射する工程と、を含む、ことを特徴とする圧電体デバイスの製造方法。
  2. 請求項１に記載の圧電体デバイスの製造方法において、
    前記前駆体に照射されるイオンビームの照射角度が、前記前駆体の法線に対して３５〜６５°である、ことを特徴とする圧電体デバイスの製造方法。
  3. 請求項１または２に記載の圧電体デバイスの製造方法において、
    前記圧電体層を構成する原子が前記第２工程におけるイオンビームの照射によって配列される、ことを特徴とする圧電体デバイスの製造方法。
  4. 請求項１ないし３のいずれかに記載の圧電体デバイスの製造方法において、
    前記第１工程の前に、前記基板上に絶縁層を形成する工程と、前記絶縁層上にバッファ層を形成する工程と、を含み、
    前記バッファ層を形成する工程が、バッファ層用ターゲットにレーザ光を照射して原子を叩き出す工程と、前記絶縁層にイオンビームを照射する工程と、を含む、ことを特徴とする圧電体デバイスの製造方法。
  5. 請求項１ないし３のいずれかに記載の圧電体デバイスの製造方法において、
    前記第１工程の前に、前記基板上にバッファ層を形成する工程と、を含み、
    前記第１電極を形成する工程が、第１電極用ターゲットにレーザ光を照射して原子を叩き出す工程と、前記バッファ層にイオンビームを照射する工程と、を含む、ことを特徴とする圧電体デバイスの製造方法。
  6. 請求項４または５に記載の圧電体デバイスの製造方法において、
    前記バッファ層が層状ペロブスカイト構造を有する、ことを特徴とする圧電体デバイスの製造方法。
  7. 請求項１ないし６のいずれかに記載の圧電体デバイスの製造方法において、
    前記圧電体層がペロブスカイト型結晶構造を含む、ことを特徴とする圧電体デバイスの製造方法。
  8. 請求項１ないし７のいずれかに記載の圧電体デバイスの製造方法において、
    前記第１電極が（１００）配向のルテニウム酸ストロンチウムにより構成される、ことを特徴とする圧電体デバイスの製造方法。
  9. 請求項８に記載の圧電体デバイスの製造方法において、
    前記圧電体層が前記第１電極の結晶構造の影響を受けて結晶成長する、ことを特徴とする圧電体デバイスの製造方法。
  10. 請求項１ないし９のいずれかに記載の圧電体デバイスの製造方法において、
    前記第２工程におけるイオンビームが不活性ガスのイオンを用いる、ことを特徴とする圧電体デバイスの製造方法。
  11. 請求項１ないし１０のいずれかに記載の圧電体デバイスの製造方法において、
    前記第１工程と前記第２工程との間に、前記第１電極上に第１の部分と第２の部分とを形成する工程を含み、前記第１の部分における前記ミストに対する親和性が前記第２の部分における前記ミストに対する親和性より大きい、ことを特徴とする圧電体デバイスの製造方法。
  12. 請求項１１に記載の圧電体デバイスの製造方法において、
    前記第２の部分に自己組織化単分子膜が形成されている、ことを特徴とする圧電体デバイスの製造方法。
JP2003367417A 2003-10-28 2003-10-28 圧電体デバイスの製造方法 Expired - Fee Related JP4590854B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003367417A JP4590854B2 (ja) 2003-10-28 2003-10-28 圧電体デバイスの製造方法
US10/944,852 US7200907B2 (en) 2003-10-28 2004-09-21 Method of manufacturing piezoelectric device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003367417A JP4590854B2 (ja) 2003-10-28 2003-10-28 圧電体デバイスの製造方法

Publications (3)

Publication Number Publication Date
JP2005135973A JP2005135973A (ja) 2005-05-26
JP2005135973A5 JP2005135973A5 (ja) 2006-11-24
JP4590854B2 true JP4590854B2 (ja) 2010-12-01

Family

ID=34543766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003367417A Expired - Fee Related JP4590854B2 (ja) 2003-10-28 2003-10-28 圧電体デバイスの製造方法

Country Status (2)

Country Link
US (1) US7200907B2 (ja)
JP (1) JP4590854B2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005246656A (ja) * 2004-03-02 2005-09-15 Ricoh Co Ltd 液滴吐出ヘッド、液体吐出装置及び画像形成装置
JP2006116767A (ja) * 2004-10-20 2006-05-11 Seiko Epson Corp 液滴吐出ヘッド、液滴吐出装置
JP4096947B2 (ja) * 2005-01-26 2008-06-04 セイコーエプソン株式会社 絶縁化処理前基板、および基板の製造方法
US8414962B2 (en) * 2005-10-28 2013-04-09 The Penn State Research Foundation Microcontact printed thin film capacitors
US7498183B2 (en) * 2006-05-18 2009-03-03 Southwall Technologies, Inc. Fabrication of conductive micro traces using a deform and selective removal process
JP4449949B2 (ja) * 2006-07-18 2010-04-14 セイコーエプソン株式会社 表面エネルギー差バンクの形成方法、パターンの形成方法、バンク構造、電子回路、電子デバイス、電子機器、及びスタンプ
US7816842B2 (en) * 2007-03-26 2010-10-19 Fujifilm Corporation Patterned inorganic film formed of an inorganic material on a metal film having a surface which includes a plurality of surface-oxidized areas, piezoelectric device having the patterned inorganic film, and process for producing the inorganic film
JP5344120B2 (ja) * 2007-07-05 2013-11-20 セイコーエプソン株式会社 アクチュエータ装置及びその製造方法並びに液体噴射ヘッド
US7812425B2 (en) * 2007-10-05 2010-10-12 Kabushiki Kaisha Toshiba Semiconductor device with lower capacitor electrode that includes islands of conductive oxide films arranged on a noble metal film
JP5527527B2 (ja) * 2010-03-12 2014-06-18 セイコーエプソン株式会社 液体噴射ヘッド及び液体噴射装置
JP5696409B2 (ja) * 2010-09-15 2015-04-08 株式会社リコー 電気機械変換素子の製造方法
JP5696408B2 (ja) * 2010-09-15 2015-04-08 株式会社リコー 電気機械変換素子の製造方法
JP2012158026A (ja) * 2011-01-31 2012-08-23 Ricoh Co Ltd 印刷用版及びその製造方法、機能性膜の形成方法、インクジェットヘッド並びにインクジェット記録装置
JP5736819B2 (ja) * 2011-02-14 2015-06-17 株式会社リコー 電気機械変換膜の作製方法及び電気機械変換素子の作製方法
JP5884272B2 (ja) * 2011-02-18 2016-03-15 株式会社リコー 薄膜製造方法
JP5678752B2 (ja) * 2011-03-18 2015-03-04 株式会社リコー 電気機械変換素子の製造方法、電気機械変換素子、液滴吐出ヘッド、及び液滴吐出装置
JP5857548B2 (ja) * 2011-09-02 2016-02-10 株式会社リコー 薄膜製造方法、電気機械変換素子の製造方法及び液体吐出ヘッドの製造方法
US8727508B2 (en) * 2011-11-10 2014-05-20 Xerox Corporation Bonded silicon structure for high density print head
JP5974486B2 (ja) * 2012-01-10 2016-08-23 株式会社リコー 電気−機械変換素子、液体吐出ヘッド、液滴吐出装置および画像形成装置
JP6770089B2 (ja) * 2016-11-11 2020-10-14 信越化学工業株式会社 複合基板、表面弾性波デバイスおよび複合基板の製造方法
JP6701255B2 (ja) * 2018-04-12 2020-05-27 キヤノン株式会社 液体吐出ヘッド基板、液体吐出ヘッド、液体吐出装置、および、液体吐出ヘッド基板の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06128729A (ja) * 1992-10-16 1994-05-10 Ricoh Co Ltd 薄膜形成装置及び薄膜形成方法及び窒化鉄薄膜形成方法
JP2002169303A (ja) * 2000-09-19 2002-06-14 Toto Ltd パターン形成方法、および、このパターン形成方法により製造された電子デバイス、光学素子、光触媒性部材
JP2003209303A (ja) * 2001-11-08 2003-07-25 Seiko Epson Corp 圧電アクチュエータ及び液体吐出ヘッド

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3689383A (en) * 1969-03-28 1972-09-05 Ppg Industries Inc Method of coating an electrode
US5338999A (en) * 1993-05-05 1994-08-16 Motorola, Inc. Piezoelectric lead zirconium titanate device and method for forming same
JPH10284762A (ja) * 1995-02-16 1998-10-23 Asahi Chem Ind Co Ltd 表面弾性波を増幅するための積層構造及び増幅器
JP3472087B2 (ja) * 1997-06-30 2003-12-02 Ｔｄｋ株式会社 膜構造体、電子デバイス、記録媒体および酸化物導電性薄膜の製造方法
JP2001138529A (ja) * 1999-03-25 2001-05-22 Seiko Epson Corp 圧電体の製造方法
US6420190B1 (en) 1999-06-04 2002-07-16 Seiko Epson Corporation Method of manufacturing ferroelectric memory device
JP2003152233A (ja) * 2001-11-09 2003-05-23 Seiko Epson Corp 圧電アクチュエータ及びインクジェット式記録ヘッド

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06128729A (ja) * 1992-10-16 1994-05-10 Ricoh Co Ltd 薄膜形成装置及び薄膜形成方法及び窒化鉄薄膜形成方法
JP2002169303A (ja) * 2000-09-19 2002-06-14 Toto Ltd パターン形成方法、および、このパターン形成方法により製造された電子デバイス、光学素子、光触媒性部材
JP2003209303A (ja) * 2001-11-08 2003-07-25 Seiko Epson Corp 圧電アクチュエータ及び液体吐出ヘッド

Also Published As

Publication number Publication date
JP2005135973A (ja) 2005-05-26
US20050097716A1 (en) 2005-05-12
US7200907B2 (en) 2007-04-10

Similar Documents

Publication Publication Date Title
JP4590854B2 (ja) 圧電体デバイスの製造方法
US7254877B2 (en) Method for the manufacture of a piezoelectric element
US7268472B2 (en) Piezoelectric device, liquid jetting head, ferroelectric device, electronic device and methods for manufacturing these devices
JP2004006645A (ja) 圧電体素子の製造方法、圧電体素子並びに液滴吐出式記録ヘッド
JP4859333B2 (ja) 電子デバイス用基板の製造方法
JP3882946B2 (ja) 圧電体素子の製造方法
US6883901B2 (en) Piezoelectric element, liquid jetting head, and method for manufacturing thereof
JP2000079689A (ja) 機能性薄膜、圧電体素子、インクジェット式記録ヘッド、プリンタ、圧電体素子の製造方法およびインクジェット式記録ヘッドの製造方法、
JP3956134B2 (ja) 圧電体素子の製造方法、及び液体吐出ヘッドの製造方法
WO2000075992A1 (fr) Dispositif memoire ferroelectrique et procede de fabrication d'un tel dispositif
JP2005327920A (ja) デバイスの製造方法及びデバイス、電気光学素子
JP2007243200A (ja) 圧電体デバイス、液体吐出ヘッド、強誘電体デバイス及び電子機器並びにこれらの製造方法
JP2005135975A (ja) 電極の形成方法、並びに圧電体デバイス、強誘電体デバイス、及び電子機器
JP5115910B2 (ja) プリンタ
JP2005327919A (ja) デバイスの製造方法及びデバイス、電気光学素子、プリンタ
JP2005072473A (ja) 圧電体パターンの形成方法、圧電体パターン、圧電体素子、液滴吐出ヘッド、センサ、及びデバイス
JP2005135974A (ja) 絶縁膜の形成方法、並びに圧電体デバイス、強誘電体デバイス、及び電子機器
JP3899639B2 (ja) 圧電体素子、インクジェット式記録ヘッド
JP2002314163A (ja) 圧電体薄膜素子の製造方法、これを用いたインクジェットヘッド
JP4507564B2 (ja) 圧電体デバイスの製造方法と液体吐出ヘッドの製造方法と液体吐出装置の製造方法
JP5024310B2 (ja) インクジェット式記録ヘッドおよびインクジェットプリンタ
JP4207167B2 (ja) 圧電体素子の製造方法
JP2004179642A (ja) 圧電体デバイス、液体吐出ヘッド、強誘電体デバイス及び電子機器並びにこれらの製造方法
JP3646773B2 (ja) 圧電体素子、インクジェット式記録ヘッドおよびそれらの製造方法
JP2012243837A (ja) セラミックス膜の製造方法、圧電素子の製造方法、液体噴射ヘッドの製造方法、及び液体噴射装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061003

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20061030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4590854

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees