CN111919290B - 将压电层转移至载体衬底上的工艺 - Google Patents

将压电层转移至载体衬底上的工艺 Download PDF

Info

Publication number
CN111919290B
CN111919290B CN201980021982.3A CN201980021982A CN111919290B CN 111919290 B CN111919290 B CN 111919290B CN 201980021982 A CN201980021982 A CN 201980021982A CN 111919290 B CN111919290 B CN 111919290B
Authority
CN
China
Prior art keywords
substrate
layer
piezoelectric
carrier substrate
donor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980021982.3A
Other languages
English (en)
Other versions
CN111919290A (zh
Inventor
D·贝拉什米
T·巴尔热
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN111919290A publication Critical patent/CN111919290A/zh
Application granted granted Critical
Publication of CN111919290B publication Critical patent/CN111919290B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/05Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H10N30/057Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by stacking bulk piezoelectric or electrostrictive bodies and electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/025Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks comprising an acoustic mirror
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Piezo-Electric Transducers For Audible Bands (AREA)

Abstract

本发明涉及一种将压电层(3)转移至载体衬底(6)上的工艺,所述工艺包括:‑提供包括异质结构(4)的供体衬底(40),所述异质结构(4)包括结合至操作衬底(2)的压电衬底(3),和位于压电衬底(3)和操作衬底(2)之间界面处的经聚合的粘合剂层(10),‑在压电衬底(3)中形成弱化区域(7),从而界定待转移的压电层(31),‑提供载体衬底(6),‑在载体衬底(6)和/或压电衬底(3)的主面上形成介电层(8),‑将供体衬底(40)结合至载体衬底(6),所述介电层(8)位于结合界面处,‑在低于或等于300℃的温度下,沿弱化区域(7)分割并分离供体衬底(40)。

Description

将压电层转移至载体衬底上的工艺
技术领域
本发明涉及一种制造用于转移压电层的供体衬底的工艺,以及一种用于转移这种压电层的工艺。本发明特别地应用于射频器件的制造,例如谐振器或滤波器。
背景技术
已知的做法是在衬底上制造射频(RF)器件(例如谐振器或滤波器),所述衬底从其底部至其表面依次包括通常由半导体材料(例如硅)制成的载体衬底、电绝缘层和压电层。
体声波(BAW)器件通常包括薄的压电层(即,厚度通常基本上小于1μm)和两个电极,所述两个电极布置在所述薄层的每个主面上。施加至电极的电信号(通常为电压变化)被转换为穿过压电层传播的弹性波。如果弹性波的频率与滤波器的频带相对应,则会促进该弹性波的传播。当该波到达位于相反面上的电极时,该波再次被转换为电信号。
压电层通常通过将厚的压电材料衬底(例如,通过切片锭获得)转移至载体衬底而获得。载体衬底例如为硅衬底。
压电层的转移需要将厚的压电衬底结合至载体衬底,随后使厚的压电衬底变薄,从而仅在载体衬底上留下用于制造RF器件的期望厚度的薄的压电层。
为了使压电衬底与载体衬底良好粘合,通常在两个衬底的每一个上沉积氧化物(例如氧化硅SiO2)层,并且通过所述氧化物层将所述衬底结合。
为了加强这种氧化物-氧化物结合,已知的做法是在结合之前对待结合的表面进行等离子体活化,并在结合之后进行固结退火。
所述固结退火通常在100℃至300℃之间的温度下进行。
然而,由于压电材料和载体衬底的材料具有非常不同的热膨胀系数,因此实施这种退火导致组件显著变形。
为了克服这种类型的问题,已知的做法是使用供体虚拟衬底,即异质结构,其中厚的压电衬底结合至操作衬底。因此,在将所述供体虚拟衬底和载体衬底结合之后,将厚的压电衬底保持在操作衬底和载体衬底之间。操作衬底和载体衬底的材料和厚度的选择使得可以确保热膨胀系数的一定对称性,从而可以在施加热处理期间使组件的变形最小。
因此,可以通过接合厚的压电衬底和硅衬底来制造供体虚拟衬底,所述厚的压电衬底和硅衬底均覆盖有氧化物层。
但是,这种异质结构具有几个缺点。
首先,在厚的压电衬底上沉积氧化物层使所述压电衬底基本上成曲形(弯曲),这与为平坦衬底设计的工艺的后续步骤不太兼容。
此外,结合所需的氧化物层的形成是冗长且昂贵的。
最后,如上所述,由于厚的压电衬底和操作衬底之间热膨胀系数的差异,异质结构不能进行固结退火。然而,在没有固结退火的情况下,两个衬底的氧化物层的结合能保持非常低,使得供体虚拟衬底的机械强度不足。因此,在使厚的压电衬底变薄的步骤中,可能在结合界面处产生断裂。
发明内容
本发明的一个目的是克服上述缺点,具体是设计一种用于将薄的压电层从厚衬底转移至载体衬底的供体衬底,所述供体衬底的制造成本较低,具有更好的机械强度和/或低于现有衬底的曲率。
为此,本发明提供了一种制造用于将压电层转移至载体衬底的供体衬底的工艺,所述工艺的主要特征在于其包括以下步骤:
-提供压电衬底;
-提供操作衬底;
-在操作衬底或压电衬底的主面上沉积光聚合性粘合剂层;
-将压电衬底经由粘合剂层结合至操作衬底,以形成异质结构;
-用光流照射所述异质结构以使粘合剂层聚合,从而形成所述供体衬底。
实施光聚合性粘合剂层以组装组成供体衬底的异质结构,使得可以赋予所述衬底良好的机械强度,同时避免了在高温下实施的易于导致衬底显著弯曲的工艺步骤。此外,这种粘合剂层的形成非常容易实现并且便宜。
根据其他方面,提出的制造工艺具有以下各种特征,这些特征可以单独实施,也可以以技术上可行的组合实施:
-光聚合性粘合剂层的厚度在2μm至8μm之间;
-通过旋涂沉积光聚合性粘合剂层;
-结合步骤在20℃至50℃之间,优选20℃至30℃之间的温度下实施;
-施加光流穿过压电衬底;
-照射是脉冲的;
-光流的波长在320nm至365nm之间;
-操作衬底和载体衬底由以下材料制成:操作衬底材料和载体衬底材料之间的热膨胀系数的差小于或等于5%,并且优选大约等于0%;
-操作衬底由硅、蓝宝石、多晶氮化铝(AlN)、或砷化镓(GaAs)制成。
本发明的另一主题涉及一种将压电层转移至载体衬底的工艺,所述工艺包括:
-提供通过实施上述制造工艺而获得的供体衬底;
-在压电衬底中形成弱化区域,以界定待转移的压电层;
-提供载体衬底;
-在载体衬底和/或压电衬底的主面上形成介电层;
-将供体衬底结合至载体衬底上,所述介电层位于结合界面处;
-在低于或等于300℃的温度下,沿弱化区域分割并分离供体衬底。
根据其他方面,提出的转移工艺具有以下各种特征,这些特征可以单独实施,也可以以技术上可行的组合实施:
-介电层是通过旋涂沉积在压电衬底上的玻璃层;
-在结合之前,所述工艺包括在载体衬底上形成氧化物层、或氮化物层、或包含氮化物和氧化物的组合的层、或至少一个氧化物层和一个氮化物层的叠加;
-弱化区域是通过将原子物种植入压电衬底而形成的;
-操作衬底是由硅、蓝宝石、多晶氮化铝(AlN)、或砷化镓(GaAs)制成的衬底;
-经聚合的粘合剂层的厚度在2μm至8μm之间。
本发明的另一主题涉及一种用于制造体声波器件的工艺,所述工艺包括在压电层的两个相反面上沉积电极。该工艺的主要特征在于,其包括通过上述转移工艺制造所述压电层。
本发明还涉及用于转移压电层的供体衬底,该供体衬底包括异质结构,该异质结构包括结合至操作衬底的压电衬底。该衬底的主要特征在于,在压电衬底和操作衬底之间的界面处包括经聚合的粘合剂层。
附图说明
本发明的其他特征和优点将通过以下参照附图的详细描述而显现,其中:
-图1示意性地示出在操作衬底上沉积光聚合性粘合剂层的步骤;
-图2示意性地示出提供厚的压电衬底的步骤;
-图3示意性地示出通过粘合剂层将压电衬底结合至操作衬底而获得的异质结构;
-图4示意性地示出根据本发明使异质结构中的粘合剂层聚合以形成供体虚拟衬底(简称为供体衬底)的步骤;
-图5示意性地示出将原子物种植入图4的供体衬底中以在其中形成弱化区域的步骤;
-图6示意性地示出其上已经沉积了介电层的载体衬底;
-图7示意性地示出将经弱化的供体衬底结合至载体衬底的步骤;
-图8示出在沿弱化区域分割并分离供体衬底之后获得的衬底;
-图9是根据本发明一个实施方案的体声波滤波器的示意图。
为了附图的易读性,所示出的元件不必按比例示出。此外,在各个附图中由相同的附图标记表示的元件是相同的或执行相同的功能。
具体实施方式
本发明的第一主题涉及一种制造供体衬底的工艺,所述供体衬底用于将压电层转移至载体衬底。
供体衬底是通过将压电衬底结合至操作衬底而制成的。
操作衬底由热膨胀系数接近于载体衬底材料的热膨胀系数的材料制成,其中压电层旨在转移至所述载体衬底。“接近”是指操作衬底材料和载体衬底材料之间热膨胀系数的差小于或等于5%,优选等于或接近于0%。合适的材料例如为硅、蓝宝石、多晶氮化铝(AlN)、或砷化镓(GaAs)。在本发明中,所关注的是在平行于衬底主表面的平面中的热膨胀系数。
根据图1所示的第一步骤,将光聚合性粘合剂层1沉积在操作衬底2或压电衬底3的暴露面上。在图1中,在操作衬底2上进行沉积。
光聚合性粘合剂层1有利地通过旋涂进行沉积。该技术包括以基本恒定且相对较高的速度旋转将要在其上沉积光聚合性层的衬底,从而通过离心力将所述光聚合性层均匀地散布在衬底的整个表面上。为此,通常将衬底通过真空吸盘放置并保持在转盘上。
本领域技术人员能够根据粘合剂层的期望厚度来确定操作条件,例如在衬底表面上沉积的粘合剂的体积、衬底的旋转速度以及最短沉积时间。
光聚合性粘合剂层的厚度通常在2μm至8μm之间。
根据一个非限制性示例,由NORLAND PRODUCTS以参考号“NOA 61”出售的光聚合性粘合剂层可用于本发明。
然后,将如图2所示的压电衬底通过粘合剂层1结合至操作衬底,以形成异质结构4,其一个实施方案示于图3中。
因此,异质结构4由操作衬底2、粘合剂层1和压电衬底3的叠加形成,所述粘合剂层位于操作衬底和压电衬底之间的界面处。
结合优选在室温下,即在约20℃下进行。然而,可以在20℃至50℃之间,更优选20℃至30℃之间的温度下进行热结合。
另外,结合步骤有利地在真空下进行,这使得可以将水从形成结合界面的表面(即,粘合剂层的表面和操作衬底或压电衬底的表面)解吸。
然后,使异质结构4经受光流5的照射,以使粘合剂层1聚合。图4示出了异质结构的照射。
光源优选为激光器。
光辐射或光流优选为紫外线(UV)辐射。根据粘合剂层的组成,将优选地选择波长在320nm(纳米)至365nm之间的UV辐射。
通过使压电衬底3的自由面30暴露于入射光辐射而进行照射。因此,光辐射5从压电衬底的自由面30透入异质结构4,穿过压电衬底3,直至到达粘合剂层1,从而引起所述粘合剂层的聚合。
粘合剂层1的聚合使得可以形成聚合物层10,该聚合物层10确保异质结构的机械内聚,同时将形成供体衬底的操作衬底2和压电衬底3保持结合在一起。
异质结构的照射引起热处理,辐射穿过的压电层通过该热处理能够部分地吸收辐射的能量并变热。过多的加热将易于使压电层的结构不稳定,这可能导致压电层的物理和化学性质的降低。另外,过多的加热将由于它们的热膨胀系数差异而导致压电层和操作衬底变形,从而导致异质结构并由此导致产生的供体衬底的整体变形(称为“弯曲”)。
为了避免压电层的过度加热,有利地,照射为脉冲照射,即,将异质结构暴露于多个光线脉冲。每个脉冲持续设置的照射时间,所述照射时间从一个脉冲到下一个脉冲可以相同或不同。脉冲通过确定的停息时间而在时间上间隔开,在这段停息时间内异质结构不会暴露于光线。
本领域技术人员将能够确定每个脉冲的照射时间,每个脉冲之间的停息时间以及为了完全聚合粘合剂层而待施加的脉冲数。
因此,例如,可以实施大约十个脉冲,每个脉冲持续10秒,由停息时间隔开,每个停息时间也持续10秒。
照射后,获得包括异质结构4和经聚合的粘合剂层10的供体衬底40。
经聚合的粘合剂层使得可以在不使压电衬底和操作衬底暴露于易于使它们变形的热预算的情况下,将压电衬底和操作衬底结合,这使得可以赋予供体衬底40足够的机械强度以用于随后压电层的转移。
经聚合的粘合剂层10的厚度优选在2μm(微米)至8μm之间。该厚度特别地取决于在结合之前沉积的光聚合性粘合剂层的构成材料、所述光聚合性粘合剂层的厚度以及照射的实验条件。
可选地,对供体衬底40进行表面处理,该表面处理旨在使压电层的暴露表面平坦并减小其粗糙度。
本发明的第二主题涉及一种将压电层转移至载体衬底的工艺。
首先提供包括待转移的压电层的供体衬底。优选通过根据本发明的第一主题的上述制造工艺获得供体衬底。
还提供能够接收待转移的压电层的载体衬底6。载体衬底优选由硅制成。
根据图5所示的第一步骤,在压电衬底3中形成弱化区域7,以界定待转移的压电层31。弱化区域7相对于压电衬底的暴露表面的深度确定了待转移的压电层的厚度。
根据一个优选的实施方案,通过将原子物种植入压电衬底中来形成弱化区域,该植入在图5中由箭头9示出。将原子物种植入到压电衬底的确定的深度处,该深度确定待转移的压电层的厚度。
当通过植入原子物种形成弱化区域时,植入的原子物种优选为氢离子和/或氦离子。
然后在载体衬底6和/或压电衬底的主面上形成介电层8。图6示出了其上已经沉积了介电层8的载体衬底6。
优选地,介电层是通过旋涂沉积在压电衬底上的玻璃层,称为“旋涂玻璃”(SOG)。该技术的优点在于,该层的沉积在室温下进行,然后在约250℃的温度下进行致密化退火,因此不会使形成有介电层的衬底变形。
可选地,供体衬底40或载体衬底6的尚未沉积介电层的待结合的表面30或60经受适当的处理,以随后允许该表面与其他各个表面的亲水性分子结合。优选地,这种处理包括在载体衬底上形成氧化物层、或氮化物层、或包含氮化物和氧化物的组合的层、或氧化物层和氮化物层的叠加。例如,在由硅制成的载体衬底的情况下,可以形成氧化硅SiO2层、或氮化硅Si3N4层、包含氮化硅和氧化硅的组合SiOxNy的层、或氧化硅SiO2层和碳化硅Si3N4层的叠加。
当载体衬底由硅制成时,将优选形成氧化硅层。
接下来,如图7所示,将供体衬底40结合至载体衬底6。
进行结合使得介电层8位于结合界面处。然后,形成的多层结构20依次包括载体衬底6、介电层8、来自压电衬底3的待转移的压电层31、聚合物层10和操作衬底2。
结合之后,对多层结构20进行热退火,然后使供体衬底40沿弱化区域7从载体衬底6分离,从而使压电层31转移至载体衬底6。
图8示出了沿弱化区域分割并分离供体虚拟衬底之后获得的最终结构,其包括布置在载体衬底6上的转移的压电层31,和位于转移的压电层31和载体衬底6的界面处的介电层8。
分割并分离供体衬底的步骤在不使经聚合的粘合剂层降解的温度下进行。低于或等于300℃的温度使得可以防止经聚合的粘合剂层的这种降解。约160℃的温度足以使压电衬底沿弱化区域分割。
由于将压电衬底保持在热膨胀系数接近的两个衬底(即,操作衬底和载体衬底)之间,因此在实施退火期间不会经历差异变形。
本发明的第三主题涉及根据本发明第二主题的转移工艺的非限制性应用。提出了一种用于制造体声波器件的工艺,所述工艺包括在基于根据本发明第二主题的转移工艺制得的压电层的两个相反面上沉积电极。
图9是体声波谐振器的示意图。
谐振器70包括薄的压电层31(即,厚度通常小于1μm,优选小于0.2μm)和两个电极71、72,两个电极71、72布置在所述压电层31的两侧。压电层31搁置在载体衬底6上。为了将谐振器与衬底隔离并由此防止波传播至衬底中,在电极71和衬底6之间插入布拉格镜73。可替代地(未示出),可以通过在衬底和压电层之间提供空腔来实现这种隔离。这些不同的布置对于本领域技术人员而言是已知的,因此在本文中将不再详细描述。
在某些情况下,载体衬底对于最终应用可能不是最佳的。于是,通过将层31结合至最终衬底并且通过借助任何合适的技术去除载体衬底,将层31转移至所述最终衬底(未示出)可能是有利的,该最终衬底的性质根据预期的应用来选择。
为了制造体声波器件,根据一个实施方案,必须对上述工艺进行调整。首先,在图7所示的结合步骤之前,将第一电极沉积在待从供体衬底转移的层31的自由表面上,该第一电极(图9中的附图标记71)被掩埋在最终的堆叠中。在图8所示的转移步骤之后,第二电极(图9中的附图标记72)沉积在层31的与第一电极相反的自由表面上。另一选择是将层31转移至如上所述的最终衬底,并在所述转移之前和之后形成电极。其次,为了防止声波传播至载体衬底6中,可以在其中集成隔离装置,该隔离装置例如可以是布拉格镜(如图9所示)或根据情况预先被蚀刻到载体衬底或最终衬底中的空腔。
最后,不言而喻,刚刚给出的申请仅仅是一个特定的说明,不以任何方式限制本发明的应用领域。

Claims (7)

1.一种将压电层转移至载体衬底(6)的工艺,所述工艺包括:
-提供包括异质结构(4)的供体衬底(40),所述异质结构(4)包括结合至操作衬底(2)的压电衬底(3)和位于压电衬底(3)和操作衬底(2)之间界面处的经聚合的光聚合性粘合剂层(10);
-在压电衬底(3)中形成弱化区域(7),以界定待转移的压电层;
-提供载体衬底(6);
-在载体衬底(6)和/或压电衬底(3)的主面上形成介电层(8);
-将供体衬底(40)结合至载体衬底(6),所述介电层(8)位于结合界面处;
-在低于或等于300℃的温度下,沿弱化区域(7)分割并分离供体衬底(40)。
2.根据权利要求1所述的工艺,其中,所述介电层(8)是通过旋涂而沉积在压电衬底上的玻璃层。
3.根据权利要求1或2所述的工艺,在结合之前,所述工艺包括在载体衬底(6)上形成氧化物层、或氮化物层、或包含氮化物和氧化物的组合的层、或至少一个氧化物层和一个氮化物层的叠加。
4.根据权利要求1所述的工艺,其中,所述弱化区域(7)通过将原子物种(9)植入压电衬底中而形成。
5.根据权利要求1所述的工艺,其中,所述操作衬底(2)是由硅、蓝宝石、多晶氮化铝(AlN)或砷化镓(GaAs)制成的衬底。
6.根据权利要求1所述的工艺,其中,聚合性粘合剂层(10)的厚度在2μm至8μm之间。
7.一种用于制造体声波器件(70)的工艺,所述工艺包括在压电层的两个相反面上沉积电极(71、72),其特征在于,所述工艺包括通过权利要求1至6中任一项所述的工艺制造所述压电层。
CN201980021982.3A 2018-03-26 2019-03-21 将压电层转移至载体衬底上的工艺 Active CN111919290B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1852573A FR3079346B1 (fr) 2018-03-26 2018-03-26 Procede de fabrication d'un substrat donneur pour le transfert d'une couche piezoelectrique, et procede de transfert d'une telle couche piezoelectrique
FR1852573 2018-03-26
PCT/FR2019/050645 WO2019186032A1 (fr) 2018-03-26 2019-03-21 Procede de transfert d'une couche piezoelectrique sur un substrat support

Publications (2)

Publication Number Publication Date
CN111919290A CN111919290A (zh) 2020-11-10
CN111919290B true CN111919290B (zh) 2024-03-01

Family

ID=62816717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980021982.3A Active CN111919290B (zh) 2018-03-26 2019-03-21 将压电层转移至载体衬底上的工艺

Country Status (7)

Country Link
US (1) US20210020826A1 (zh)
EP (1) EP3776641B1 (zh)
JP (1) JP7256204B2 (zh)
CN (1) CN111919290B (zh)
FR (1) FR3079346B1 (zh)
SG (1) SG11202009335RA (zh)
WO (1) WO2019186032A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210068131A (ko) * 2018-10-16 2021-06-08 도호쿠 다이가쿠 음향파 디바이스들
FR3108788A1 (fr) * 2020-03-24 2021-10-01 Soitec Procédé de fabrication d’une structure piézoélectrique pour dispositif radiofréquence et pouvant servir pour le transfert d’une couche piézoélectrique, et procédé de transfert d’une telle couche piézoélectrique
FR3108789B1 (fr) * 2020-03-24 2023-12-08 Soitec Silicon On Insulator Procédé de fabrication d’une structure piézoélectrique pour dispositif radiofréquence et pouvant servir pour le transfert d’une couche piézoélectrique, et procédé de transfert d’une telle couche piézoélectrique
FR3120985B1 (fr) 2021-03-19 2023-03-31 Soitec Silicon On Insulator Procédé de fabrication d’une hétérostructure
CN113394338A (zh) * 2021-04-28 2021-09-14 上海新硅聚合半导体有限公司 一种异质单晶薄膜的制备方法及异质单晶薄膜
FR3131436A1 (fr) * 2021-12-23 2023-06-30 Soitec Procede de fabrication d’un substrat donneur
FR3131980B1 (fr) 2022-01-17 2024-01-12 Soitec Silicon On Insulator Procédé de fabrication d’un substrat donneur pour le transfert d’une couche piézoélectrique et procédé de transfert d’une couche piézoélectrique sur un substrat support
FR3131979A1 (fr) 2022-01-17 2023-07-21 Soitec Procédé de fabrication d’un substrat donneur pour le transfert d’une couche piézoélectrique et procédé de transfert d’une couche piézoélectrique sur un substrat support
FR3138239A1 (fr) 2022-07-19 2024-01-26 Soitec Procédé de fabrication d’un substrat support pour application radiofréquences
WO2024018149A1 (fr) 2022-07-19 2024-01-25 Soitec Procédé de fabrication d'un substrat support pour application radiofréquences
WO2024051945A1 (en) * 2022-09-08 2024-03-14 Huawei Technologies Co., Ltd. Surface acoustic wave device, and radio frequency filter and multiplexer comprising the same
FR3140474A1 (fr) 2022-09-30 2024-04-05 Soitec Substrat donneur et Procédé de fabrication d’un substrat donneur pour être utilisé dans un procédé de transfert de couche mince piézoélectrique.

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0924769A1 (en) * 1997-07-03 1999-06-23 Seiko Epson Corporation Method of transferring thin film devices, thin film device, thin film integrated circuit device, active matrix substrate, liquid crystal display, and electronic apparatus
JP2005229455A (ja) * 2004-02-16 2005-08-25 Shin Etsu Chem Co Ltd 複合圧電基板
CN1864326A (zh) * 2003-10-06 2006-11-15 皇家飞利浦电子股份有限公司 谐振器结构及其制造方法
CN101925994A (zh) * 2008-01-21 2010-12-22 硅绝缘技术公司 具有稳定的氧化物结合层的复合结构的制造方法
CN102097298A (zh) * 2009-12-11 2011-06-15 S.O.I.Tec绝缘体上硅技术公司 薄soi器件的制造方法
CN103946970A (zh) * 2011-11-30 2014-07-23 Soitec公司 限制缺陷形成的制备异质结构的工艺
CN104175738A (zh) * 2013-05-28 2014-12-03 三星显示有限公司 供体衬底及制造方法和使用供体衬底形成转印图案的方法
CN105870048A (zh) * 2015-02-10 2016-08-17 Soitec公司 用于转移有用层的方法
WO2017052646A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Island transfer for optical, piezo and rf applications
WO2017109005A1 (fr) * 2015-12-22 2017-06-29 Soitec Procede de fabrication d'une couche piezoelectrique monocristalline et dispositif microelectronique, photonique ou optique comprenant une telle couche

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2788176B1 (fr) * 1998-12-30 2001-05-25 Thomson Csf Dispositif a ondes acoustiques guidees dans une fine couche de materiau piezo-electrique collee par une colle moleculaire sur un substrat porteur et procede de fabrication
US8507361B2 (en) * 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
JP2002217666A (ja) * 2001-01-24 2002-08-02 Hitachi Ltd 弾性表面波素子およびその製造方法
TW594947B (en) * 2001-10-30 2004-06-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4069640B2 (ja) * 2002-02-12 2008-04-02 セイコーエプソン株式会社 電気光学装置、及び電子機器
US20030186521A1 (en) * 2002-03-29 2003-10-02 Kub Francis J. Method of transferring thin film functional material to a semiconductor substrate or optimized substrate using a hydrogen ion splitting technique
US6767749B2 (en) * 2002-04-22 2004-07-27 The United States Of America As Represented By The Secretary Of The Navy Method for making piezoelectric resonator and surface acoustic wave device using hydrogen implant layer splitting
ATE426918T1 (de) * 2003-01-07 2009-04-15 Soitec Silicon On Insulator Recycling eines wafers mit einer mehrschichtstruktur nach dem abnehmen einer dunnen schicht
US7052978B2 (en) * 2003-08-28 2006-05-30 Intel Corporation Arrangements incorporating laser-induced cleaving
FR2889887B1 (fr) * 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
JP4686342B2 (ja) * 2005-11-30 2011-05-25 株式会社日立メディアエレクトロニクス 弾性表面波装置及びこれを搭載した通信端末。
JP4811924B2 (ja) * 2006-02-24 2011-11-09 日本碍子株式会社 圧電薄膜デバイス
JP2009166309A (ja) * 2008-01-15 2009-07-30 Konica Minolta Holdings Inc インクジェットヘッド及びインクジェットヘッドの製造方法
FR2947098A1 (fr) * 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US9608119B2 (en) * 2010-03-02 2017-03-28 Micron Technology, Inc. Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures
JP5429200B2 (ja) * 2010-05-17 2014-02-26 株式会社村田製作所 複合圧電基板の製造方法および圧電デバイス
WO2012043615A1 (ja) * 2010-09-28 2012-04-05 株式会社村田製作所 圧電デバイスの製造方法
JP5814774B2 (ja) * 2010-12-22 2015-11-17 日本碍子株式会社 複合基板及び複合基板の製造方法
CN103765768B (zh) * 2011-08-26 2016-06-01 株式会社村田制作所 压电器件以及压电器件的制造方法
FR3003692B1 (fr) * 2013-03-25 2015-04-10 Commissariat Energie Atomique Procede de fabrication d’une structure a multijonctions pour cellule photovoltaique
FR3042647B1 (fr) * 2015-10-20 2017-12-01 Soitec Silicon On Insulator Structure composite et procede de fabrication associe
FR3045933B1 (fr) * 2015-12-22 2018-02-09 Soitec Substrat pour un dispositif a ondes acoustiques de surface ou a ondes acoustiques de volume compense en temperature
CN108781064B (zh) * 2016-03-25 2019-10-11 日本碍子株式会社 接合方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0924769A1 (en) * 1997-07-03 1999-06-23 Seiko Epson Corporation Method of transferring thin film devices, thin film device, thin film integrated circuit device, active matrix substrate, liquid crystal display, and electronic apparatus
CN1864326A (zh) * 2003-10-06 2006-11-15 皇家飞利浦电子股份有限公司 谐振器结构及其制造方法
JP2005229455A (ja) * 2004-02-16 2005-08-25 Shin Etsu Chem Co Ltd 複合圧電基板
CN101925994A (zh) * 2008-01-21 2010-12-22 硅绝缘技术公司 具有稳定的氧化物结合层的复合结构的制造方法
CN102097298A (zh) * 2009-12-11 2011-06-15 S.O.I.Tec绝缘体上硅技术公司 薄soi器件的制造方法
CN103946970A (zh) * 2011-11-30 2014-07-23 Soitec公司 限制缺陷形成的制备异质结构的工艺
CN104175738A (zh) * 2013-05-28 2014-12-03 三星显示有限公司 供体衬底及制造方法和使用供体衬底形成转印图案的方法
CN105870048A (zh) * 2015-02-10 2016-08-17 Soitec公司 用于转移有用层的方法
WO2017052646A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Island transfer for optical, piezo and rf applications
WO2017109005A1 (fr) * 2015-12-22 2017-06-29 Soitec Procede de fabrication d'une couche piezoelectrique monocristalline et dispositif microelectronique, photonique ou optique comprenant une telle couche

Also Published As

Publication number Publication date
JP2021519536A (ja) 2021-08-10
EP3776641A1 (fr) 2021-02-17
SG11202009335RA (en) 2020-10-29
FR3079346A1 (fr) 2019-09-27
EP3776641B1 (fr) 2024-05-15
WO2019186032A1 (fr) 2019-10-03
CN111919290A (zh) 2020-11-10
FR3079346B1 (fr) 2020-05-29
KR20200135411A (ko) 2020-12-02
US20210020826A1 (en) 2021-01-21
JP7256204B2 (ja) 2023-04-11

Similar Documents

Publication Publication Date Title
CN111919290B (zh) 将压电层转移至载体衬底上的工艺
KR102433349B1 (ko) 복합 기판, 표면탄성파 디바이스 및 복합 기판의 제조 방법
US11870411B2 (en) Method for manufacturing a substrate for a radiofrequency device
JP2019520753A (ja) 表面弾性波デバイス用のハイブリッド構造
JP2023143949A (ja) 高周波フィルタ用の基板を製造するためのプロセス
KR102666195B1 (ko) 층의 전사 방법
KR102671192B1 (ko) 지지 기판 상에 압전 층을 전달하기 위한 방법
KR20230155584A (ko) 헤테로 구조체로부터 층을 전달하는 방법
CN108292699B (zh) 用于制造混合结构的方法
KR20230007355A (ko) 압전체 복합 기판 및 그 제조 방법
CN115516653A (zh) 用于制造用于射频装置并且能够用于转移压电层的压电结构的方法以及用于转移这种压电层的方法
CN111527584B (zh) 供体基底剩余物制备方法、由该方法生产的基底及其用途
TWI762755B (zh) 可分離結構及應用所述結構之分離方法
KR20220133870A (ko) 복합 기판 및 그 제조 방법
CN112514252A (zh) 具有复合衬底的薄膜器件声波器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant