JP2023143949A - 高周波フィルタ用の基板を製造するためのプロセス - Google Patents

高周波フィルタ用の基板を製造するためのプロセス Download PDF

Info

Publication number
JP2023143949A
JP2023143949A JP2023121758A JP2023121758A JP2023143949A JP 2023143949 A JP2023143949 A JP 2023143949A JP 2023121758 A JP2023121758 A JP 2023121758A JP 2023121758 A JP2023121758 A JP 2023121758A JP 2023143949 A JP2023143949 A JP 2023143949A
Authority
JP
Japan
Prior art keywords
piezoelectric layer
carrier substrate
electrically insulating
layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023121758A
Other languages
English (en)
Inventor
ベルハケミ ジャメル
Belhachemi Djamel
バルジュ ティエリー
Barge Thierry
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soytec Co Ltd
Original Assignee
Soytec Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soytec Co Ltd filed Critical Soytec Co Ltd
Publication of JP2023143949A publication Critical patent/JP2023143949A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/05Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • H10N30/708
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions
    • H10N30/8542Alkali metal based oxides, e.g. lithium, sodium or potassium niobates
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02543Characteristics of substrate, e.g. cutting angles
    • H03H9/02574Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02818Means for compensation or elimination of undesirable effects
    • H03H9/02866Means for compensation or elimination of undesirable effects of bulk wave excitation and reflections
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/42Piezoelectric device making

Abstract

Figure 2023143949000001
【課題】圧電層とキャリア基板との間の良好な接着を確実にするために、プロセスを長くおよび高価にする多数の連続するステップが要求される。
【解決手段】圧電層(200、200’)を電気絶縁層(300)を介してキャリア基板(100)に接合することによって高周波フィルタ用の基板を製造するためのプロセスであって、キャリア基板(100)に接合される圧電層(200、200’)の表面にSOG(スピンオンガラス)のファミリーに属する酸化物をスピンコーティングすることによって電気絶縁層(300)を堆積するステップと、続いて、圧電層(200、200’)を電気絶縁層(300)を介してキャリア基板(100)に接合する前に、電気絶縁層(300)を緻密化するためにアニーリングするステップと、を備えるプロセス。
【選択図】図1

Description

本発明は、高周波フィルタ用の基板を製造するためのプロセスに関する。
先行技術
共振器またはフィルタなどの高周波(radiofrequency:RF)デバイスを、一般的にシリコンなどの半導体材料でできているキャリア基板、電気絶縁層、および圧電層を基板のベースから基板の表面まで連続して備える基板に製造することは既知の慣行である。
ニオブ酸リチウムやタンタル酸リチウムなど、通常使用される圧電材料は、熱膨張係数が非常に高く異方性であるため、それらをシリコンなどのキャリア基板に接合するのは困難である。処理、パッケージング、またはダイシングのステップでの熱アニーリング中の破損または剥離の問題は、そのような接合された基板を不適切にし得る。
加えて、弾性表面波(SAW)フィルタは、典型的に、厚い圧電層(すなわち、一般的に数十μmの厚さ)と、および前記圧電層の表面に堆積された2つの互いに介在し合う金属の櫛(comb)の形態の2つの電極とを備える。電極に印加された電気信号、典型的に電圧変動は、圧電層の表面を伝播する弾性波に変換される。この弾性波の伝播は、波の周波数がフィルタの周波数帯域に対応している場合に優先される。この波は、もう一方の電極に到達すると、再び電気信号に変換される。
しかしながら、圧電層の厚さまで広がり、その下のキャリア基板との界面で反射されやすい波の伝播の寄生モードがある。この現象は「ラットル(rattle)」と呼ばれる。
これらの寄生モードを回避するために、電気絶縁層との界面に位置する圧電層の表面を、寄生波がすべての方向に反射され(散乱効果)、基板への透過を防ぐのに十分なほど粗くすることは既知の慣行である。
問題の波長を考えると、圧電層の表面の粗さは非常に高く、数μmのオーダーである。
基板を製造することは、電気絶縁層で覆われている可能性のある圧電層の粗い表面をキャリア基板に結合することを伴う。
しかしながら、そのような粗さにもかかわらず圧電層とキャリア基板との間の良好な接着を確実にするために、現在のプロセスは、プロセスを長くおよび高価にする多数の連続するステップを必要とする。
本発明は、高周波フィルタ用の基板を製造するためのプロセスを提供することにより、従来技術のこれらの制限を克服することを目的としている。このようにして、現在発生している問題を解決することが可能である。
本発明は、圧電層を電気絶縁層を介してキャリア基板に接合することによって高周波フィルタ用の基板を製造するプロセスに関するものであり、これはキャリア基板に接合する圧電層の表面に、SOG(スピンオンガラス)のファミリーに属する酸化物をスピンコーティングすることにより、電気絶縁層を堆積させるステップと、その後、接合する前に、前記電気絶縁層を緻密化するためのアニールするステップを備えることを特徴とする。
有利な実施形態では、圧電層の厚さは5μmを超え、好ましくは10μmを超える。
有利な実施形態では、キャリア基板に接合される圧電層の表面は、高周波を反射するのに適切である粗い表面を有する。
有利な実施形態では、圧電層の粗い表面は、1μmを超え、好ましくは3μmを超える粗さを有する。
有利な実施形態では、キャリア基板はシリコン材料でできている。
有利な実施形態では、シリコン材料でできているキャリア基板は、圧電層と接合される界面に向かうトラッピング層を備える。
有利な実施形態では、圧電層(200、200’)は、ニオブ酸リチウムまたはタンタル酸リチウムでできている。
本発明の他の特徴および利点は、以下の添付の図面を参照して以下の詳細な説明を読むことからよりよく理解されるであろう。
図1は、本発明の一実施形態による、高周波フィルタ用の基板を製造するためのプロセスを図示している。 図2は、本発明の一実施形態による高周波フィルタ用の基板を製造するためのプロセスを図示している。
図の読みやすさを向上させるために、さまざまなレイヤーが必ずしも一定の縮尺で示されているわけではない。
図1は、本発明の一実施形態による、高周波フィルタ用の基板を製造するためのプロセスを概略的に図示している。図1は、圧電層200が電気絶縁層300を介して結合されたキャリア基板100を図示している。
電気絶縁層は、一般的に、周囲温度で液体状態にあるという特性を示すが、適切な熱処理によって緻密化および固化され得るSOG(スピンオンガラス)のファミリーから選択される。
この技術は、電気絶縁層300が基板自体に堆積される基板を、実質的に一定および比較的高速で回転させて、遠心力によって基板の表面全体に液体状態にある前記層を均一に広げることを含んでなる。この目的のために、基板は典型的に、真空チャックによってターンテーブルに配置され、保持される。
当業者は、基板の表面に堆積される体積、基板の回転速度、および接着剤層の所望の厚さに応じた最小堆積時間などの動作条件を決定することができる。
電気絶縁層300の厚さは、典型的に、2μmから8μmの間である。追加的に、使用されるスピンコーティング技術は層300の堆積が周囲温度で実行され、その後、約250℃の温度で緻密化アニールが行われ、したがって、誘電体層が形成されている基板に変形を生じさせない点で有利である。
SOG型の酸化物の電気絶縁層300は、圧電基板から後で得られる高周波デバイスの音響性能を最適なレベルに維持することを可能にする。
1つの非限定的な例によれば、電気絶縁層300は、例えばFILMTRONICSによる「20B」もしくは「400F」、または DOW CORNINGによる「FOX16」の参照の下で販売される「ケイ酸塩」または「メチルシルセスキオキサン」タイプのSOGのファミリーから選択され得る。
電気絶縁層300が堆積され緻密化された圧電層200は、好ましくは、分子接着による直接結合を介してキャリア基板100に接合される。接合は、好ましくは周囲温度、すなわち約20℃で実施される。しかしながら、20℃から50℃の間、より好ましくは20℃から30℃の間の温度で高温で接合を行うことが可能である。
追加的に、接合ステップは、低圧、すなわち5mTorr以下の圧力で有利に実施され、これは、接合界面を形成する表面、すなわち電気絶縁層300の表面およびキャリア基板100の表面から水を脱着させることを可能にする。真空下で接合ステップを実施することは、接合界面での水の脱離をさらに改善することを可能にする。
接合界面を強化するための熱処理は、アセンブリ全体が過度に大きな変形を受けて接合界面で材料が破損または剥離することなく、300℃までの低温で実施され得る。
本発明のキャリア基板100の表面と電気絶縁層300との間の直接結合によって得られる結合エネルギーは高く、使用される圧電層200の圧電材料と使用されるキャリア基板100の材料との熱膨張係数の実質的な違いにかかわらず、化学機械研磨(CMP)によって圧電層を薄くするステップだけでなく、高周波デバイスを得るために組み立てられたウェーハの最終的なダイシングも可能にする。
本発明の1つの非限定的な例によれば、キャリア基板100は、シリコン材料からなり得る。
図2に概略的に図示される別の非限定的な実施形態によれば、キャリア基板100は、電気絶縁層300と接合される界面に向かうトラップ層400をさらに備え、線周波数デバイスの周波数動作によって引き起こされる電荷キャリアをトラップすることを可能にするシリコン材料であり得る。したがって、この層は、挿入損失を低減し、前記デバイスの性能を改善することを可能にする。
本発明の1つの非限定的な例によれば、圧電材料は、ニオブ酸リチウムおよびタンタル酸リチウムから選択され得る。
圧電層200の所定の厚さは、好ましくは5μmを超え、より好ましくは10μmを超える。
熱膨張係数の実質的な違いを考えると、そのような高い厚さは、キャリア基板100上の圧電層200の組み立ての経験に耐えることが困難な応力をもたらす。本発明によるアセンブリは、基板を機械的に無傷に保つことを可能にする結合エネルギーを得ることができ、すなわち、基板は、この接合された基板で得られた高周波デバイスを分離するために、薄くするステップ、最大300℃の温度を含む電極堆積ステップ、またはダイシングステップなどのプロセスステップを受けることができる。
本発明の1つの非限定的な例によれば、キャリア基板に接合される圧電層200の表面は、高周波を反射するのに適切な粗い表面を有する。これはキャリアに結合された圧電層のハイブリッド基板内に存在する任意の界面で反射される、寄生波の影響を減らすことを可能にする。有利な実施形態では、圧電層の粗い表面は、1μmを超える、好ましくは3μmを超える粗さを有し、これは、寄生波の長さに実質的に対応する。追加的に、これらの寄生波は、特に5μmまたは10μmを超える厚さの圧電構造に現れ、本発明のアセンブリは利点を提供する。スピンコーティング技術は平滑化効果を有し、2μmから8μmの間の電気絶縁層300の想定される厚さは、このスピンコーティング堆積が上記のような粗い表面に適用される場合、良好な結合エネルギーを有するアセンブリを得るだけでなく、平坦化および平滑化の追加的なステップを回避することも可能にすることに留意されたい。

Claims (7)

  1. 圧電層(200、200’)を電気絶縁層(300)を介してキャリア基板(100)に接合することによって高周波フィルタ用の基板を製造するためのプロセスであって、
    前記キャリア基板(100)に接合される前記圧電層(200、200’)の表面にSOG(スピンオンガラス)のファミリーに属する酸化物をスピンコーティングすることによって前記電気絶縁層(300)を堆積するステップと、
    続いて、前記圧電層(200、200’)を前記電気絶縁層(300)を介して前記キャリア基板(100)に接合する前に、前記電気絶縁層(300)を緻密化するためにアニーリングするステップと、
    を備えることを特徴とする、プロセス。
  2. 前記圧電層(200、200’)の厚さが5μmを超える、請求項1に記載のプロセス。
  3. 前記キャリア基板(100)に接合される前記圧電層(200、200’)の前記表面が、高周波を反射するのに適切な粗い表面を有する、請求項1から2のいずれか一項に記載のプロセス。
  4. 前記圧電層(200、200’)の前記粗い表面が1μmを超える粗さを有する、請求項3に記載のプロセス。
  5. 前記キャリア基板(100)がシリコン材料でできている、請求項1から4のいずれか一項に記載のプロセス。
  6. シリコン材料で作られた前記キャリア基板(100)が、前記圧電層(200、200)と接合される界面に向かうトラッピング層(400)を備え、前記トラッピング層(400)は電荷キャリアをトラップする、請求項1から5のいずれか一項に記載のプロセス。
  7. 前記圧電層(200、200’)がニオブ酸リチウムまたはタンタル酸リチウムでできている、請求項1から6のいずれか一項に記載のプロセス。
JP2023121758A 2018-03-29 2023-07-26 高周波フィルタ用の基板を製造するためのプロセス Pending JP2023143949A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FR1800258 2018-03-29
FR1800258A FR3079661A1 (fr) 2018-03-29 2018-03-29 Procede de fabrication d'un substrat pour filtre radiofrequence
JP2020552315A JP7480058B2 (ja) 2018-03-29 2019-03-27 高周波フィルタ用の基板を製造するためのプロセス
PCT/IB2019/000204 WO2019186265A1 (fr) 2018-03-29 2019-03-27 Procédé de fabrication d'un substrat pour filtre radiofréquence

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020552315A Division JP7480058B2 (ja) 2018-03-29 2019-03-27 高周波フィルタ用の基板を製造するためのプロセス

Publications (1)

Publication Number Publication Date
JP2023143949A true JP2023143949A (ja) 2023-10-06

Family

ID=62873389

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020552315A Active JP7480058B2 (ja) 2018-03-29 2019-03-27 高周波フィルタ用の基板を製造するためのプロセス
JP2023121758A Pending JP2023143949A (ja) 2018-03-29 2023-07-26 高周波フィルタ用の基板を製造するためのプロセス

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020552315A Active JP7480058B2 (ja) 2018-03-29 2019-03-27 高周波フィルタ用の基板を製造するためのプロセス

Country Status (8)

Country Link
US (1) US11979132B2 (ja)
EP (1) EP3776630A1 (ja)
JP (2) JP7480058B2 (ja)
KR (1) KR20200135418A (ja)
CN (1) CN111919282A (ja)
FR (1) FR3079661A1 (ja)
SG (1) SG11202009531QA (ja)
WO (1) WO2019186265A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3108788A1 (fr) * 2020-03-24 2021-10-01 Soitec Procédé de fabrication d’une structure piézoélectrique pour dispositif radiofréquence et pouvant servir pour le transfert d’une couche piézoélectrique, et procédé de transfert d’une telle couche piézoélectrique

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8501773A (nl) 1985-06-20 1987-01-16 Philips Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen.
JP3082688B2 (ja) 1996-11-05 2000-08-28 ヤマハ株式会社 配線形成法
JP3952666B2 (ja) 2000-06-23 2007-08-01 株式会社日立製作所 弾性表面波素子
US6436614B1 (en) * 2000-10-20 2002-08-20 Feng Zhou Method for the formation of a thin optical crystal layer overlying a low dielectric constant substrate
JP2002330047A (ja) 2001-04-27 2002-11-15 Kyocera Corp 弾性表面波素子
JP4515719B2 (ja) * 2003-06-06 2010-08-04 株式会社東芝 半導体基板
US7268051B2 (en) 2005-08-26 2007-09-11 Corning Incorporated Semiconductor on glass insulator with deposited barrier layer
JP4247281B2 (ja) * 2006-07-27 2009-04-02 株式会社コイケ 圧電基板及びその製造方法
JP2009089006A (ja) 2007-09-28 2009-04-23 Nippon Dempa Kogyo Co Ltd 圧電薄膜振動子の製造方法及び圧電薄膜振動子
US8361338B2 (en) 2010-02-11 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Hard mask removal method
CN102624352B (zh) * 2010-10-06 2015-12-09 日本碍子株式会社 复合基板的制造方法以及复合基板
FR2973158B1 (fr) * 2011-03-22 2014-02-28 Soitec Silicon On Insulator Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences
WO2013031617A1 (ja) 2011-08-26 2013-03-07 株式会社村田製作所 圧電デバイス、および、圧電デバイスの製造方法
JP5862368B2 (ja) * 2012-02-28 2016-02-16 株式会社村田製作所 圧電デバイスの製造方法
JP2013223025A (ja) 2012-04-13 2013-10-28 Taiyo Yuden Co Ltd フィルタ装置、フィルタ装置の製造方法及びデュプレクサ
KR20130118559A (ko) 2012-04-20 2013-10-30 에스케이하이닉스 주식회사 반도체 소자 및 이의 제조 방법
KR101402988B1 (ko) * 2012-06-13 2014-06-11 한국과학기술연구원 압전 복합체를 이용한 플렉서블 압전 에너지 하베스팅 소자의 제조 방법 및 이로부터 제조된 플렉서블 압전 에너지 하베스팅 소자
FR3024587B1 (fr) * 2014-08-01 2018-01-26 Soitec Procede de fabrication d'une structure hautement resistive
FR3053532B1 (fr) 2016-06-30 2018-11-16 Soitec Structure hybride pour dispositif a ondes acoustiques de surface
JP6621384B2 (ja) * 2016-07-20 2019-12-18 信越化学工業株式会社 弾性表面波デバイス用複合基板の製造方法

Also Published As

Publication number Publication date
JP7480058B2 (ja) 2024-05-09
SG11202009531QA (en) 2020-10-29
US20210159869A1 (en) 2021-05-27
US11979132B2 (en) 2024-05-07
JP2021520095A (ja) 2021-08-12
FR3079661A1 (fr) 2019-10-04
KR20200135418A (ko) 2020-12-02
CN111919282A (zh) 2020-11-10
WO2019186265A1 (fr) 2019-10-03
EP3776630A1 (fr) 2021-02-17

Similar Documents

Publication Publication Date Title
US20230253949A1 (en) Surface acoustic wave device and associated production method
JP7256204B2 (ja) 圧電層を支持基板上に転写する方法
US20200336127A1 (en) Hybrid structure for a surface acoustic wave device
CN111919285B (zh) 制造用于射频器件的衬底的工艺
TWI776822B (zh) 複合基板、表面彈性波裝置及複合基板之製造方法
US20240040930A1 (en) Hybrid structure for a surface acoustic wave device
US20180316329A1 (en) Composite structure and associated production method
JP2023143949A (ja) 高周波フィルタ用の基板を製造するためのプロセス
JP2021517384A (ja) 表面弾性波デバイス用のハイブリッド構造及び関連する製造方法
TW201908124A (zh) 高熱傳導性之元件基板及其製造方法
US11501997B2 (en) Process for transferring a layer
JP2019192988A (ja) Sawデバイスの製造方法
US6222299B1 (en) Surface acoustic wave devices comprising large-grained diamonds and methods for making
US20240030883A1 (en) Process for manufacturing a piezoelectric structure for a radiofrequency device and which can be used to transfer a piezoelectric layer, and process for transferring such a piezoelectric layer
JP2012209662A (ja) 弾性表面波デバイス用ウエハレベルパッケージ材料、それを用いた弾性表面波デバイス接合ウエハ及びそれから切断された弾性表面波デバイス
JP2020108161A (ja) 基板を製造するための方法
KR102666195B1 (ko) 층의 전사 방법
US20230291377A1 (en) Process for manufacturing a piezoelectric structure for a radiofrequency device which structure can be used to transfer a piezoelectric layer, and process for transferring such a piezoelectric layer
JP2021506122A (ja) ドナー基板の残余部分を整えるための方法、その方法によって製造された基板、およびそのような基板の使用
CN111755591A (zh) 一种压电薄膜体及其制备方法、空腔型器件及其制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230817