JP2021506122A - ドナー基板の残余部分を整えるための方法、その方法によって製造された基板、およびそのような基板の使用 - Google Patents

ドナー基板の残余部分を整えるための方法、その方法によって製造された基板、およびそのような基板の使用 Download PDF

Info

Publication number
JP2021506122A
JP2021506122A JP2020530620A JP2020530620A JP2021506122A JP 2021506122 A JP2021506122 A JP 2021506122A JP 2020530620 A JP2020530620 A JP 2020530620A JP 2020530620 A JP2020530620 A JP 2020530620A JP 2021506122 A JP2021506122 A JP 2021506122A
Authority
JP
Japan
Prior art keywords
substrate
residual portion
donor substrate
annular step
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020530620A
Other languages
English (en)
Other versions
JP7252231B2 (ja
JP2021506122A5 (ja
Inventor
ドラゼク シャルロッテ
ドラゼク シャルロッテ
ベラケミ ジャメル
ベラケミ ジャメル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2021506122A publication Critical patent/JP2021506122A/ja
Publication of JP2021506122A5 publication Critical patent/JP2021506122A5/ja
Application granted granted Critical
Publication of JP7252231B2 publication Critical patent/JP7252231B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02032Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349Creating layers of material on a substrate
    • B81C1/00357Creating layers of material on a substrate involving bonding one or several substrates on a non-temporary support, e.g. another substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02021Edge treatment, chamfering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0191Transfer of a layer from a carrier wafer to a device wafer
    • B81C2201/0192Transfer of a layer from a carrier wafer to a device wafer by cleaving the carrier wafer

Abstract

本発明は、ドナー基板の残余部分を整える方法に関し、イオン注入によって弱められた平面での層間剥離によってドナー基板から層が除去されていて、残余部分が主面上に、ドナー基板の除去されていない部分に対応する環状段差を備え、および、方法は、環状段差によって画定される内部空間を充填し、および環状段差の少なくとも一部を覆うために、残余部分の主面上に平滑化酸化物を堆積させること、ならびに平滑化酸化物の緻密化のための熱処理を含む。本発明はまた、前記方法により製造された基板および前記基板の使用に関する。

Description

本発明は、ドナー基板の残余部分を整える方法に関する。この方法で製造された基板は、SOIタイプの絶縁体上に安価な構造を形成するために使用することができ、たとえば、マイクロエレクトロニクスの分野、MEMSの製造などに使用する。
Smart Cut(商標)テクノロジーは、支持基板上に薄層を形成するために半導体分野で広く使用されているテクノロジーである。この技術は、軽い種を注入することによって形成された弱められた平面(または破砕面)で破砕することにより、ドナー基板の片面から薄層を除去することを可能にする。薄層の転写後に残っているドナー基板は「残余部分」と呼ばれ、および一般に、ドナー基板の面の除去されていない部分に対応する環状段差を備える。
本発明は、より詳細には、それを再利用可能にするためのそのような残余部分を整えることに関する。Smart Cut(商標)方法により製造された残余部分を整えるためのそのような方法は既知である。例として、文書US20090061545、US20100200854に言及し得る。これらの方法は一般に複雑であり、および環状段差の除去を含む。従来技術の従来の方法は、残余部分から環状段差を部分的に除去するための、最初の研磨のステップと、次に「両面研磨」(両面を同時に研磨する)のステップと、続いて、完全に段差を取り除き、および後で使用するために十分な表面特性を持つ表面を取得するための化学研磨のステップとを含む。またこれらの方法は、脱酸素などの他の追加のステップを備え得る。
従来技術の方法はしばしば、高価で、長く、および特に「両面研磨」に基づく方法では、材料の大幅な損失につながり得、残余部分から作られるその後の使用に依存して、材料のこの損失を減らすことは有益であり得る。
発明の目的
本発明の1つの目的は、上述の問題を少なくとも部分的に解決するドナー基板の残余部分を整える方法を提案することである。本発明の目的は、より具体的には、先行技術の方法よりも材料の損失を少なくする、より単純で安価な整える方法である。
発明の簡単な説明
この目的を達成するために、本発明は、ドナー基板の残余部分を整える方法を提案し、イオン注入によって弱められた平面での剥離によってドナー基板から層が除去されており、残余部分は主面上に、ドナー基板の除去されていない部分に対応する環状段差を備え、方法は、環状段差によって画定される内部空間を充填しおよび環状段差の少なくとも一部を覆うために、残余部分の主面上に平滑化酸化物を堆積することこと、ならびに平滑化酸化物の緻密化のための熱処理を含む。
本発明の他の有利な非限定的な特徴によれば、単独で、または技術的に実現可能な任意の組み合わせにより、
−平滑化酸化物はSOG(Spin−On Glass)ファミリーに属する。
−緻密化熱処理は225℃から900℃の温度を有する。
−緻密化熱処理は、窒素(N2)雰囲気下で行われる。
−平滑化酸化物の堆積は、環状段差の高さの少なくとも1.5倍に等しい厚さを有する層の形成をもたらす条件下で行われる。
−方法は、堆積ステップの前に、残余部分の主表面を整えるステップを含む。
−残余部分の主表面を整えるステップは、イオン注入によって損傷した主表面の周辺ゾーンを除去することを含む。
本発明は、ドナー基板の残余部分を含む基板、イオン注入によって弱められた平面での層間剥離によってドナー基板から除去された層にも関し、残余部分は、ドナー基板の除去されていない部分に対応する環状段差を主面に含み、基板はまた、残余部分の主面に酸化物層も含み、酸化物層は環状段差によって画定される内部空間を充填し、および環状段差の少なくとも一部を覆う。
本発明の他の有利な非限定的な特徴によれば、単独で、または技術的に実現可能な任意の組み合わせにより、
−酸化物層は環状段差の高さの1.5倍以上に等しい厚さを有する。
−残余部分は表面酸化物層を備える。
−ドナー基板はシリコンで構成される。
本発明はまた、上記のように整えられた基板を提供すること、前記基板をドナー基板と組み立てること、およびドナー基板を薄くして絶縁体上に構造を形成すること(例えば、SOI−絶縁物上のシリコンタイプ)を含む、基板の使用に関する。
組み立ては100℃と500℃の間の温度での熱処理を含み得る。
本発明の他の特徴および利点は、添付の図面を参照した本発明の以下の詳細な説明から明らかになるであろう。
図1は、層除去方法の例の様々なステップを示している。 図2は、層を除去した後に得られた残余部分を示す。 図3は、本発明による第1の実施形態の様々なステップを示す。 図4は、本発明による第2の実施形態の様々なステップを示す。
発明の詳細説明
以下の説明を簡略化するために、同一の参照は、従来技術において同一または同じ機能を実行する要素に対して使用される。
図は読みやすくするための概略図であり、縮尺どおりではない。
本発明は、ドナー基板を使用可能にするためにドナー基板の残余部分を整える方法に関する。
この残余部分は、一般に、ドナー基板1から、イオン注入によって弱められた平面3での層間剥離による薄層5の除去後に得られ、残余部分1’は、主面10に、ドナー基板1の除去されていない部分に対応する環状段差11を備える。薄層5は支持基板4に転写される。
ドナー基板1および支持基板4は、任意の材料から成り得る。これは、半導体材料(シリコン、SiGe、ゲルマニウム、窒化ガリウムなど)、絶縁体(サファイアやガラスなど)、または圧電材料(タンタル酸リチウムやニオブ酸リチウムなど)であり得る。
ドナー基板1および/または支持基板4は、例えば酸化シリコンまたは酸化アルミニウム、または窒化シリコンまたは窒化アルミニウムを含む表面絶縁体層2とともに提供され得る。すなわち、それは適切に、堆積、酸化、または窒化によって形成され得る。
支持基板1および支持基板4は、有利には、その直径が典型的に200mm、300mmまたはさらには450mmである、ディスク形状のシリコンウエハであり得る。これらのウエハの少なくとも1つは、表面絶縁層を有し得、その結果、シリコンオンインシュレーターウエハは、方法の最後に得られる。しかしながら、本発明はこれらの材料、この形状またはこれらの寸法のみに限定されない。
図1は、本発明によって使用される残余部分1’をもたらす、スマートカットタイプの層除去方法の例の様々なステップを示す。
このタイプの方法は、任意選択で、図1Bに示されているドナー基板1を酸化するステップが続き、前述のように表面酸化物層2が形成される、図1Aによって示されるドナー基板1を提供することを含む。
次に、図1Cに示すように、ドナー基板1への光種の注入によって弱められた平面3の形成の最初のステップが実行され、この平面とドナー基板1の注入された表面の間に薄層5が形成される。弱められた平面3は、典型的には、水素および/または希ガスの注入によって生成される。すなわち、軽い種は、5e15と1e17at/cm2の間の投与量の水素およびヘリウムイオンから選択され得る。
注入エネルギーに関しては、それは典型的には10keVから200keVの間であり、イオンの注入深さを定義する。
図1Dによって示される第2のステップでは、第1のステップに続いて、支持基板4は、ドナー基板1の注入された表面と組み立てられ、破壊される組立品を形成する。この組立品は、分子接着によって、つまり接着剤(水以外)を追加せずに互いに表面を直接接着することによって、および主にファンデルワールスまたは共有結合型の接着力を使用することによって優先的に生成される。
組み立てステップの前に、基板1および支持体4の1つまたは複数の洗浄操作、プラズマ活性化などの事前の表面処理を行い得る。
図1Eに示される次のステップでは、破砕される組立品は、破砕熱処理ステップを受ける。このステップは、弱められた平面3の破壊の前兆であるマイクロキャビティ、プレートレット、および/または他のタイプの欠陥を開発することを目的とする。それは、薄膜5を支持基板4に転写するために、弱められた平面3に沿った破壊波の開始および伝播につながる。
この破砕熱処理は、ドナー基板1と支持基板4との間の接着の程度を強化するのにも役立ち得る。
この破砕熱処理ステップの最後に、および図1Eに示すように、支持体4に転写された薄層5、および、図2により詳細に示されている、有用な層5が除去されたドナー基板1の残余部分1’の両方が得られる。
残余部分1’は、主面10上に、ドナー基板1の除去されていない部分に対応する環状段差11を備える。これは、ドナー基板1と支持基板4との間の接着の程度が層を除去することを可能にするのに不十分である周辺ゾーンである。段差11の幅は、0.5から3mmの範囲であり得、その高さは、100nmから3.5マイクロメートル、またはさらには4マイクロメートルの範囲であり得る。
段差11の存在および主面10の表面特性は直接の再利用を可能にせず、および特にSmart Cut(商標)タイプの方法または層転写法では、再利用の前に残余部分1’を整える必要がある。本発明は、そのような残余部分1’を整えることを提案する。
第一の実施形態
図3Aおよび3Bに示される第1の実施形態によれば、残余部分1’を整える方法は、残余部分1’の主面10上への平滑化酸化物6の堆積するステップと、および平滑化酸化物の高密度化のための熱処理のステップとの2つのステップを含む。
平滑化酸化物6は、一般に、SOG(スピンオングラス)ファミリーから選択され、これは、室温で液体状態であるという特性を有するが、適切な熱処理を使用して高密度化および固体化し得る。
平滑化酸化物6の堆積ステップは、環状段差11によって画定される内部空間を充填し、および環状段差11の少なくとも一部を覆うために、残余部分1’の主面10上に平滑化酸化物6の層を堆積させることを有する。図3Bに示されるように、平滑化酸化物6の堆積はまた、好ましくは、環状段差11の高さの少なくとも1.5倍に等しい厚さを有する層の形成をもたらす条件下で実行され得る。平滑化酸化物6による主表面10の平坦化を実行するために、残余部分1’は、その支持体上で回転され、遠心力によって分配されることができる。
緻密化熱処理のステップは、平滑化酸化物層6に設けられた残余部分を225℃〜850℃、または900℃の温度にさらすことを有する。この熱処理は約1時間続き、および窒素雰囲気下で実行され得る。
このステップの最後では、平滑化酸化物6の表面は十分に滑らかであり、粗さは典型的に、5ÅRMS(AFM測定5x5μm2)未満であり、その後の使用の要件を満たす。平滑化酸化物6の層は、高密度化アニーリング中または高温で処理された基板の露出につながるステップ中に段差11の下に存在する弱められた平面に関連する気泡の起こり得る剥離を防ぐのに十分な弾性、粘度、および/または破壊強度を有する。
これらの処理の終わりに、図3Bに示されるように、ドナー基板1の残余部分1’を備える基板7が得られ、残余部分1’は、主面10上に、ドナー基板1の除去されていない部分に対応する環状段差11を含む。残余部分1’はまた、ドナー基板1から支持基板4への薄層5の移送のためのステップ中に得られた表面酸化物層2を備え得る。ドナー基板1はシリコンからなり得る。
基板7はまた、残余部分1’の主面10上に酸化物層6も含み、酸化物層6は、環状段差11によって画定される内部空間を充填し、および環状段差11の少なくとも一部を覆う。好ましくは、酸化物層6は、環状段差11の高さの少なくとも1.5倍に等しい厚さを有する。
第二の実施形態
図4Aから4Dに示される第2の実施形態によれば、残余部分1’を整える方法は、平滑化酸化物6の堆積ステップの前に残余部分1’の主表面10を整える追加のステップを含む。
実際、図3Aおよび4Aに見られるように、残余部分の移植欠陥が残余部分1’に存在するままである場合、残余部分の移植欠陥で、環状段差11またはその一部の剥離のリスクがある。この問題は、特にその粘度、弾性、および破壊強度特性により、段差11を平滑化酸化物6で覆うことによって有利に低減されたとしても、第1の実施形態で生じ得る。ただし、このリスクをさらに減らすことは可能である。
このリスクを低減するために、この第2の実施形態は、剥離を受ける段差11の部分を排除する目的で、残余部分の主表面10を整えるステップを提供する。したがって、残余部分1’の主表面10を整えるこのステップは、すなわち、
−表面酸化物層2の予備除去のステップ(図4B)と、
−残余部分1’の主面10の薄層を除去し、およびイオン注入によって損傷した段差11の一部を除去する(図4C)ように構成された、たとえば化学エッチングによる材料の除去のステップと、
を備え、言い換えれば、主表面10を整えるステップは、イオン注入によって損傷されたこの表面の周辺ゾーンの除去を含む。
図4Bによって示される酸化物層の除去のステップは、処理される段差11の損傷した部分を露出させることを可能にする。これは、例えば、低温条件下での、希フッ酸(HF)溶液による酸化物の湿式化学エッチングであり得る。
残余部分を化学エッチングするステップは、イオン注入によって損傷を受け、したがって剥離を受ける段差11の部分の除去を可能にする。これは、例えば、TMAHまたはKOHの塩基性水溶液による残余部分1’の高温条件下での湿式化学エッチングであり、少なくとも最初の段差の高さと等しい深さにわたって残余部分1’の厚さを除去し得る。
例えば、プレート縁部の研磨および/または部分的トリミングなど、表面を整えるための他の方法を考慮することも可能である。
表面を整えるこのステップは、単純で安価な処理を実行するが、しかし完全に平面の表面を得ることができない。これらの処理の最後に、および表面を整えるステップ中に使用されたテクノロジーに関係なく、残余部分1’は、依然として残余部分の環状段差11を定義する周辺トポグラフィを有する。
表面を整えるステップの終わりに、第1の実施形態に関連して説明されたステップが再現され、すなわち、平滑化酸化物が、残余部分の主面10に堆積されて、環状段部11によって規定される内部空間を充填し、および環状段部11の少なくとも一部を覆い、ならびに、平滑化酸化物6を緻密化するための熱処理を施す。
この方法の最後に、図4Dに示すように、ドナー基板1の残余部分1’を含む基板7が得られ、その主面10上に、残余部分の環状段差11を備える。残余部分1’は、表面酸化物層2(図3B)も含み得る。基板7はまた、残余部分1’の主面10上の酸化物層6も含み、酸化物層6は、環状段差11によって画定される内部空間を充填し、および環状段差11の少なくとも一部を覆う。
本発明による方法は、材料の損失を低減し、残余部分1の主面10の段差11を完全に除去する必要がないという利点、および完全に平坦な面を提供するという利点を有する。特に、従来技術の解決策において一般的に必要である「両面研磨」のステップを省くことが可能である。それは、残余部分7を少数のステップで生成することを可能にし、材料の損失を低減し、および、例えば、MEMS用の基板の製造のための受容基板として使用される、満足のいく表面特性を有する。
使用
本発明による方法によって製造された基板7は、例えばSOIタイプの絶縁体上の基板を製造するための受容基板として使用することができる。
この基板7の使用は、ドナー基板とのその組立品、次いで、このドナー基板を薄くして絶縁体上に構造を形成することを含む。
平滑化酸化物層6の特性は、高温接着熱処理を適用することなく、組立品を製造することを可能にする。
すなわち、基板7は、層転写方法における支持体として好ましく使用され得、組み立ては、典型的には、100℃と900℃の間の低温で実行され得る熱処理を含むことができる。さらにより優先的には、前記熱処理は100℃と500℃の間の温度で実行され、および、次いで移送された層は、3D集積の分野での使用のためのマイクロエレクトロニクスデバイスとともに提供され得る。
もちろん、本発明は、説明された実施形態に限定されず、特許請求の範囲によって定義される本発明の範囲から逸脱することなく、変形実施形態をそれに加えることができる。

Claims (12)

  1. ドナー基板(1)の残余部分(1’)を整える方法であって、イオン注入によって弱められた平面(3)での層間剥離により層(5)が前記ドナー基板(1)から除去されていて、前記残余部分(1’)が主面(10)に、前記ドナー基板の除去されていない部分に対応する環状段差(11)を備え、前記方法は、
    a.前記環状段差(11)によって画定される内部空間を充填し、および、前記環状段差(11)の少なくとも一部を覆うために、前記残余部分の前記主面(10)に平滑化酸化物(6)を堆積させるステップと、
    b.前記平滑化酸化物(6)の緻密化のための熱処理のステップと、
    を含む、方法。
  2. 前記平滑化酸化物(6)がSOG(スピンオングラス)ファミリーに属する、請求項1に記載の整える方法。
  3. 前記緻密化熱処理が225℃から900℃の間の温度を有する、請求項1または2に記載の整える方法。
  4. 前記緻密化熱処理が窒素(N2)雰囲気下で実行される、請求項1から3のいずれか一項に記載の整える方法。
  5. 平滑化酸化物(6)の前記堆積が、前記環状段差(11)の高さの少なくとも1.5倍に等しい厚さを有する層の形成をもたらす条件下で実行される、請求項4に記載の整える方法。
  6. 前記堆積ステップの前に、イオン注入により損傷した前記主表面の周辺ゾーン(1a)の前記除去を含む前記残余部分(1’)の前記主表面(10)を整えるステップを含む、請求項1から5のいずれか一項に記載の整える方法。
  7. 基板(7)であって、
    a.ドナー基板(1)の残余部分(1’)であって、イオン注入によって弱められた平面(3)での層間剥離により層(5)が前記ドナー基板(1)から除去されていて、前記残余部分(1’)は主面(10)に、前記ドナー基板(1)の除去されていない部分に対応する環状段差(11)を備えた、前記残余部分(1’)と、
    b.前記残余部分(1’)の前記主面上の酸化物層(6)であって、前記酸化物層(6)は、前記環状段差によって画定される内部空間を充填し、および前記残余部分の前記環状段差の少なくとも一部を覆う、前記酸化物層(6)と、
    を備えた、前記基板(7)。
  8. 前記酸化物層が、前記環状段差の高さの少なくとも1.5倍に等しい厚さを有する、請求項7に記載の基板(7)。
  9. 前記残余部分(1’)が表面酸化物層(2)を備えた、請求項7から8のいずれか一項に記載の基板(7)。
  10. 前記ドナー基板(1)がシリコンからなる、請求項7から9のいずれか一項に記載の基板(7)。
  11. 基板(7)の使用であって、
    a.請求項7から10のいずれか一項に記載の基板(7)を提供するステップと、
    b.前記基板(7)をドナー基板と組み立てるステップと、
    c.前記ドナー基板を薄くして絶縁体上に構造を形成するステップと、
    を含む、基板(7)の使用。
  12. 前記組み立てが100℃と500℃の間の温度での熱処理を含む、請求項11に記載の基板(7)の使用。
JP2020530620A 2017-12-05 2018-11-21 ドナー基板の残余部分を整えるための方法、その方法によって製造された基板、およびそのような基板の使用 Active JP7252231B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1761674 2017-12-05
FR1761674A FR3074608B1 (fr) 2017-12-05 2017-12-05 Procede de preparation d'un residu de substrat donneur, substrat obtenu a l'issu de ce procede, et utilisation d'un tel susbtrat
PCT/FR2018/052938 WO2019110885A1 (fr) 2017-12-05 2018-11-21 Procédé de préparation d'un résidu de substrat donneur, substrat obtenu à l'issu de ce procédé, et utilisation d'un tel substrat

Publications (3)

Publication Number Publication Date
JP2021506122A true JP2021506122A (ja) 2021-02-18
JP2021506122A5 JP2021506122A5 (ja) 2021-12-09
JP7252231B2 JP7252231B2 (ja) 2023-04-04

Family

ID=62017361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020530620A Active JP7252231B2 (ja) 2017-12-05 2018-11-21 ドナー基板の残余部分を整えるための方法、その方法によって製造された基板、およびそのような基板の使用

Country Status (9)

Country Link
US (2) US11542155B2 (ja)
EP (1) EP3721467B1 (ja)
JP (1) JP7252231B2 (ja)
KR (1) KR102568640B1 (ja)
CN (1) CN111527584B (ja)
FR (1) FR3074608B1 (ja)
SG (1) SG11202005328WA (ja)
TW (1) TWI773852B (ja)
WO (1) WO2019110885A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297583A (ja) * 1998-04-09 1999-10-29 Shin Etsu Handotai Co Ltd 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP2010177664A (ja) * 2009-01-29 2010-08-12 Soitec Silicon On Insulator Technologies 半導体基板の境界を研磨する装置
JP2010186987A (ja) * 2009-02-12 2010-08-26 Soitec Silicon On Insulator Technologies 基板の表面を再生する方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204493A (ja) * 1998-01-09 1999-07-30 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
US6093623A (en) * 1998-08-04 2000-07-25 Micron Technology, Inc. Methods for making silicon-on-insulator structures
EP1039533A3 (en) * 1999-03-22 2001-04-04 Infineon Technologies North America Corp. High performance dram and method of manufacture
KR100414193B1 (ko) * 2001-05-08 2004-01-07 주식회사 실트론 에스오아이 웨이퍼 제조용 도너 웨이퍼 가공 방법
KR100854856B1 (ko) * 2002-08-26 2008-08-28 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 버퍼층을 포함하는 웨이퍼를 그것으로부터 층을 취한 후에기계적으로 재활용하는 방법
WO2004019404A2 (en) * 2002-08-26 2004-03-04 S.O.I.Tec Silicon On Insulator Technologies Recycling a wafer comprising a buffer layer, after having taken off a thin layer therefrom
FR2858875B1 (fr) * 2003-08-12 2006-02-10 Soitec Silicon On Insulator Procede de realisation de couches minces de materiau semi-conducteur a partir d'une plaquette donneuse
US7402520B2 (en) * 2004-11-26 2008-07-22 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
FR2889887B1 (fr) * 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
US7781309B2 (en) * 2005-12-22 2010-08-24 Sumco Corporation Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
EP2015354A1 (en) * 2007-07-11 2009-01-14 S.O.I.Tec Silicon on Insulator Technologies Method for recycling a substrate, laminated wafer fabricating method and suitable recycled donor substrate
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
WO2009058245A2 (en) * 2007-10-31 2009-05-07 Corning Incorporated Improved substrate compositions and methods for forming semiconductor on insulator devices
KR20120093952A (ko) * 2009-11-06 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자 및 반도체 장치 제조 방법과, 성막 장치
US8952496B2 (en) * 2009-12-24 2015-02-10 Sumco Corporation Semiconductor wafer and method of producing same
US8852391B2 (en) * 2010-06-21 2014-10-07 Brewer Science Inc. Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate
US20120052623A1 (en) * 2010-08-31 2012-03-01 Twin Creeks Technologies, Inc. Method to adhere a lamina to a receiver element using glass frit paste
KR20130043063A (ko) * 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US20140113452A1 (en) * 2012-10-18 2014-04-24 United Microelectronics Corp. Wafer edge trimming method
US9966248B2 (en) * 2015-01-05 2018-05-08 Toshiba Memory Corporation Semiconductor manufacturing apparatus and semiconductor manufacturing method
WO2016205751A1 (en) * 2015-06-19 2016-12-22 QMAT, Inc. Bond and release layer transfer process
US9773705B2 (en) * 2015-06-30 2017-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET channel on oxide structures and related methods
US10090210B2 (en) * 2015-10-01 2018-10-02 Sensor Electronic Technology, Inc. Material growth with temperature controlled layer
US10199216B2 (en) * 2015-12-24 2019-02-05 Infineon Technologies Austria Ag Semiconductor wafer and method
FR3051968B1 (fr) * 2016-05-25 2018-06-01 Soitec Procede de fabrication d'un substrat semi-conducteur a haute resistivite
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
US10818488B2 (en) * 2017-11-13 2020-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer structure and trimming method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297583A (ja) * 1998-04-09 1999-10-29 Shin Etsu Handotai Co Ltd 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP2010177664A (ja) * 2009-01-29 2010-08-12 Soitec Silicon On Insulator Technologies 半導体基板の境界を研磨する装置
JP2010186987A (ja) * 2009-02-12 2010-08-26 Soitec Silicon On Insulator Technologies 基板の表面を再生する方法

Also Published As

Publication number Publication date
WO2019110885A1 (fr) 2019-06-13
JP7252231B2 (ja) 2023-04-04
TWI773852B (zh) 2022-08-11
CN111527584A (zh) 2020-08-11
US20200385265A1 (en) 2020-12-10
US20230073003A1 (en) 2023-03-09
TW201926407A (zh) 2019-07-01
CN111527584B (zh) 2023-09-05
FR3074608B1 (fr) 2019-12-06
EP3721467B1 (fr) 2021-12-29
US11542155B2 (en) 2023-01-03
EP3721467A1 (fr) 2020-10-14
KR20200090812A (ko) 2020-07-29
SG11202005328WA (en) 2020-07-29
FR3074608A1 (fr) 2019-06-07
KR102568640B1 (ko) 2023-08-22

Similar Documents

Publication Publication Date Title
JP4407127B2 (ja) Soiウエーハの製造方法
JP5415129B2 (ja) 貼り合わせ基板の製造方法
US8754505B2 (en) Method of producing a heterostructure with local adaptation of the thermal expansion coefficient
JP2009111381A (ja) 微細な埋め込み絶縁層を有するsoi基板
JP4277469B2 (ja) 貼り合わせウエーハの製造方法及び貼り合わせウエーハ
TWI430339B (zh) 用於製備一多層結晶結構之方法
JP2019521510A (ja) 歪みセミコンダクタ・オン・インシュレータ(strained semiconductor−on−insulator)基板の製造方法
JP4987470B2 (ja) 自立を誘発することによって薄肉化された極薄層の製造方法
JP2024022682A (ja) ハイブリッド構造
JP2013516767A5 (ja)
JP2009253184A (ja) 貼り合わせ基板の製造方法
JP7252231B2 (ja) ドナー基板の残余部分を整えるための方法、その方法によって製造された基板、およびそのような基板の使用
JP2000030993A (ja) Soiウェーハの製造方法およびsoiウェーハ
JP2016508291A (ja) 多層半導体デバイス作製時の低温層転写方法
JP2010278342A (ja) Soi基板の製造方法
TWI762755B (zh) 可分離結構及應用所述結構之分離方法
JP2023519166A (ja) 積層構造を製造するための方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211027

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230323

R150 Certificate of patent or registration of utility model

Ref document number: 7252231

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150