KR20200090812A - 도너 기판의 잔류물을 제조하는 방법, 그 방법에 의해 제조된 기판 및 그 기판의 사용 - Google Patents

도너 기판의 잔류물을 제조하는 방법, 그 방법에 의해 제조된 기판 및 그 기판의 사용 Download PDF

Info

Publication number
KR20200090812A
KR20200090812A KR1020207016877A KR20207016877A KR20200090812A KR 20200090812 A KR20200090812 A KR 20200090812A KR 1020207016877 A KR1020207016877 A KR 1020207016877A KR 20207016877 A KR20207016877 A KR 20207016877A KR 20200090812 A KR20200090812 A KR 20200090812A
Authority
KR
South Korea
Prior art keywords
substrate
residue
donor substrate
layer
annular end
Prior art date
Application number
KR1020207016877A
Other languages
English (en)
Other versions
KR102568640B1 (ko
Inventor
샤를로트 드라제크
드자멜 벨하세미
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20200090812A publication Critical patent/KR20200090812A/ko
Application granted granted Critical
Publication of KR102568640B1 publication Critical patent/KR102568640B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/00357—Creating layers of material on a substrate involving bonding one or several substrates on a non-temporary support, e.g. another substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0191—Transfer of a layer from a carrier wafer to a device wafer
    • B81C2201/0192—Transfer of a layer from a carrier wafer to a device wafer by cleaving the carrier wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)

Abstract

본 발명은 도너 기판의 잔류물을 제조하는 방법에 관한 것으로, 이온 주입에 의해 약화된 평면에서 층 분리에 상기 도너 기판으로부터 층(5)이 제거되었고, 잔류물은 주 표면 상에 도너 기판으로부터 제거되지 않은 부분에 대응하는 환형 단을 포함한다. 본 방법은 환형 단에 의해 한정된 내부 공간을 채우고 환형 단을 적어도 부분적으로 덮기 위해 잔류물의 주 표면 상에 평활화 산화물을 증착시키는 단계를 포함하며, 뿐만 아니라 평활화 산화물의 치밀화를 위한 열처리 단계를 포함한다. 본 발명은 또한 상기 방법에 의해 제조된 기판 및 이 기판의 사용에 관한 것이다.

Description

도너 기판의 잔류물을 제조하는 방법, 그 방법에 의해 제조된 기판 및 그 기판의 사용
본 발명은 도너 기판의 잔류물(remainder)을 제조하는 방법에 관한 것이다. 이 공정의 끝에서 얻은 기판은 예를 들어 MEMS의 제조 등을 위한 마이크로 전자 공학 분야에서 사용하기 위해 저렴한 SOI 유형의 절연체 상 구조(structure on insulator)를 형성하는 데 사용할 수 있다.
Smart Cut™ 기술은 지지 기판에 얇은 층을 형성하기 위해 반도체 기술에서 널리 사용되는 기술이다. 이 기술은 경종(light species)의 주입에 의해 형성된 약화 된 평면(또는 균열된 평면)에서 파단(fracturing)하는 것에 의해 도너 기판의 한 면에서 얇은 층을 제거 할 수 있게 한다. 얇은 층의 전달 후에 남은 도너 기판은 "잔류물(remainder)"이라 불리우며, 일반적으로 도너 기판의 면으로부터 제거되지 않은 부분에 대응하는 환형 단(annular step)을 포함한다.
본 발명은 보다 구체적으로, 재사용 할 수 있도록 그러한 잔류물을 제조하는 것에 관한 것이다. Smart Cut™ 공정에 의해 생산된 잔류물을 제조하는 이러한 공정은 공지되어 있다. 예컨대, US20090061545, US20100200854문서를 인용할 수 있다. 이들 공정은 일반적으로 복잡하고 환형 단(annular step)의 제거를 포함한다. 종래의 방법은 다음 단계를 포함한다: 잔류물로부터 환형 단을 부분적으로 제거하기 위한 제 1 연마, 그리고 나서 "양면-연마"(양면을 동시에 연마), 이어서, 상기 단(step)을 완전히 제거하고 추후 사용하기에 만족스러운 표면 특성을 가진 표면을 얻기 위한, 화학적 연마(chemical polishing). 이들 방법은 또한 탈산소화(deoxidation)와 같은 다른 추가 단계를 포함 할 수있다.
종래 기술의 방법은 종종 비싸고 시간 소모적이며, 특히 "양면-연마"에 기초한 방법의 경우 재료의 상당한 손실을 초래할 수있다. 잔류물로 만들어질 후속 사용에 따라, 이러한 재료 손실을 감소시키는 것이 유리할 수있다.
본 발명의 일 목적은 적어도 상기 문제를 부분적으로 해결하여 도너 기판의 잔류물을 제조하는 방법을 제공하는 것이다. 특히, 제조 공정이 단순하고 비용이 적게 들며 종래 기술에 비해 재료 손실이 적다.
이러한 목적을 달성하기 위해, 본 발명의 목적은 도너 기판의 잔류물을 제조하는 방법을 제공하며, 이온 주입에 의해 약화된 평면에서 층 분리(delamination)에 의해 도너 기판으로부터 층이 제거되고, 잔류물은 도너 기판으로부터 제거되지 않은 부분에 대응하는 환형 단을 주 표면(main face) 상에 포함하고, 상기 방법은 잔류물의 주 표면에 평활화 산화물(smoothing oxide)을 증착시켜 환형 단에 의해 한정되는 내부 공간을 채우고 환형 단을 적어도 부분적으로 덮는 단계 뿐만 아니라 평활화 산화물의 치밀화(densification)를 위한 열처리를 포함한다.
단독으로 또는 임의의 기술적으로 실행 가능한 조합으로서 본 발명의 다른 유리하고 비 제한적인 특성에 따르면:
- 평활화 산화물은 SOG (Spin On Glass) 군에 속한다;
- 치밀화 열처리는 225℃ 내지 900℃ 사이의 온도를 갖는다;
- 치밀화 열처리는 질소(N2) 분위기 하에서 수행된다;
- 평탄화 산화물 증착은 환형 단의 높이의 적어도 1.5 배와 같은 두께를 갖는 층을 형성하는 조건 하에서 수행된다;
- 상기 방법은 증착 단계 전에 잔류물의 주 표면(main surface)을 제조하는 단계를 포함한다;
- 잔류물의 주 표면을 제조하는 단계는 이온 주입에 의해 손상된 주 표면의 주변 영역을 제거하는 단계를 포함한다.
본 발명은 또한 도너 기판의 잔류물을 포함하는 기판에 관한 것으로, 이온 주입에 의해 약화된 평면에서 층 분리에 의해 도너 기판으로부터 층이 제거되고, 잔류물은 도너 기판으로부터 제거되지 않은 부분에 대응하는 환형 단을 주 표면 상에 포함하고, 상기 기판은 잔류물의 주 표면 상의 산화물 층을 또한 포함하며, 산화물 층은 환형 단에 의해 한정되는 내부 공간을 채우고 환형 단을 적어도 부분적으로 덮는다.
단독으로 또는 임의의 기술적으로 실행 가능한 조합으로서 본 발명의 또 다른 유리하고 비 제한적인 특성에 따르면:
- 산화물 층은 환형 단의 높이의 적어도 1.5 배와 동일한 두께를 갖는다;
- 잔류물은 표면 산화물 층을 포함한다;
- 도너 기판은 실리콘으로 구성된다.
본 발명은 또한 기판의 사용과 관련된 것으로, 이는 상술한 바와 같이 제조된 기판을 제공하고, 기판을 도너 기판과 조립하고, 도너 기판을 박형화하여 절연체 상 구조(예컨대 SOI―Silicon on Insulator―타입)를 형성하는 것을 포함한다.
조립체는 100 ℃ 내지 500 ℃ 사이의 온도에서 열처리를 포함할 수 있다.
본 발명의 다른 특징 및 장점은 첨부된 도면을 참조하여 다음의 본 발명의 상세한 설명으로부터 나타날 것이다.
- 도 1a 내지 도 1e는 층 제거 방법의 예의 상이한 단계들을 도시한 도면이다;
- 도 2는 층을 제거한 후 수득된 잔류물을 도시한 것이다;
- 도 3은 본 발명에 따른 제1 실시 예의 상이한 단계들을 도시 한 도면이다;
- 도 4는 본 발명에 따른 제2 실시 예의 상이한 단계들을 도시한 도면이다.
이하의 설명의 단순화를 위해, 동일하거나 종래 기술에서 동일한 기능을 수행하는 요소에 대해서는 동일한 부호가 사용된다.
도면은 가독성을 위해 축척이 아닌 개략적 표현이다.
본 발명은 도너 기판의 잔류물을 사용 가능하게 만들기 위한 상기 잔류물을 제조하는 방법에 관한 것이다.
이 잔류물은 일반적으로 도너 기판(1)에서 이온 주입에 의해 약화된 평면(3)에서 층 분리에 의해 얇은 층(5)을 제거한 후에 획득되며, 잔류물(1')은 주 표면(10) 상에, 도너 기판(1)의 제거되지 않은 부분에 대응하는 환형 단(11)을 포함한다. 얇은 층(5)은 지지 기판 (4)으로 전달된다.
도너 기판(1) 및 지지 기판(4)은 임의의 재료로 제조될 수 있다. 이 재료는 반도체 재료(예: 실리콘, SiGe, 게르마늄, 질화 갈륨), 절연체(예: 사파이어 또는 유리) 또는 압전 재료(예:리튬 탄탈레이트 또는 리튬 니오베이트)일 수 있다.
도너 기판(1) 및/또는 지지 기판(4)에는 예를 들어 실리콘 또는 알루미늄 산화물 또는 실리콘 또는 알루미늄 질화물을 포함하는 표면 절연체 층(2)이 구비될 수 있다. 이것은 경우에 따라 증착(deposition), 산화(oxidation) 또는 질화(nitriding)에 의해 형성되었을 수 있다.
지지 기판(1) 및 지지 기판(4)은 유리하게는 직경이 전형적으로 200mm, 300mm 또는 심지어 450mm 인 디스크 형태를 취하는 실리콘 웨이퍼 일 수 있다. 이 기판들 중 적어도 하나는 표면 상에 절연 층을 가질 수 있어서, 공정의 끝에 실리콘-온-절연체 기판(silicon-on-insulator wafer)이 획득된다. 그러나, 본 발명은 이 재료, 이 형태 또는 이 치수로만 제한되지 않는다.
도 1은 본 발명에 의해 사용된 잔류물(1')을 초래하는, Smart Cut 유형의 층 제거 방법의 예의 다양한 단계들을 도시한다.
이러한 유형의 방법은 도 1a에 의해 도시된 도너 기판(1)을 제공하는 단계에 이어 선택적으로 도 1b에 의해 도시된 도너 기판(1)의 산화 단계를 포함한다. 이 산화 단계는 전술한 바와 같은 표면 산화물 층(2)의 형성이 수반된다.
그런 다음, 도 1c에 도시된 바와 같이, 제1 단계로서, 도너 기판(1)에 경종(light species)을 주입함으로써 약화된 평면(3)을 형성하여, 이 평면과 도너 기판(1)의 주입된 표면 사이에 얇은 층(5)을 형성한다. 약화된 평면(3)은 일반적으로 수소 및/또는 희가스(noble gas)의 주입에 의해 생성된다. 따라서, 경종은 5e15 내지 1e17 at/cm2의 용량(dose)의 수소 및 헬륨 이온으로부터 선택될 수 있다.
주입 에너지는 일반적으로 10keV와 200keV 사이이며 이온의 주입 깊이를 결정한다.
도 1d에 도시된 제2 단계에서, 제1 단계 이후에, 지지 기판(4)은 도너 기판(1)의 주입된 표면과 조립되어, 파쇄될(fractured) 조립체를 형성한다. 이 조립은 바람직하게는 분자 접착, 즉 접착 물질을 첨가하지 않고(물 제외) 표면 사이의 표면의 직접 접착 및 주로 반 데르 발스 또는 공유 결합 유형의 접착력을 사용하여 이루어진다.
조립 단계는 하나 이상의 세정, 플라즈마 활성화와 같은 도너 기판 (1) 및 지지 기판(4)에 대한 임의의 사전 표면 처리 이후에 이루어질 수 있다.
도 1e에 도시된 다음 단계에서, 파쇄될 조립체는 파열 열처리(fracturing heat treatment) 단계를 거친다. 이 단계는 약화된 평면(3)에서, 미세 공간, 소판 및/또는 균열의 효시가 될 수 있는 다른 유형의 결함(defects)을 발전시키는 것을 목표로한다. 이는 평면(3)을 따라 파열파(fracture wave)의 개시 및 전파로 이어져서, ?湛? 층(5)이 지지 기판(4) 상으로 전달된다.
이 파열 열처리는 또한 도너 기판(1)과 지지 기판(4) 사이의 접착 정도를 강화시키는 데 기여할 수 있다.
이 파열 열처리 단계의 끝에서, 그리고 도 1e에 도시된 바와 같이, 지지체(4)로 전달된 얇은 층(5)과, 도 2에 보다 상세하게 도시된 유용한 층(5)이 제거된 도너 기판(1)의 잔류물(1')이, 둘 다 얻어진다.
잔류물(1')은 주 표면(10) 상에, 도너 기판(1)으로부터 제거되지 않은 부분에 대응하는 환형 단(11)을 포함한다. 이것은 도너 기판(1)과 지지 기판(4) 사이의 접착 정도가 층을 제거하기에 불충분한, 주변 구역이다. 단(11)의 폭은 0.5 내지 3 mm의 범위일 수 있고 그 높이는 100 nm 내지 3.5 마이크로 미터, 또는 심지어 4 마이크로미터의 범위일 수 있다.
단(11)의 존재 및 주 표면(10)의 표면 특성은, 직접 재사용을 가능하게 하지 않으며, 재사용 전에 잔여물(1')의 제조를 필요로 한다. 이는 특히 Smart Cut ™ 유형의 방법 또는 층 이동 방법에서 그러하다. 본 발명은 잔여물(1')의 이러한 제조를 제공한다.
제1 실시 예
도 3a 및 도 3b에 도시된 제1 실시 예에 따르면, 잔류물(l')을 제조하는 공정은 2 단계로 이루어진다: 잔류 물(l')의 주 표면(10) 상에 평활화 산화물(6)을 증착시키는 단계, 및 평활화 산화물의 치밀화(densification)를 위한 열처리 단계.
평활화 산화물(6)은 일반적으로 SOG(Spin-On Glass) 계열에서 선택된다. SOG(Spin-On Glass) 계열은 실온에서 액체 상태인 특성을 갖지만 적절한 열처리를 사용하여 치밀화되고 고체화될 수 있다.
평활화 산화물(6)의 증착 단계는 환형 단(11)에 의해 한정된 내부 공간을 채우고 환형 단(11)의 적어도 일부를 덮기 위해 잔류물(1')의 주 표면(10)상에 평활화 산화물(6)의 층을 증착하는 것으로 구성된다. 평활화 산화물(6)의 증착은 또한 바람직하게는 도 3b에 도시된 바와 같이, 환형 단(11)의 높이의 적어도 1.5 배의 두께를 갖는 층을 형성하는 조건 하에서 수행될 수 있다. 평탄화 산화물(6)에 의해 주 표면(10)의 평탄화를 수행하기 위해, 잔여물(1')은 원심력에 의해 분배될 수 있도록 지지부 상에서 회전된다.
치밀화 열처리 단계는 평활화 산화물(6)이 구비된 잔류물을 225℃ 내지 850 ℃, 심지어는 900 ℃의 온도에 노출시키는 것으로 이루어진다. 이 열처리는 약 1 시간 지속될 수 있으며 질소 분위기 하에서 수행될 수 있다.
이 단계의 끝에서, 평활화 산화물(6)의 표면은 후속 사용의 요구를 충족시키기 위해 거칠기가 전형적으로 5 Å RMS 미만(AFM measurement 5x5 ㎛2)으로 충분히 매끄럽다. 평활화 산화물(6)의 층은, 치밀화 어닐링 동안 또는 처리된 기판을 고온에 노출시키는 단계 동안 단(11) 아래에 존재하는 약화된 평면과 관련된 기포의 박리(exfoliation)를 방지하기에 충분한 탄성, 점도 및/또는 파손 저항성을 갖는다.
이들 처리의 끝에, 도 3b에 도시된 도너 기판(1)의 잔류물(1')을 포함하는 기판 (7)이 획득된다. 이 잔류물(1')은 주 표면(10) 상에, 도너 기판(1)의 제거되지 않은 부분에 대응하는 환형 단(11)을 포함한다. 잔류물(1')은 또한 도너 기판(1)으로부터 지지 기판 (4)으로 얇은 층(5)을 전달하는 단계 동안에 얻어진 표면 산화물 층(2)을 포함할 수 있다. 도너 기판(1)은 실리콘으로 구성될 수 있다.
기판(7)은 또한 잔류물 (1')의 주 표면(10) 상에 산화물 층(6)을 포함하고, 산화물 층(6)은 환형 단(11)에 의해 한정된 내부 공간을 채우고 적어도 부분적으로 환형 단(11)을 덮는다. 바람직하게는, 산화물 층(6)은 환형 단(11)의 높이의 적어도 1.5 배와 동일한 두께를 갖는다.
제 2 실시 예
도 4a 내지 도 4d에 도시된 제2 실시 예에 따르면, 잔류물(1')을 제조하는 방법은 평활화 산화물(6)을 증착시키는 단계 전에 잔류물(1')의 주 표면(10)을 제조하는 추가 단계를 포함한다.
실제로, 도 3a 및 4a에서 볼 수 있는 바와 같이 잔류물(1')에 잔류 주입 결함(residual implantation defects)이 존재하는 경우. 잔류 주입 결함에서 환형 단(11) 또는 환형 단(11)의 일부가 박리될 위험이 있다. 이 문제는 특히 평활화 산화물(6)의 점도, 탄성 및 파손 저항성 특성들로 인해 단(11)을 평활화 산화물(6)로 덮음으로써 유리하게 감소되더라도 제 1 실시 예에서 발생할 수 있다. 그러나 이 위험을 더욱 줄일 수 있다.
이러한 위험을 감소시키기 위해, 이 제2 실시 예는 박리될 단(11)의 일부를 제거하는 것을 목표로 하는 잔류물의 주 표면(10)을 제조하는 단계를 제공한다. 잔류 물(1')의 주 표면 (10)을 제조하는 이 단계는 따라서 다음을 포함한다:
- 표면 산화물 층(2)의 예비 제거(도 4b);
- 재료의 제거, 예를 들어 화학적 에칭에 의한 재료의 제거는 잔류물(1')의 주 표면(10)의 얇은 층을 제거하고 이온 주입에 의해 손상된 단(11)의 부분을 제거하도록 구성된다(도 4C). 다시 말해서, 주 표면(10)을 제조하는 단계는 이온 주입에 의해 손상된 이 표면의 주변 구역을 제거하는 단계를 포함한다.
도 4b에 도시된 산화물 층을 제거하는 단계는 처리하고자 하는 단(11)의 손상된 부분을 노출시키는 것을 가능하게한다. 이는, 예를 들어, 불화 수소산(HF)의 희석 용액으로 산화물을 콜드 습식 화학 에칭(wet chemical etching, under cold conditions)하는 것일 수 있다.
잔류물의 화학적 에칭 단계는 이온 주입에 의해 손상된 단(11)의 일부를 제거할 수 있게하고, 따라서 박리될 수 있게 한다. 이는, 예를 들어 TMAH 또는 KOH의 염기성 수용액에 의한 잔류물(1')의 열 습식 화학 에칭(wet chemical etching, under hot conditions)일 수 있으며, 적어도 초기 단 높이와 동등한 깊이에 걸쳐 잔류물(1')의 두께를 제거 할 수있다.
예를 들어, 플레이트의 에지의 연마 및/또는 부분 트리밍(partial trimming)과 같은 표면을 제조하는 다른 방법을 고려할 수도 있다.
이 표면 제조 단계는 간단하고 저렴한 처리를 구현하지만 완벽하게 평평한 표면을 얻을 수는 없다. 이들 처리의 끝에서, 그리고 표면 제조 단계 동안 사용된 기술이 무엇이든, 잔류물(1')은 여전히 잔류 환형 단(11)을 형성하는 주변 토폴로지를 갖는다.
표면 제조 단계 후에, 제1 실시 예와 관련하여 설명된 단계, 즉 평활화 산화물이 주 표면(10) 상에 증착되는 것이 재현되어, 환형 단(11)에 의해 한정된 내부 공간을 채우고 환형 단(11)을 적어도 부분적으로 덮는다; 그리고 평활화 산화물(6)을 치밀화하기 위해 열처리가 적용된다.
이 공정의 끝에, 도 4d에 도시 된 바와 같이, 도너 기판(1)의 잔류물(1')을 포함하는 기판 (7)이 획득된다. 잔류물(1')은 주 표면(10) 상에 잔류 환형 단(11)을 포함한다. 잔류물(1')은 또한 표면 산화물 층(2)을 포함할 수 있다(도 3b). 기판 (7)은 또한 잔류물(1')의 주 표면(10) 상에 산화물 층(6)을 포함하고, 산화물 층(6)은 환형 단(11)에 의해 한정된 내부 공간을 채우고 적어도 부분적으로 환형 단(11)을 덮는다.
본 발명에 따른 방법은 물질의 손실을 감소시키고, 잔류물(1')의 주 표면(10)의 단(11)을 완전히 제거할 필요가 없고, 완전히 평평한 면을 제공할 수 있다는 이점을 갖는다. 특히 종래 기술의 해결책에 일반적으로 필요한 "양면-연마" 단계를 생략할 수 있다. 이것은 적은 수의 단계로 잔류물(7)를 제조할 수 있게 하여, 재료의 손실을 감소시키고, 예를 들어 MEMS 용 기판의 제조를 위한 수용 기판으로서 사용하기에 만족스러운 표면 특성을 가질 수 있다.
사용
본 발명에 따른 공정 후에 얻어진 기판(7)은 절연체 상의 기판, 예를 들어 SOI 유형을 제조하기 위한 수용 기판으로서 사용될 수있다.
이 기판(7)의 사용은, 이 기판을 도너 기판과 조립하고, 이어서 이 도너 기판을 박형화(thinning) 하여 절연체 상 구조를 형성하는 것을 포함한다.
평탄화 산화물 층(6)의 특성은 고온에서 접착의 열처리를 적용하지 않고 조립체를 형성하는 것을 가능하게 한다.
따라서 기판 (7)은 바람직하게는 층 전달 공정에서 지지체로서 사용될 수 있으며, 조립하는 것은 저온, 전형적으로 100 ℃ 내지 900 ℃ 사이에서 수행될 수 있는 열처리를 포함할 수 있다. 더욱 바람직하게는, 상기 열처리는 100℃ 내지 500℃ 사이의 온도에서 수행되고, 이어서 전달된 층에는 3D 집적(3D integration) 분야에서의 적용을 위한 마이크로 전자 장치가 구비될 수 있다.
물론, 본 발명은 설명된 실시 예들로 제한되지 않으며 청구 범위에 의해 정의된 바와 같은 발명의 범위를 벗어나지 않고 변형 실시 예들이 추가될 수 있다.

Claims (12)

  1. 도너 기판(1)의 잔류물(1')의 제조 방법으로서,
    이온 주입에 의해 약화된 평면(3)에서 층 분리에 의해 상기 도너 기판(1)으로부터 층(5)이 제거되었고, 상기 잔류물(1')은 주 표면(10) 상에 상기 도너 기판으로부터 제거되지 않은 부분에 대응하는 환형 단(11)을 포함하며,
    상기 제조 방법은,
    a. 상기 환형 단(11)에 의해 한정된 내부 공간을 채우고 상기 환형 단(11)을 적어도 부분적으로 덮기 위해, 상기 잔류물의 상기 주 표면(10) 상에 평활화 산화물(6)을 증착하는 단계;
    b. 상기 평활화 산화물(6)의 치밀화를 위한 열처리 단계;를 포함하는 제조 방법.
  2. 제1항에 있어서,
    상기 평활화 산화물(6)은 SOG(Spin On Glass) 계열에 속하는, 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 치밀화를 위한 열처리는 225℃ 내지 900℃ 사이의 온도를 갖는, 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 치밀화를 위한 열처리는 질소 분위기(N2) 하에서 수행되는, 제조 방법.
  5. 제4항에 있어서,
    상기 평활화 산화물(6)의 증착은 상기 환형 단(11)의 높이의 적어도 1.5 배의 두께를 갖는 층을 형성하는 조건 하에서 수행되는, 제조 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 증착하는 단계 전에 잔류물(1')의 주 표면(10)을 제조하는 단계;를 포함하며,
    상기 주 표면(10)을 제조하는 단계는, 이온 주입에 의해 손상된 상기 주 표면(1
    Figure pct00001
    )의 주변 영역의 제거를 포함하는, 제조 방법.
  7. 기판(7)에 있어서,
    a. 도너 기판(1)의 잔류물(1') -이온 주입에 의해 약화된 평면(3)에서 층 분리에 의해 상기 도너 기판(1)으로부터 층(5)이 제거되었고, 상기 잔류물(1')은 주 표면(10) 상에 상기 도너 기판(1)으로부터 제거되지 않은 부분에 대응하는 환형 단(11)을 포함함-;
    b. 상기 잔류물(1')의 상기 주 표면 상의 산화물 층(6) - 상기 산화물 층(6)은 환형 단에 의해 한정된 내부 공간을 채우고 상기 잔류물의 상기 환형 단을 적어도 부분적으로 덮음-;을 포함하는 기판(7).
  8. 제7항에 있어서,
    상기 산화물 층은 상기 환형 단의 높이의 적어도 1.5 배의 두께를 갖는, 기판(7).
  9. 제7항 또는 제8항에 있어서,
    상기 잔류물(1')은 표면 산화물 층(2)을 포함하는, 기판(7).
  10. 제7항 내지 제9항 중 어느 한 항에 있어서,
    상기 도너 기판(1)은 실리콘으로 구성되는, 기판(7).
  11. 기판(7)의 사용에 있어서,
    a. 제7항 내지 제10항 중 어느 한 항에 따른 기판(7)을 제공하는 단계;
    b. 도너 기판과 상기 기판(7)을 조립하는 단계;
    c. 절연체 상 구조(structure on insulator)를 형성하기 위해 상기 도너 기판을 박형화하는 단계;를 포함하는, 기판(7)의 사용.
  12. 제11항에 있어서,
    상기 조립하는 단계는 100℃ 내지 500℃ 사이의 온도에서 열처리를 포함하는, 기판(7)의 사용.
KR1020207016877A 2017-12-05 2018-11-21 도너 기판의 잔류물을 제조하는 방법, 그 방법에 의해 제조된 기판 및 그 기판의 사용 KR102568640B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1761674 2017-12-05
FR1761674A FR3074608B1 (fr) 2017-12-05 2017-12-05 Procede de preparation d'un residu de substrat donneur, substrat obtenu a l'issu de ce procede, et utilisation d'un tel susbtrat
PCT/FR2018/052938 WO2019110885A1 (fr) 2017-12-05 2018-11-21 Procédé de préparation d'un résidu de substrat donneur, substrat obtenu à l'issu de ce procédé, et utilisation d'un tel substrat

Publications (2)

Publication Number Publication Date
KR20200090812A true KR20200090812A (ko) 2020-07-29
KR102568640B1 KR102568640B1 (ko) 2023-08-22

Family

ID=62017361

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207016877A KR102568640B1 (ko) 2017-12-05 2018-11-21 도너 기판의 잔류물을 제조하는 방법, 그 방법에 의해 제조된 기판 및 그 기판의 사용

Country Status (9)

Country Link
US (2) US11542155B2 (ko)
EP (1) EP3721467B1 (ko)
JP (1) JP7252231B2 (ko)
KR (1) KR102568640B1 (ko)
CN (1) CN111527584B (ko)
FR (1) FR3074608B1 (ko)
SG (1) SG11202005328WA (ko)
TW (1) TWI773852B (ko)
WO (1) WO2019110885A1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297583A (ja) * 1998-04-09 1999-10-29 Shin Etsu Handotai Co Ltd 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
KR20020085361A (ko) * 2001-05-08 2002-11-16 주식회사 실트론 에스오아이 웨이퍼 제조용 도너 웨이퍼 가공 방법
KR20050039864A (ko) * 2002-08-26 2005-04-29 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 버퍼층을 포함하는 웨이퍼를 그것으로부터 층을 취한 후에기계적으로 재활용하는 방법
KR20050069988A (ko) * 2002-08-26 2005-07-05 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 버퍼층을 포함하는 웨이퍼를 그것으로부터 박막층을 분리한 후에 재활용하는 방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204493A (ja) * 1998-01-09 1999-07-30 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
US6093623A (en) * 1998-08-04 2000-07-25 Micron Technology, Inc. Methods for making silicon-on-insulator structures
EP1039533A3 (en) * 1999-03-22 2001-04-04 Infineon Technologies North America Corp. High performance dram and method of manufacture
FR2858875B1 (fr) * 2003-08-12 2006-02-10 Soitec Silicon On Insulator Procede de realisation de couches minces de materiau semi-conducteur a partir d'une plaquette donneuse
US7402520B2 (en) * 2004-11-26 2008-07-22 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
FR2889887B1 (fr) * 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
US7781309B2 (en) * 2005-12-22 2010-08-24 Sumco Corporation Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
EP2015354A1 (en) * 2007-07-11 2009-01-14 S.O.I.Tec Silicon on Insulator Technologies Method for recycling a substrate, laminated wafer fabricating method and suitable recycled donor substrate
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
WO2009058245A2 (en) * 2007-10-31 2009-05-07 Corning Incorporated Improved substrate compositions and methods for forming semiconductor on insulator devices
EP2213415A1 (en) * 2009-01-29 2010-08-04 S.O.I. TEC Silicon Device for polishing the edge of a semiconductor substrate
EP2219208B1 (en) 2009-02-12 2012-08-29 Soitec Method for reclaiming a surface of a substrate
WO2011055769A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor element and semiconductor device, and deposition apparatus
US8952496B2 (en) * 2009-12-24 2015-02-10 Sumco Corporation Semiconductor wafer and method of producing same
US8852391B2 (en) * 2010-06-21 2014-10-07 Brewer Science Inc. Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate
US20120052623A1 (en) * 2010-08-31 2012-03-01 Twin Creeks Technologies, Inc. Method to adhere a lamina to a receiver element using glass frit paste
KR20130043063A (ko) * 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US20140113452A1 (en) * 2012-10-18 2014-04-24 United Microelectronics Corp. Wafer edge trimming method
US9966248B2 (en) * 2015-01-05 2018-05-08 Toshiba Memory Corporation Semiconductor manufacturing apparatus and semiconductor manufacturing method
US9859458B2 (en) * 2015-06-19 2018-01-02 QMAT, Inc. Bond and release layer transfer process
US9773705B2 (en) * 2015-06-30 2017-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET channel on oxide structures and related methods
US10090210B2 (en) * 2015-10-01 2018-10-02 Sensor Electronic Technology, Inc. Material growth with temperature controlled layer
US10199216B2 (en) * 2015-12-24 2019-02-05 Infineon Technologies Austria Ag Semiconductor wafer and method
FR3051968B1 (fr) * 2016-05-25 2018-06-01 Soitec Procede de fabrication d'un substrat semi-conducteur a haute resistivite
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
US10818488B2 (en) * 2017-11-13 2020-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer structure and trimming method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297583A (ja) * 1998-04-09 1999-10-29 Shin Etsu Handotai Co Ltd 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
KR20020085361A (ko) * 2001-05-08 2002-11-16 주식회사 실트론 에스오아이 웨이퍼 제조용 도너 웨이퍼 가공 방법
KR20050039864A (ko) * 2002-08-26 2005-04-29 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 버퍼층을 포함하는 웨이퍼를 그것으로부터 층을 취한 후에기계적으로 재활용하는 방법
KR20050069988A (ko) * 2002-08-26 2005-07-05 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 버퍼층을 포함하는 웨이퍼를 그것으로부터 박막층을 분리한 후에 재활용하는 방법

Also Published As

Publication number Publication date
EP3721467A1 (fr) 2020-10-14
EP3721467B1 (fr) 2021-12-29
KR102568640B1 (ko) 2023-08-22
CN111527584B (zh) 2023-09-05
US20200385265A1 (en) 2020-12-10
US20230073003A1 (en) 2023-03-09
SG11202005328WA (en) 2020-07-29
FR3074608A1 (fr) 2019-06-07
TW201926407A (zh) 2019-07-01
FR3074608B1 (fr) 2019-12-06
CN111527584A (zh) 2020-08-11
US11542155B2 (en) 2023-01-03
WO2019110885A1 (fr) 2019-06-13
JP7252231B2 (ja) 2023-04-04
TWI773852B (zh) 2022-08-11
JP2021506122A (ja) 2021-02-18

Similar Documents

Publication Publication Date Title
CN101084577B (zh) 修整通过组装两晶片构成的结构的方法
US8754505B2 (en) Method of producing a heterostructure with local adaptation of the thermal expansion coefficient
JP3900741B2 (ja) Ｓｏｉウェーハの製造方法
TWI492275B (zh) The method of manufacturing the bonded substrate
KR101162734B1 (ko) 층을 본딩하고 전이하는 공정
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
TWI430339B (zh) 用於製備一多層結晶結構之方法
TW201908124A (zh) 高熱傳導性之元件基板及其製造方法
JP2013516767A5 (ko)
JP2009253184A (ja) 貼り合わせ基板の製造方法
KR102568640B1 (ko) 도너 기판의 잔류물을 제조하는 방법, 그 방법에 의해 제조된 기판 및 그 기판의 사용
JP2009537076A (ja) 絶縁体上半導体構造を形成するための方法
JP2016508291A (ja) 多層半導体デバイス作製時の低温層転写方法
WO2010137683A1 (ja) Ｓｏｉ基板の製造方法
TWI762755B (zh) 可分離結構及應用所述結構之分離方法
KR20160052551A (ko) 접합 웨이퍼의 제조방법
KR20030085996A (ko) 웨이퍼의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant