JPH11204493A - 半導体ウェハの製造方法 - Google Patents

半導体ウェハの製造方法

Info

Publication number
JPH11204493A
JPH11204493A JP10002722A JP272298A JPH11204493A JP H11204493 A JPH11204493 A JP H11204493A JP 10002722 A JP10002722 A JP 10002722A JP 272298 A JP272298 A JP 272298A JP H11204493 A JPH11204493 A JP H11204493A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
etching
mirror
outer peripheral
peripheral portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10002722A
Other languages
English (en)
Inventor
Hiroaki Yamamoto
本 博 昭 山
Akihiro Ishii
井 明 洋 石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Techxiv Corp
Original Assignee
Komatsu Electronic Metals Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Komatsu Electronic Metals Co Ltd filed Critical Komatsu Electronic Metals Co Ltd
Priority to JP10002722A priority Critical patent/JPH11204493A/ja
Priority to TW087121235A priority patent/TW405177B/zh
Priority to US09/226,111 priority patent/US6245678B1/en
Publication of JPH11204493A publication Critical patent/JPH11204493A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【課題】 半導体ウェハの外周部面取り面の形状に左右
されることなく面取り面の精密な鏡面加工ができ、しか
も従来に比し効率的に鏡面加工できる半導体ウェハの製
造方法を提供する。 【解決手段】 ベルヌーイ式のチャッキング装置２によ
り半導体ウェハ１の裏面１２を保持する。エッチング液
３０が吸いこまれるようにして、面取り面１３の下部ま
で回り込むようにする。おもて面１１がエッチングされ
て鏡面化すると同時に、面取り面１３も鏡面加工され
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する分野】本発明は、半導体ウェハの製造方
法であって、特にその外周部を鏡面加工する加工方法に
関するものである。
【０００２】
【従来の技術】まずここで、半導体ウェハの各表（ひょ
う）面について、便宜上の名称を説明する。デバイス加
工の為に鏡面加工される面を『おもて面』と称し、おも
て面と反対側の面を『裏面』と称し、半導体ウェハの外
周部にあって、面取り加工された面を『面取り面』と称
する。尚、『おもて面』と『裏面』については、便宜
上、本出願の説明において片面ともう一方の面を区別す
るためのものであり、本出願の各工程における限定事項
ではない。
【０００３】従来、半導体ウェハの外周部の面取り加工
は、ラッピングなどの平坦化加工や研磨加工においてカ
ケやチッピングが発生するのを防止する目的で行われて
きた。近年になり、デバイス工程における歩留りの向上
を目的に、その面取り加工された外周部の平滑度の要求
が高くなり、鏡面加工する必要性が生じてきた。この外
周部を鏡面加工する方法としては、砥石を使用した面取
り装置により面取り加工された半導体ウェハの面取り面
を、表面に研磨クロスを固着した研磨ユニットを当接さ
せて、砥粒を供給しながら研磨することにより鏡面加工
している。
【０００４】
【発明が解決しようとする課題】しかしながら、研磨ユ
ニットにより面取り面を精密に研磨するためには、その
面取り面の角度といった状態を解析して、それによって
得られた値に基づき研磨ユニットを制御する必要があ
る。また、テーパー状に加工された面取り面について
は、上部、中央部、下部の３面にわたってそれぞれ研磨
する必要があり、個別の研磨ユニットによる研磨、およ
び半導体ウェハの反転といった工程を経るために加工時
間が長い。さらに、上記した各面取り面の境界部分、ま
たはおもて面と面取り面との境界部分は鏡面加工されに
くく、この部分に加工されない部分が発生する可能性が
ある。本発明は、上記問題に鑑みてなされたもので、半
導体ウェハの面取り面の形状に左右されることなく外周
部を全体にわたって精密な鏡面加工ができ、しかも従来
に比し効率的に鏡面加工できる半導体ウェハの製造方法
を提供することを目的とするものである。
【０００５】
【課題を解決するための手段】このため本発明では、半
導体ウェハの外周部を鏡面加工して鏡面面取り面とする
半導体ウェハの製造方法において、該外周部をスピンエ
ッチングにより鏡面加工するようにしたものである。
【０００６】また、スピンエッチングにより半導体ウェ
ハ表（ひょう）面を加工するにあたり、該半導体ウェハ
のおもて面をエッチングすると同時に、前記半導体ウェ
ハの外周部を鏡面加工するようにしたものである。
【０００７】さらに、保持手段により半導体ウェハの裏
面を保持して、該半導体ウェハ表（ひょう）面をスピン
エッチングするにあたり、エッチング液を該半導体ウェ
ハのおもて面に供給すると共に、該エッチング液が前記
半導体ウェハの外周部と裏面との境界部分まで至るよう
にスピンエッチングの条件を調整して加工するようにし
たものである。
【０００８】
【発明の実施の形態】本発明は、外周部の面取り面を鏡
面加工するにあたり、従来主流であった研磨にかわり、
非接触加工であるエッチング、特にスピンエッチングに
より行うものである。このスピンエッチングはエッチン
グレートを制御することができるため、面取り面だけで
なく、外周部全体にわたって均一な取代にすることが可
能である。また、エッチング液が外周部に倣った状態で
流れて加工されるため、予め形成された面取り面の形状
により仕上がりに影響を受けることがない。また、断面
がテーパー状であっても、上中下部の三面が同時にエッ
チングされるため効率的である。
【０００９】本スピンエッチングは酸エッチング液によ
るが、その薬液としては、フッ酸、硝酸、硫酸、リン酸
のうち、少なくともいずれか２つを含む混酸、またはそ
の水溶液が好適である。
【００１０】スピンエッチングにより外周部を鏡面加工
するためには、鏡面加工される外周部にエッチング液が
回り込むと共に、裏面には回り込まないように制御され
ることが望ましい。したがって、エッチング液の供給量
と、半導体ウェハの回転速度がその大きな要件となる。
これらの条件を満たすためには、裏面を保持するにあた
り、保持装置との接触面が、少なくともエッチング液の
外周部分への回り込みに影響を与えない状態で保持され
なくてはならない。また、エッチング液が外周部分へ回
り込むにあたって、外周部分から境界部分を越えて裏面
に至ることは望ましくない。したがって、境界部分で半
導体ウェハ表面から剥離するようにエッチング液の流れ
を制御する手段を設けて、裏面がエッチングされないよ
うにしている。これらのエッチング条件を満たしたスピ
ンエッチングの方法としては、例えば下記実施例に示す
ベルヌーイ方式のチャッキング装置により、スピンエッ
チングするものがある。
【００１１】さらに、面取り面のみを鏡面加工する場合
においては、半導体ウェハのおもて面にエッチング保護
膜としてレジスト膜や酸化膜のコーティングや耐酸性保
護シールの貼付を施した後に、このスピンエッチングを
行って外周部を鏡面加工した後に、このエッチング保護
膜を除去する。
【００１２】
【実施例】以下、本発明の各実施例を図面に基づいて説
明する。実施例１図１は実施例１における加工方法を示
す模式図、図２は外周部におけるエッチング液の状態を
示す模式図である。図１に示すように、本実施例の加工
方法においては、半導体ウェハ１にスピンエッチングを
施すにあたり、その裏面１２をベルヌーイ式のチャッキ
ング装置２により保持して、その上方のノズル３１から
エッチング液３０を供給することにより行われる。
【００１３】このチャッキング装置２はその中央付近の
吸着口２１から吸気することにより半導体ウェハ１の裏
面１２を吸着保持するもので、その吸着面２３は裏面１
２の裏面外周部分１２ａの僅かな（１０〜２０mm程度)
幅が非接触面となる大きさに形成され、その外側に位置
して斜め外側に排気する吹き出し口２２がこの裏面外周
部分１２ａ下方に位置するように設けられている。
【００１４】スピンエッチング中における半導体ウェハ
の外周部分の状態を見ると、図２に示すように、チャッ
キング装置２に保持された半導体ウェハ１は、吹き出し
口２２から吹き出すエアー２０を斜め下方から受ける
が、このエアー２０は半導体ウェハ１の裏面１２の裏面
外周部分１２ａに衝突して外方向に曲がりながら外側に
吹き出す。
【００１５】したがって、吹き出したエアー２０によ
り、外周部の面取り面１３から裏面１２の裏面外周部分
１２ａにわたる位置の気圧は、その上部付近より低くな
るため、この負圧によりエッチング液３０は吸いこまれ
るようにして、面取り面１３の下部まで回り込む。しか
しながら、回り込んだエッチング液３０は面取り面１３
と裏面１２との境界部分付近でエアー２０に当たり、そ
の外側に吹き飛ばされるようにして裏面１２までは至ら
ない。
【００１６】本実施例の加工方法においては、半導体ウ
ェハ１のおもて面１１にエッチング液３０を供給するこ
とにより、おもて面１１がエッチングされて鏡面化する
と同時に、面取り面１３も鏡面加工されるため、従来別
々に行われていた加工を同時に行うことができ、加工時
間を非常に短縮できる。
【００１７】実施例２ 本実施例の加工方法においては、おもて面を加工する必
要がない半導体ウェハについて、その外周部のみを鏡面
加工するためのものである。図３は本実施例２の加工方
法の各工程における半導体ウェハを示す側面断面図であ
る。図３（ａ）に示すように、研磨して得られた半導体
鏡面ウェハ１ａについて、スピンエッチングをする前
に、そのおもて面１１ａにエッチング保護膜４を形成す
る。このエッチング保護膜４はエッチング液により浸食
を受けない、例えばレジスト膜や酸化膜または耐酸性保
護シールなどが好適である。
【００１８】エッチング保護膜４が形成された半導体鏡
面ウェハ１ａのおもて面１１ａに、上記実施例１と同様
の方法によりエッチング液を供給する。図３（ｂ）に示
すように、エッチング保護膜４はこのエッチング液の影
響を受けず、外周部１３ａがエッチングされて鏡面化す
る。
【００１９】図３（ｃ）に示すように、外周部１３ａの
みがエッチングされた半導体鏡面ウェハ１ａのおもて面
１１ａからエッチング保護膜４を除去する。
【００２０】実測値 表面粗さおよび加工時間について、従来の研磨加工と本
スピンエッチングによる鏡面加工を比較すると次のよう
になる。面取り装置（砥石番手：レジン＃１５００）に
より、その面粗さ（Ｒａ）について７００Å（光学式粗
さ測定器のｒｍｓ値）程度に面取り加工された半導体ウ
ェハの面取り面を、従来の研磨ユニットにより面取り加
工すると、その面粗さ（Ｒａ）を１００Å程度とするこ
とができる。その鏡面加工時間はおよそ７分／枚であ
る。一方、本発明のスピンエッチングによる面取り面の
鏡面加工によると、その面粗さ（Ｒａ）を１００Å程度
またはそれ以下とすることが可能であり、さらに面粗さ
（Ｒａ）を１００Å程度とした際の加工時間については
２分／枚程度と非常に工程短縮される。
【００２１】
【発明の効果】本発明では以上のように構成したので、
次に示す優れた効果がある。 （１）従来の研磨による外周部鏡面加工に比し加工時間
が短く、さらにおもて面の鏡面加工と外周部の鏡面加工
とを同時にできるため、非常に効率的である。 （２）エッチング処理であるため、予め形成された面取
り形状による影響を受けることなく、均一な鏡面加工が
可能である。さらに、研磨加工では不確実であった各境
界部分の加工についても確実に行うことができる。 （３）非接触加工であり、機械的な加工による加工歪層
の残存がない。
【図面の簡単な説明】
【図１】実施例１における加工方法を示す模式図であ
る。
【図２】面取り面におけるエッチング液の状態を示す模
式図である。
【図３】本実施例２の加工方法の各工程における半導体
ウェハを示す側面断面図である。
【符号の説明】
１‥‥‥半導体ウェハ １１‥‥おもて面 １２‥‥裏面 １２ａ‥裏面外周部分 １３‥‥面取り面 ２‥‥‥チャッキング装置 ２０‥‥エアー ２１‥‥吸着口 ２２‥‥吹き出し口 ２３‥‥吸着面 ３０‥‥エッチング液 ３１‥‥ノズル ４‥‥‥エッチング保護膜

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体ウェハの外周部を鏡面加工して鏡
    面面取り面とする半導体ウェハの製造方法において、該
    外周部をスピンエッチングにより鏡面加工することを特
    徴とする半導体ウェハの製造方法。
  2. 【請求項２】 スピンエッチングにより半導体ウェハ表
    （ひょう）面を加工するにあたり、該半導体ウェハのお
    もて面をエッチングすると同時に、前記半導体ウェハの
    外周部を鏡面加工することを特徴とする半導体ウェハの
    製造方法。
  3. 【請求項３】 保持手段により半導体ウェハの裏面を保
    持して、該半導体ウェハ表（ひょう）面をスピンエッチ
    ングするにあたり、エッチング液を該半導体ウェハのお
    もて面に供給すると共に、該エッチング液が前記半導体
    ウェハの外周部と裏面との境界部分まで至るようにスピ
    ンエッチングの条件を調整して加工することを特徴とす
    る半導体ウェハの製造方法。
  4. 【請求項４】 スピンエッチングを施すおもて面にエッ
    チング保護膜を設けた後にスピンエッチングし、前記ス
    ピンエッチング終了後に該エッチング保護膜を除去する
    ことを特徴とする請求項２または３記載の半導体ウェハ
    の製造方法。
JP10002722A 1998-01-09 1998-01-09 半導体ウェハの製造方法 Pending JPH11204493A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10002722A JPH11204493A (ja) 1998-01-09 1998-01-09 半導体ウェハの製造方法
TW087121235A TW405177B (en) 1998-01-09 1998-12-18 Manufacture of semiconductor wafer
US09/226,111 US6245678B1 (en) 1998-01-09 1999-01-07 Method for manufacturing semiconductor wafers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10002722A JPH11204493A (ja) 1998-01-09 1998-01-09 半導体ウェハの製造方法

Publications (1)

Publication Number Publication Date
JPH11204493A true JPH11204493A (ja) 1999-07-30

Family

ID=11537214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10002722A Pending JPH11204493A (ja) 1998-01-09 1998-01-09 半導体ウェハの製造方法

Country Status (3)

Country Link
US (1) US6245678B1 (ja)
JP (1) JPH11204493A (ja)
TW (1) TW405177B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003514379A (ja) * 1999-11-10 2003-04-15 セミトゥール・インコーポレイテッド 半導体ウェハ処理用反応炉
JP2004071836A (ja) * 2002-08-06 2004-03-04 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法
JP2006120991A (ja) * 2004-10-25 2006-05-11 Komatsu Electronic Metals Co Ltd エピタキシャル基板の製造方法
JP2007005596A (ja) * 2005-06-24 2007-01-11 Seiko Epson Corp 半導体装置の製造方法
JP2007103857A (ja) * 2005-10-07 2007-04-19 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 拡散ウェーハの製造方法
JP2013074243A (ja) * 2011-09-29 2013-04-22 Shibaura Mechatronics Corp 基板処理装置および基板処理方法
WO2022137728A1 (ja) * 2020-12-21 2022-06-30 Ｊｘ金属株式会社 リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ
WO2022137727A1 (ja) * 2020-12-21 2022-06-30 Ｊｘ金属株式会社 リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW490756B (en) 1999-08-31 2002-06-11 Hitachi Ltd Method for mass production of semiconductor integrated circuit device and manufacturing method of electronic components
US6465353B1 (en) * 2000-09-29 2002-10-15 International Rectifier Corporation Process of thinning and blunting semiconductor wafer edge and resulting wafer
JP4561950B2 (ja) * 2001-08-08 2010-10-13 信越化学工業株式会社 角形基板
TWI270116B (en) * 2002-03-06 2007-01-01 Winbond Electronics Corp Method for removing Si-needle of deep trench
US7288465B2 (en) * 2003-04-15 2007-10-30 International Business Machines Corpoartion Semiconductor wafer front side protection
US7001827B2 (en) * 2003-04-15 2006-02-21 International Business Machines Corporation Semiconductor wafer front side protection
JP2006100799A (ja) * 2004-09-06 2006-04-13 Sumco Corp シリコンウェーハの製造方法
KR101914298B1 (ko) * 2011-11-04 2018-12-31 삼성디스플레이 주식회사 디스플레이용 글라스 윈도우 가공 장치 및 방법
JP5999972B2 (ja) * 2012-05-10 2016-09-28 株式会社ディスコ 保持テーブル
CN103805997B (zh) * 2012-11-12 2016-04-06 茂迪股份有限公司 湿式蚀刻方法与基板承载装置
FR3074608B1 (fr) * 2017-12-05 2019-12-06 Soitec Procede de preparation d'un residu de substrat donneur, substrat obtenu a l'issu de ce procede, et utilisation d'un tel susbtrat

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09270400A (ja) * 1996-01-31 1997-10-14 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
JPH10135165A (ja) * 1996-10-29 1998-05-22 Komatsu Electron Metals Co Ltd 半導体ウェハの製法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003514379A (ja) * 1999-11-10 2003-04-15 セミトゥール・インコーポレイテッド 半導体ウェハ処理用反応炉
JP2004071836A (ja) * 2002-08-06 2004-03-04 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法
JP2006120991A (ja) * 2004-10-25 2006-05-11 Komatsu Electronic Metals Co Ltd エピタキシャル基板の製造方法
JP4528599B2 (ja) * 2004-10-25 2010-08-18 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャル基板の製造方法
JP2007005596A (ja) * 2005-06-24 2007-01-11 Seiko Epson Corp 半導体装置の製造方法
JP4613709B2 (ja) * 2005-06-24 2011-01-19 セイコーエプソン株式会社 半導体装置の製造方法
JP2007103857A (ja) * 2005-10-07 2007-04-19 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 拡散ウェーハの製造方法
JP2013074243A (ja) * 2011-09-29 2013-04-22 Shibaura Mechatronics Corp 基板処理装置および基板処理方法
WO2022137728A1 (ja) * 2020-12-21 2022-06-30 Ｊｘ金属株式会社 リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ
WO2022137727A1 (ja) * 2020-12-21 2022-06-30 Ｊｘ金属株式会社 リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ
JP2022098256A (ja) * 2020-12-21 2022-07-01 Ｊｘ金属株式会社 リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ
JP2022098257A (ja) * 2020-12-21 2022-07-01 Ｊｘ金属株式会社 リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ

Also Published As

Publication number Publication date
TW405177B (en) 2000-09-11
US6245678B1 (en) 2001-06-12

Similar Documents

Publication Publication Date Title
JPH11204493A (ja) 半導体ウェハの製造方法
JP2894153B2 (ja) シリコンウエーハの製造方法、およびその装置
EP1755156B1 (en) Process for producing silicon wafers
US9991110B2 (en) Method for manufacturing semiconductor wafer
JPH09270400A (ja) 半導体ウェーハの製造方法
JP2003324081A (ja) 半導体ウエーハの製造方法及びウエーハ
JP2000150431A (ja) 半導体ウエーハおよびその製造方法
EP1306891A1 (en) Mirror chamfered wafer, mirror chamfering polishing cloth, and mirror chamfering polishing machine and method
KR20000017512A (ko) 웨이퍼 기판 재생방법 및 웨이퍼 기판 재생을 위한 연마액 조성물
CN1330797A (zh) 处理半导体晶片内置后表面损伤的方法
JPH11135464A (ja) 半導体ウェハの製造方法
CN110010458B (zh) 控制半导体晶圆片表面形貌的方法和半导体晶片
CN106378671A (zh) 一种大尺寸的CdS单晶片的减薄工艺
GB2368971A (en) Semiconductor wafer reclaim process
CN106625204B (zh) 一种大尺寸SiC晶片的背面处理方法
US20010039101A1 (en) Method for converting a reclaim wafer into a semiconductor wafer
US6599760B2 (en) Epitaxial semiconductor wafer manufacturing method
JPH0917984A (ja) 貼り合わせｓｏｉ基板の製造方法
US20020052169A1 (en) Systems and methods to significantly reduce the grinding marks in surface grinding of semiconductor wafers
US6406357B1 (en) Grinding method, semiconductor device and method of manufacturing semiconductor device
JPH10135165A (ja) 半導体ウェハの製法
EP0813931B1 (en) Method of manufacturing semiconductor wafer
JP2006120819A (ja) 半導体ウェーハの製造方法及び半導体ウェーハ
JP2003142434A (ja) 鏡面ウエーハの製造方法
US20010023082A1 (en) Grind and single wafer etch process to remove metallic contamination in silicon wafers

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060523

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060724

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060724

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060822