JP2003324081A - 半導体ウエーハの製造方法及びウエーハ - Google Patents

半導体ウエーハの製造方法及びウエーハ

Info

Publication number
JP2003324081A
JP2003324081A JP2002128550A JP2002128550A JP2003324081A JP 2003324081 A JP2003324081 A JP 2003324081A JP 2002128550 A JP2002128550 A JP 2002128550A JP 2002128550 A JP2002128550 A JP 2002128550A JP 2003324081 A JP2003324081 A JP 2003324081A
Authority
JP
Japan
Prior art keywords
wafer
polishing
mirror
back surface
chamfering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002128550A
Other languages
English (en)
Other versions
JP4093793B2 (ja
Inventor
Takahiro Kida
隆広 木田
Seiichi Miyazaki
誠一 宮崎
Kazuhiko Nishimura
和彦 西村
Nobuyuki Hayashi
伸之 林
Katsunori Arai
克典 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2002128550A priority Critical patent/JP4093793B2/ja
Application filed by Shin Etsu Handotai Co Ltd, Nagano Electronics Industrial Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to DE60325039T priority patent/DE60325039D1/de
Priority to US10/512,637 priority patent/US7250368B2/en
Priority to CNB03809715XA priority patent/CN100365774C/zh
Priority to KR1020047015613A priority patent/KR100909140B1/ko
Priority to EP03719197A priority patent/EP1501119B1/en
Priority to PCT/JP2003/005259 priority patent/WO2003094215A1/ja
Priority to TW092110046A priority patent/TWI264772B/zh
Publication of JP2003324081A publication Critical patent/JP2003324081A/ja
Application granted granted Critical
Publication of JP4093793B2 publication Critical patent/JP4093793B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing

Abstract

(57)【要約】 【課題】アルカリエッチングを行ったウエーハを研磨す
るに際し、ウエーハ外周部のリング状のダレのないウエ
ーハを製造することのできる半導体ウエーハの製造方法
及びウエーハ外周部のリング状のダレのないウエーハを
提供する。 【解決手段】原料ウエーハの裏面の面取り部境界の面内
側の一部まで鏡面研磨されるように裏面部分研磨及び鏡
面面取りを行う裏面部分研磨鏡面面取り工程と、裏面部
分研磨及び鏡面面取りされたウエーハの裏面を支持し該
ウエーハの表面を鏡面研磨する表面研磨工程とを有する
ようにした。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高平坦度を実現す
る半導体ウエーハ（以下、単にウエーハということがあ
る）の製造方法に関し、特にアルカリエッチング工程を
有する半導体ウエーハの製造工程、更にはワックスマウ
ント方式による研磨工程を有する半導体ウエーハの製造
工程において高平坦度なウエーハを製造する方法に関す
る。
【０００２】
【関連技術】半導体ウエーハは、従来、図７のフローチ
ャートに示すような手順によって製造されていた。この
従来の半導体ウエーハの製造方法は、シリコン等の単結
晶棒を薄板状のウエーハに切断するスライス工程（ステ
ップ１００）と、得られたウエーハの周縁部を面取り加
工する面取り工程（ステップ１０２）と、面取り加工さ
れたウエーハに対してラッピング処理を施すラッピング
工程（ステップ１０４）と、ラッピング処理されたウエ
ーハにエッチング処理を施すエッチング工程（ステップ
１０６）と、エッチング処理されたウエーハの少なくと
も表面を鏡面研磨する鏡面研磨工程（ステップ１０８）
とから構成されている。なお、本明細書においては、鏡
面研磨処理前のウエーハを原料ウエーハということがあ
る。
【０００３】このうち、面取り加工（面取り工程）は、
シリコン等の単結晶が非常に堅くて脆く、ウエーハ周縁
部に面取り加工を施さないと、半導体ウエーハの製造工
程およびデバイスの製造工程において、カケやチップが
発生し、歩留りの低下やデバイスの特性劣化をもたらす
ので、不可欠な工程である。この面取り加工の方法とし
ては、主として、化学的な方法でウエーハの周縁を丸め
る方法と、砥石を用いて機械的に周縁の面取り加工を行
う方法とがあるが、近年のウエーハの大口径化の傾向の
中で、ウエーハの品質の安定性と寸法精度の良さから、
後者の機械的な方法が一般に採用されている。
【０００４】このような機械的な方法でウエーハの周縁
を加工するためにはウエーハを強く保持する必要がある
が、周縁の加工という事柄の性質上、このウエーハの保
持は、ウエーハの主面を用いて行われ、その際、ウエー
ハの主面に傷や汚れが付き易い。しかし、ウエーハの主
面は、デバイスのパターンを描く面になるので、ウエー
ハの主面の傷や汚れは極力避けなければならない。そこ
で、面取り加工を、単結晶棒からウエーハを切り出した
直後に行い、面取り加工を行った後に、ウエーハの主面
を研削してウエーハの厚さを均一にするラッピングを行
って、面取り加工の際にウエーハの主面に付いた傷や汚
れを除去するのが一般的である。
【０００５】ところで、近年の高集積化が進む半導体技
術の中で、ウエーハの面取り加工面の平滑さおよび寸法
の精度の向上が要求されている。従来、面取り加工の際
に、生産性を犠牲にして砥石としてサイズの小さい砥粒
を使用することによって面取り加工面の平滑さを向上さ
せると共に、面取り加工を行う機械の精度や制御の技術
を改善することによって、面取り加工面の寸法の精度を
向上させてきた。
【０００６】しかし、面取り加工の次にラッピングを行
うと、面取り加工面の平滑さや寸法の精度の向上といっ
た品質改善の効果が低減されてしまう。すなわち、ラッ
ピングは、面取り加工されたウエーハを上定盤と下定盤
に挟み、ラップ液に砥粒を混ぜたもの（研磨剤）をウエ
ーハと上定盤および下定盤の間に入れ、圧力を加えなが
ら擦り合わせることによりウエーハの主面を削ることに
よって行われるが、その際、ウエーハを保持するために
ウエーハ保持金具が用いられる。このウエーハ保持金具
とウエーハの間に砥粒が入り込んで、ウエーハの周端部
分も削られて、ウエーハの形状が悪化する。また、ラッ
ピングで使用される砥粒は、面取り加工で使用される砥
粒に比べて粗いので、面取り加工面の粗さが増大し、そ
の結果、面取り加工面の平滑さや寸法の精度は、面取り
加工終了時点の水準を維持できないのである。
【０００７】そこで、ラッピングを行った後に面取り加
工を行うことがある。これにより面取り加工終了時点の
面取り加工面の平滑さおよび寸法の精度を損なうことな
く、半導体ウエーハを製造できる。さらに、ラッピング
の終わったウエーハは厚みが均一になっているので、続
く面取り加工の際に、面取り加工面の寸法の精度を確保
することが容易になるという利点もある。
【０００８】その後、酸エッチングやアルカリエッチン
グ処理が行われ、ラッピング等で生じた加工歪等の除去
を行う。
【０００９】ウエーハを研磨するにあたっては、種々の
形態があるが、例えばウエーハを研磨ブロックに貼り付
け、その研磨ブロックでウエーハを、研磨テーブルに貼
られた研磨クロスに押し付け、ウエーハを研磨クロスに
摺接させ研磨している。ところで、ウエーハを研磨ブロ
ックに貼り付ける方式としては、ワックスを用いてウエ
ーハを貼り付けるワックスマウント方式とワックスを用
いることなく真空吸着等によって保持するワックスレス
マウント方式とがある。ワックスレス方式はワックスマ
ウント方式に比べウエーハの研磨ブロックへの貼付け作
業や引離し作業が不要であると共に、研磨後のウエーハ
洗浄が容易であるので、生産性およびコスト面で有利で
ある。しかし、研磨ウエーハの平坦度、研磨スラリーに
よるウエーハ裏面の局部的エッチング等の点で問題があ
り、現在はワックスマウント方式が主流である。
【００１０】このワックスマウント方式では、ウエーハ
を真空吸着器で吸着し、ワックスをウエーハ裏面に塗布
し、そのウエーハ裏面を下方に向け、研磨ブロックの近
くで真空吸着器による吸着を解除し、ウエーハを自重で
研磨ブロック上に落下させることによって、ウエーハを
研磨ブロックに貼り付けている。あるいは、エアパッド
が組み込まれた真空吸着器で、ワックス塗布後のウエー
ハをそのままあるいは反らせ、ウエーハ裏面の中央部を
研磨ブロックに押し付け、この状態で真空吸着器による
吸着を解除することによって、ウエーハを研磨ブロック
に貼り付けている。この研磨ブロックとしてはホウケイ
酸ガラス等のガラス製、アルミナや炭化珪素等のセラミ
ック製のものが用いられている。ウエーハの平坦度に対
する要求が厳しくなるにつれて剛性の高いセラミック製
の研磨ブロックが主流になりつつある。
【００１１】またウエーハの表裏両面を同時に研磨する
方法やウエーハ裏面を軽ポリッシュして高平坦度なウエ
ーハを得るための工程を有する場合もある。
【００１２】このように、従来のウエーハの製造では、
単結晶シリコンインゴットをスライスしてシリコンウエ
ーハを作製した後、このシリコンウエーハに対して面取
り、ラッピング、エッチング等の各工程が順次実施さ
れ、次いで少なくともウエーハ一主面を鏡面化する研磨
が施される。また更に円筒バフ等を用い面取り部分を鏡
面化する鏡面面取りを行うようになっている。
【００１３】ところで、最終的な形状はウエーハの研磨
工程で決まるが、それ以前の工程（研磨前の工程）のウ
エーハの状態により研磨工程での平坦度に大きく影響す
る。
【００１４】つまり、例えば前工程のエッチング後のウ
エーハ（以下、ＣＷと略称することがある）の形状が研
磨後の形状にも影響し、例えばエッチングが酸エッチン
グの場合はうねりが大きく平坦度の改善が難しい。この
うねりを小さくすることによりフラットネスの改善を行
っているが、これはアルカリエッチングと酸エッチング
の組み合わせや、アルカリエッチング等の改良により実
施されている。
【００１５】
【発明が解決しようとする課題】しかし、フラットネス
改善のため及びコスト的な面からアルカリエッチングを
行うことが有利であるが、このようなエッチング液では
研磨後ウエーハ外周部にリング状のダレが観察され局部
的なフラットネスの悪化が生じてしまった。
【００１６】アルカリエッチングによりウエーハ面内の
ＳＦＱＲは著しく改善されたが、上記のような外周部の
ダレによりＳＦＱＲｍａｘ値としては悪化してしまいウ
エーハ全体の評価としてはあまり高平坦度とは評価され
なかった。特に近年ではウエーハ外周部まで高平坦度な
ウエーハが要求されており、外周部のダレの影響により
アルカリエッチングのメリットを活かせないでいた。
【００１７】ＳＦＱＲ（Ｓｉｔｅ Ｆｒｏｎｔ Ｌｅａ
ｓｔ Ｓｑｕａｒｅｓ Ｒａｎｇｅ）とは、平坦度に関
して表面基準の平均平面をサイト毎に算出し、その面に
対する凹凸の最大値を表した値（設定されたサイト内で
データを最小二乗法にて算出したサイト内平面を基準平
面とし、この平面からの＋側、−側各々最大変位量の絶
対値の和であり各サイト毎に評価された値）であり、Ｓ
ＦＱＲｍａｘはウエーハ上の全サイトのＳＦＱＲの中の
最大値である。
【００１８】アルカリエッチングでは面内のＳＦＱＲ値
は良いものの、外周部がダレているため、外周部にＳＦ
ＱＲｍａｘ値が存在し、見かけ上ウエーハ品質を悪化さ
せている。
【００１９】本発明は、かかる問題点に鑑みなされたも
ので、アルカリエッチングを行ったウエーハ（ＣＷ）を
研磨するに際し、ウエーハ外周部のリング状のダレのな
いウエーハを製造することのできる半導体ウエーハの製
造方法及びウエーハ外周部のリング状のダレのないウエ
ーハを提供することを目的としている。
【００２０】
【課題を解決するための手段】本発明の半導体ウエーハ
の製造方法の第１の態様は、原料ウエーハの裏面の面取
り部境界の面内側の一部まで鏡面研磨されるように裏面
部分研磨及び鏡面面取りを行う裏面部分研磨鏡面面取り
工程と、裏面部分研磨及び鏡面面取りされたウエーハの
裏面を支持し該ウエーハの表面を鏡面研磨する表面研磨
工程を有することを特徴とする。
【００２１】本発明の半導体ウエーハの製造方法の第２
の態様は、原料ウエーハの裏面の面取り部境界の面内側
の一部を鏡面研磨する裏面部分研磨工程と、裏面部分研
磨されたウエーハの裏面を支持し該ウエーハの表面を鏡
面研磨する表面研磨工程を有することを特徴とする。こ
の裏面部分研磨されたウエーハを鏡面面取り加工した
後、ウエーハ表面を鏡面研磨することもできる。
【００２２】上記第１及び第２の態様のように原料ウエ
ーハの裏面の面取り部境界の面内側の一部を鏡面化した
後、ウエーハ表面を研磨することでウエーハ外周部のダ
レを防止し、ウエーハ外周部まで高平坦度なウエーハが
製造できる。
【００２３】特にウエーハ表面を鏡面研磨する表面研磨
工程での研磨方式がワックスマウント方式であると好適
である。
【００２４】この原料ウエーハとしてはアルカリエッチ
ングされているウエーハを用いるのが好適である。特に
アルカリエッチングされたウエーハを用いると、うねり
の少ない高平坦度なウエーハを得ることができる。
【００２５】本発明の半導体ウエーハの製造方法の第３
の態様は、原料ウエーハにアルカリエッチング処理を施
すエッチング工程と、エッチング処理されたウエーハに
対してウエーハ裏面の面取り部境界の面内側の一部まで
鏡面研磨されるように裏面部分研磨及び鏡面面取りを行
う裏面部分研磨鏡面面取り工程と、裏面部分研磨及び鏡
面面取りされたウエーハの裏面を支持し該ウエーハの表
面を鏡面研磨する表面研磨工程とを有することを特徴と
する。
【００２６】本発明の半導体ウエーハの製造方法の第４
の態様は、原料ウエーハにアルカリエッチング処理を施
すエッチング工程と、エッチング処理されたウエーハの
裏面の面取り部境界の面内側の一部を鏡面研磨する裏面
部分研磨工程と、裏面部分研磨されたウエーハの裏面を
支持し該ウエーハの表面を鏡面研磨する表面研磨工程と
を有することを特徴とする。この裏面部分研磨されたウ
エーハを鏡面面取り加工した後、ウエーハ表面を鏡面研
磨することもできる。
【００２７】本発明の半導体ウエーハの製造方法の第５
の態様は、単結晶棒を薄板状のウエーハに切断するスラ
イス工程と、得られたウエーハを面取り加工する第１面
取り工程と、面取り加工されたウエーハに対してラッピ
ング処理を施すラッピング工程と、ラッピング処理され
たウエーハに再度の面取り加工を施す第２面取り工程
と、再度の面取り加工を施されたウエーハにアルカリエ
ッチング処理を施すエッチング工程と、エッチング処理
されたウエーハに対してウエーハ裏面の面取り部境界の
面内側の一部まで鏡面研磨されるように裏面部分研磨及
び鏡面面取りを行う裏面部分研磨鏡面面取り工程と、裏
面部分研磨及び鏡面面取りされたウエーハの裏面を支持
し該ウエーハの表面を鏡面研磨する表面研磨工程とから
なることを特徴とする。このような工程により高平坦度
なウエーハが製造できる。
【００２８】本発明の半導体ウエーハの製造方法の第６
の態様は、単結晶棒を薄板状のウエーハに切断するスラ
イス工程と、得られたウエーハを面取り加工する第１面
取り工程と、面取り加工されたウエーハに対してラッピ
ング処理を施すラッピング工程と、ラッピング処理され
たウエーハに再度の面取り加工を施す第２面取り工程
と、再度の面取り加工を施されたウエーハにアルカリエ
ッチング処理を施すエッチング工程と、エッチング処理
されたウエーハの裏面の面取り部境界の面内側の一部を
鏡面研磨する裏面部分研磨工程と、裏面部分研磨された
ウエーハの裏面を支持し該ウエーハの表面を鏡面研磨す
る表面研磨工程とを有することを特徴とする。この裏面
部分研磨されたウエーハを鏡面面取り加工した後、ウエ
ーハ表面を鏡面研磨することもできる。
【００２９】本発明の半導体ウエーハの製造方法の第１
〜第６の態様のように、接着面の面取り境界部の形状を
変化させ研磨することで外周リング状のダレが減少し、
ＳＦＱＲｍａｘが改善される。
【００３０】特に、研磨に用いる原料ウエーハの裏面の
面取り部境界の面内側の一部を鏡面研磨する範囲が、ウ
エーハ裏面の面取り部と主面の境界からウエーハ中心に
向かい１０００μｍ以下、特に５００μｍ〜７００μｍ
程度の範囲までを鏡面研磨しておくことが好ましい。こ
のようにすると、ウエーハ表面の平坦度が良くなる。
【００３１】上記表面研磨工程において、上記ウエーハ
の裏面をワックスで接着支持し、該ウエーハの表面を鏡
面研磨するように構成するのが好適である。
【００３２】この表面研磨工程は、換言すればワックス
マウント方式によるウエーハの研磨方法を意味するが、
さらに具体的に表現すれば、ワックスを介してウエーハ
の裏面を貼り付け、研磨スラリーを供給しつつ該ウエー
ハの表面と研磨クロスとを摺接させることによって該ウ
エーハの表面を研磨する方法である。
【００３３】本発明のウエーハは、ウエーハ表面が鏡面
研磨された面であり、ウエーハ裏面がアルカリエッチン
グされた面であるウエーハにおいて、ウエーハ裏面の面
取り部境界の面内側の一部を鏡面研磨した面としその鏡
面研磨した面がウエーハ面取り部と主面の境界からウエ
ーハ中心に向かい５００μｍ〜７００μｍの範囲である
ことを特徴とする。
【００３４】特に、本発明のウエーハにおいては、ウエ
ーハ裏面の光沢度が４０±５％であり、ＳＦＱＲｍａｘ
が０．１１μｍ以下であるように構成することができ
る。
【００３５】本発明の半導体ウエーハの製造方法により
このようなレベルのウエーハを容易に製造することがで
きる。また、本発明のウエーハは、ウエーハ外周部まで
高平坦度なウエーハでありデバイス工程での歩留まり等
の向上につながる。さらに、本発明のウエーハは、ウエ
ーハ裏面が従来から存在する面状態に近い為、汎用性も
大きい。
【００３６】
【発明の実施の形態】以下に本発明の実施の形態を添付
図面に基づいて説明するが、図示例は例示的に示される
もので、本発明の技術思想から逸脱しない限り種々の変
形が可能なことはいうまでもない。
【００３７】半導体ウエーハの全体的な平坦度（ウエー
ハ面内の平坦度）を良くするため、種々のエッチング処
理が行われるが、例えば、アルカリエッチングと酸エッ
チングの組み合わせや、アルカリエッチング等の改良が
実施されている。このようにフラットネス改善のため及
びコスト的な面から言えば、アルカリエッチングを行う
ことが有利であるが、アルカリエッチング液を用いるエ
ッチングでは研磨後ウエーハ外周部にリング状のダレが
観察されフラットネスの悪化が生じてしまった。
【００３８】研磨後、ウエーハ外周部がダレてしまう原
因としては、研磨クロスが沈み込みウエーハ外周部を過
剰に研磨してしまう研磨での問題や、例えばワックスマ
ウント方式ではワックスでの接着時に外周部分が盛り上
がった状態で接着され盛り上がった部分が過剰に研磨さ
れてしまう接着時の問題、更に研磨前の形状、例えば先
に示したアルカリエッチング後の粗さや外周部形状の違
い等原材料の問題等が考えられる。
【００３９】このようなダレが発生する原因について鋭
意調査したところ、研磨中のウエーハ外周への荷重が面
内と比べ高いためと考えられた。特に原料ウエーハの外
周部形状が問題であり、ダレを少なくするには鏡面面取
りによりアルカリエッチング後のウエーハの角張ってい
た面取り境界部の形状を丸く変化させることが有効であ
ることがわかった。これにより研磨中のウエーハ外周と
面内の荷重が均一に制御できた。特にワックスマウント
方式では効果が大きく面内入り込み部分のワックス厚さ
が厚くなり、そこで弾性が高まる。更に研磨中の外周部
への応力が分散し、外周ダレがより低減することを見出
し本発明を完成させた。
【００４０】本発明の半導体ウエーハの製造方法の眼目
は、原料ウエーハの裏面の面取り部境界の面内側の一部
を鏡面研磨し、この裏面部分研磨されたウエーハの表面
を鏡面研磨、特にワックスマウント方式で鏡面研磨する
ことによって、高平坦度のウエーハを製造することにあ
る。
【００４１】上記した原料ウエーハの裏面の面取り部境
界の面内側の一部を鏡面研磨することは、鏡面面取りを
行う際に原料ウエーハの裏面の面取り部境界の面内側の
一部まで鏡面研磨されるようにしてもよいし、また鏡面
面取り工程とは別工程で裏面の一部の鏡面研磨を行って
もよい。なお、鏡面面取り工程とは別工程で裏面の一部
の鏡面研磨を行った場合には、鏡面面取りを別途行うこ
とも勿論可能である。
【００４２】図１は本発明の半導体ウエーハの製造方法
の工程順の１例を示すフローチャートである。図２は本
発明の半導体ウエーハの製造方法の工程順の他の例を示
すフローチャートである。
【００４３】図１において、シリコン等の単結晶棒を薄
板状のウエーハに切断するスライス工程（ステップ１０
０）、得られたウエーハの周縁部を面取り加工する第１
面取り工程（ステップ１０２）及び面取り加工されたウ
エーハに対してラッピング処理を施すラッピング工程
（ステップ１０４）までは、前述した従来の半導体ウエ
ーハの製造方法（図７）と同様である。
【００４４】図７の従来方法では、ラッピングされたウ
エーハは直ちにエッチングされたが、本発明方法では、
ラッピングされたウエーハは再び面取り加工される（第
２面取り工程、ステップ１０５）。この再度の面取り加
工を施されたウエーハにはアルカリエッチング処理が施
される（エッチング工程、ステップ１０６）。このエッ
チング処理されたウエーハに対しては裏面部分研磨鏡面
面取り加工が施される（裏面部分研磨鏡面面取り工程、
ステップ１０７ａｂ）。この裏面部分研磨鏡面面取り工
程は、面取り部のみの鏡面研磨を行う鏡面面取り加工の
他に、ウエーハ裏面の面取り部境界の面内側の一部まで
も鏡面研磨する裏面部分研磨加工を含む。
【００４５】この裏面部分研磨鏡面面取りが行われたウ
エーハに対しては、必要に応じて、ウエーハ裏面に対し
て軽いポリッシングが施される（軽ポリッシング工程、
ステップ１０７ｃ）。この鏡面面取り及び裏面部分研磨
が行われ又は裏面の軽ポリッシングが行われたウエーハ
の裏面を、例えば、ワックスで接着しウエーハの表面が
鏡面研磨される（研磨工程、ステップ１０８）。
【００４６】なお、図１に示したフローチャートにおい
ては、裏面部分研磨鏡面面取り工程（ステップ１０７ａ
ｂ）は、通常の面取り部のみの鏡面研磨を行う鏡面面取
り加工とウエーハ裏面の面取り部境界の面内側の一部ま
でも鏡面研磨する裏面部分研磨加工とを含んでいるが、
図２に示すように鏡面面取り加工と裏面部分研磨加工と
を分離し、裏面部分研磨工程（ステップ１０７ａ）及び
鏡面面取り工程（ステップ１０７ｂ）として別々に実施
することもできる。また、この場合、必要に応じて、鏡
面面取り工程（ステップ１０７ｂ）を省略することも可
能である。
【００４７】以下、図１の本発明の半導体ウエーハの製
造方法のフローチャートに示した各工程についてさらに
詳細に説明する。
【００４８】（スライス工程、ステップ１００）チョク
ラルスキー法またはフロートゾーン法等によって成長し
たシリコン等のインゴットは、まず、スライス工程にお
いて、内周刃スライサーやワイヤーソーにより薄板状の
ウエーハに切断される。
【００４９】（第１面取り工程、ステップ１０２）次い
で、単結晶棒から切り出されたウエーハに直ちにラッピ
ングを行うと、ウエーハの周縁に角があるために、ラッ
ピングする際にウエーハが欠け易く、その結果発生した
チップ、カケによってラッピングの際にウエーハに傷が
発生してしまう。予め予備的な面取り加工を行うことに
よってウエーハの欠けを防止し、ウエーハに傷が発生す
ることを防止し、また、ラッピング終了時点のウエーハ
の主面の平坦度の劣化を防止する。
【００５０】この段階で行う面取り加工は、本来の面取
り加工と比べて、ラフな品質管理で行われる面取り加工
で足り、精度的、機能的に劣る安価な面取り加工機を用
いて行うことができる。例えば研削ステージ（真空チャ
ック）に保持されたウエーハを低速回転させながら高速
回転する砥石に所定荷重で押し当てることにより、砥石
の溝形状に追随してウエーハを研削し、面取りを行う。
勿論、ウエーハの面取り加工の際に通常使用されている
精度的、機能的に優れた面取り加工装置を用いて行うこ
ともできる。この際、ラッピング前に行われる予備的な
面取り加工における面取り幅は、ラッピングによってウ
エーハの厚みが減少し、それに伴って面取り幅が減少す
ることを考慮して、ラッピング終了時点での面取り幅を
決めておく。
【００５１】（ラッピング工程、ステップ１０４）シリ
コンウエーハの主面を遊離砥粒として株式会社フジミイ
ンコーポレーテッド社製ＦＯ砥粒＃１２００以上を用い
ラッピング処理する。特に＃１５００以上が好ましい。
本実施の形態のラッピング工程で行われるラッピング方
法の具体的な方法について説明する。ラッピング方法
は、図に示すような遊星キャリアにウエーハを保持し、
そのキャリアを遊星運動させ、上下ラップ定盤の間で両
面同時に加工するラッピング装置を用いた。遊離砥粒と
してＦＯ粒子を用いる。ＦＯ砥粒は粉砕アルミナ系微粉
研磨材であり、褐色アルミナ質砥粒とジルコン質砥粒が
混合された人造エメリー研磨材である。例えば、＃１２
００の砥粒は平均サイズ約７〜８μｍ程度の砥粒であ
る。これ以上に細かい砥粒を用いる事が好ましい。この
程度の粒度を持つ砥粒を用い、アルカリエッチング前に
処理する事で深いピットの発生等を防ぐ事ができる。こ
の様な方法により両面で２０μｍ〜１００μｍ程度ラッ
ピングする。このようにラッピングするとウエーハの表
面状態の品質が安定し、次工程に好適な面状態となる。
【００５２】（第２面取り工程、ステップ１０５）本発
明の半導体ウエーハの製造方法では、ラッピングを行っ
た後に面取り加工を更に行う。第２面取り工程において
は、第１の面取り工程と同様に研削ステージ（真空チャ
ック）に保持されたウエーハを低速回転させながら高速
回転する砥石に所定荷重で押し当てることにより、砥石
の溝形状に追随してウエーハを研削し、面取りを行う
が、第１面取り工程より精度的、機能的に優れた面取り
加工装置を用いて行う。これにより面取り加工終了時点
の面取り加工面の平滑さおよび寸法の精度を損なうこと
なく、半導体ウエーハを製造できる。さらに、ラッピン
グの終わったウエーハは厚みが均一になっているので、
続く第２の面取り加工の際に、面取り加工面の寸法の精
度を確保することが容易になるという利点もある。ラッ
ピング後に行う第２の面取り加工における面取り幅は、
一般に４００μｍ〜５００μｍである。
【００５３】上記した工程例は好ましいものを説明した
もので特に限定されるものではなく、更に平面研削工程
を追加したり、ラッピング工程と平面研削工程を入れ替
えたり種々の工程が考えられる。このような工程を実施
することで、ある程度高平坦度なウエーハに加工してお
く。
【００５４】（エッチング工程、ステップ１０６）次に
エッチング工程は、アルカリエッチングにより行うのが
好適である。アルカリエッチング液としてアルカリ成分
の濃度が５０重量％以上のアルカリ水溶液を用いエッチ
ング処理する。本実施の形態のエッチング液に用いられ
るアルカリ成分は、シリコンをエッチングすることが可
能であれば特に限定されるものではないが、エッチング
能力の点で水酸化ナトリウム、水酸化カリウム等のアル
カリ金属の水酸化物が好ましく、特に好ましくは水酸化
ナトリウムである。またこれらのアルカリ成分を単独で
用いてもよく、また複数のアルカリ成分を混合して用い
てもよい。例えば、水酸化ナトリウムと水酸化カリウム
とを混合して用いてもよいし、水酸化ナトリウム単独で
用いてもよい。
【００５５】また、本発明のエッチング方法によりエッ
チング除去されるシリコンウエーハの除去厚（エッチン
グ代）は、ラッピング工程以前の工程で受けた加工歪を
除去できる最小限度の厚みであればよく、特に限定され
るものではないが、除去する必要がある加工歪の侵入深
さのばらつきを考慮すると、両面で１５μｍ〜４０μｍ
の範囲内となる。このシリコンウエーハの除去厚は、主
にシリコンウエーハをエッチング液に浸漬する時間を調
整することにより制御される。また、逆にシリコンウエ
ーハの浸漬時間は、上記エッチング代とエッチング液の
濃度との関係で設定されるものであり、エッチング代が
１５μｍ〜４０μｍの範囲内となる時間に設定されるこ
とが好まく、通常は５分〜６０分程度である。なお、シ
リコンウエーハをエッチング液に浸漬するに際し、均一
にエッチングされるようにウエーハを揺動等したり、エ
ッチング液に超音波等を印加したりする等の従来行われ
ている方法を本発明において合わせて行うことは任意で
ある。このアルカリエッチングでウエーハの光沢度がお
よそ１５％〜３０％となる。なお、光沢度は、ＪＩＳ
Ｚ８７４１（鏡面光沢度測定方法）を参考にし、同規格
で指定の鏡面光沢度計（グロスメーターＳＤ）を使用、
同法に準じた方法により測定した。対物位置に何も置か
ない状態の輝度を便宜上０％と仮想し、鏡面化されたウ
エーハの光沢度を１００％と設定した条件で評価した値
である。
【００５６】（裏面部分研磨鏡面面取り工程、ステップ
１０７ａｂ）次に裏面部分研磨鏡面面取り工程は、例え
ば図４に示すような鏡面面取り装置を用いて実施する。
図４は鏡面面取り装置の１例を示す側面概略説明図であ
る。図４において、１０は鏡面面取り装置で、ウエーハ
Ｗを保持回転するウエーハ回転装置１２とバフ１４が円
筒状に貼付された回転ドラム１６とを有している。円筒
状バフ１４は、回転ドラム１６の回転軸１８を中心に毎
分８００回〜３０００回程度の高速で回転する構造とな
っており、円筒状バフ（ポリッシングパッド）１４はそ
の外周面に密接して全面をカバーするように貼付されて
いる。ウエーハＷはウエーハ回転装置１２に把持され、
回転ドラム１６に対して約４５度〜５５度の角度で傾斜
した状態で回転軸２０を中心に回転するとともに上下に
トラバースする構造となっている。ウエーハＷと円筒状
バフ（ポリッシングパッド）１４の接触点の上にノズル
２２を配置し、加工液２４を定量的に供給するようにな
っている。加工に際しては、回転ドラム１６とウエーハ
Ｗの双方を回転しつつウエーハＷを５５度程度傾斜させ
て回転ドラム１６に接触させる。ウエーハＷのエッジ部
の先端は円筒状バフ（ポリッシングパッド）１４の中に
沈み込んだ状態で鏡面研磨加工される。
【００５７】このとき、ウエーハ裏面の鏡面面取りの入
り込み量（面幅）、即ち裏面の面取り部境界の面内側の
一部を鏡面研磨する範囲が、ウエーハ面取り部と主面の
境界からウエーハ中心に向かい１０００μｍ以下、好ま
しくは、５００μｍ〜７００μｍとなるように鏡面面取
りする。
【００５８】本発明ではウエーハ裏面の外周部の一部を
鏡面化することで効果が得られ、その範囲はウエーハ表
面を研磨する研磨装置や研磨条件により適宜設定するの
が好ましいが、特にウエーハ面取り部と主面の境界から
ウエーハ中心に向かい１０００μｍ程度の範囲まで、好
ましくは１０００μｍ以下５００μｍ以上の範囲までで
行えば良い。このような範囲であれば、ワックスマウン
ト方式による研磨装置でも十分な平坦度が得られ、また
従来の鏡面面取り装置を用い、使用するバフや鏡面面取
り条件を工夫するだけで容易にウエーハ裏面の外周部の
一部を鏡面研磨できる。なお５００μｍ以下でも平坦度
の改善には効果はあるが、今後要求されるレベルの平坦
度のウエーハを得るためには５００μｍ以上、特に５０
０μｍ〜７００μｍの範囲まで鏡面化する事が好まし
い。このようにすることでウエーハ外周部まで高平坦度
なウエーハであり、かつウエーハ裏面は従来使用されて
いるエッチング面と同等のウエーハが得られ、デバイス
工程での取り扱い等も容易になる。
【００５９】鏡面面取りの入り込み量はウエーハの回転
ドラムに対する角度の調整やバフの性質により制御が可
能であるが、特に第１面取り工程、ラッピング工程、第
２面取り工程というようにラッピング工程の前後で面取
りの工程を実施したウエーハについて、鏡面面取りを行
うと鏡面面取りの入り込み量が正確に制御でき面幅のば
らつきも少なく制御できる。
【００６０】なお、図１のフローチャートでは、裏面部
分研磨鏡面面取り工程（ステップ１０７ａｂ）におい
て、通常の鏡面面取り加工とウエーハ裏面の面取り部境
界の面内側の一部までも鏡面研磨する裏面部分研磨加工
とを同時に行う例が示されているが、図２のフローチャ
ートに示すように裏面部分研磨加工を行う裏面部分研磨
工程（ステップ１０７ａ）と鏡面面取り工程（ステップ
１０７ｂ）とを別々に実施してもよいことは前述した通
りである。
【００６１】（ウエーハ裏面の軽ポリッシング工程、ス
テップ１０７ｃ）さらに極僅かウエーハ裏面（主面）を
研磨しても良い。このような工程は必ずしも入れる必要
はないが、裏面の光沢度の調整や、平坦度の向上の為、
入れても良い。一般的に使用されている研磨装置を用い
裏面の研磨代を極僅か（１μｍ以下）にして研磨する。
【００６２】このようなウエーハ裏面の軽ポリッシング
工程を入れることで、ウエーハ裏面の光沢度を揃えるこ
とができ、光沢度４０±５％程度の裏面を得ることがで
きる。
【００６３】（研磨工程、ステップ１０８）最後に、研
磨工程において、ウエーハの表面の鏡面研磨を行う。本
実施の形態ではワックスマウント方式を用いた研磨方式
を例としてウエーハの一主面（表面）側を鏡面研磨す
る。この研磨にあたっては、例えば図５に示すような研
磨装置が使用される。図５は研磨装置の側面概略説明図
である。
【００６４】図５において、３０は研磨装置で、研磨テ
ーブル３１、研磨剤供給手段３２、研磨ヘッド３３、ヘ
ッド回転手段（図示せず）およびテーブル回転手段（図
示せず）を備えている。研磨ブロック３５へのワックス
によるウエーハＷの裏面の貼付けが終了したならば、研
磨ブロック３５を研磨ヘッド３３の下方に置き、ウエー
ハＷの表面を、研磨テーブル３１上に貼られた研磨クロ
ス３４に接触させる。次いで、研磨ヘッド３３を下げて
研磨ブロック３５を介してウエーハＷの表面を研磨クロ
ス３４に押し付ける。ヘッド回転手段及びテーブル回転
手段を駆動させる一方で、研磨剤供給手段３２のノズル
から研磨スラリー３６を供給してウエーハＷの表面と研
磨クロス３４とを摺接させることによってウエーハＷの
表面を研磨する。研磨が終了したらならば、研磨ヘッド
３３を上げて研磨ブロック３５を取り出し、ウエーハＷ
を引き剥がす。研磨ブロック３５はセラミック製のブロ
ックであって、その面（ウエーハ貼付け面）には格子状
の溝が全面に亘って形成されているものが通常使用され
る。
【００６５】上述した工程を実施することにより、図６
に模式的に示すようにウエーハ表面Ｗ１は高平坦度に鏡
面研磨され、かつウエーハ裏面Ｗ２は部分鏡面部Ｗ２ｍ
が鏡面研磨されその中心部が前記アルカリエッチングの
面部Ｗ２ｅをなしているウエーハが製造できた。
【００６６】部分鏡面部Ｗ２ｍはウエーハ面取り部と主
面の境界からウエーハ中心に向かい１０００μｍ以下、
特に５００μｍ〜７００μｍの範囲まで鏡面となってい
るウエーハが好ましい。なお、この部分鏡面部Ｗ２ｍの
範囲は、ウエーハ裏面の外周部の一部を鏡面化する前の
段階ではウエーハ主面と面取り部の境界部分は明確であ
り、その範囲は正確に制御できるが、鏡面面取りを行っ
たウエーハは、主面と面取り部の境界部が共に鏡面にな
っているので境界部が正確には識別しにくい。
【００６７】本発明では面取り部の幅は特に影響しない
ので、ウエーハ主面と面取り部の境界部からの距離とし
て規定したが、本発明で得られたウエーハを規定するに
は、面取り部分も含めた範囲で規定してもよく、例え
ば、本発明のウエーハ面取り部と主面の境界からウエー
ハ中心に向かい６００μｍの範囲まで部分研磨されたウ
エーハであれば、別な表現では、例えば面取り幅の仕様
が４００μｍであれば、ウエーハ最外周（外周端等とも
いう）からウエーハ中心に向かい１０００μｍ（面取り
幅４００μｍ＋境界部からウエーハ面内へ６００μｍ）
の範囲までが研磨されたウエーハということになる。
【００６８】通常面取り幅の規格は４００μｍ〜５００
μｍ程度であるので、この仕様を考慮しウエーハを規定
してもよい。このような製造工程により得られたウエー
ハは、ＳＦＱＲｍａｘが０．０９μｍ〜０．１１μｍの
レベルが容易に得られる。
【００６９】また、近年表裏両面とも研磨を行い高平坦
度なウエーハを製造する工程も開発されているが、現状
裏面形状が鏡面ではデバイス製造工程の装置との相性等
で問題が生じることがあって受け入れられない場合があ
り、ウエーハ裏面はエッチング面である必要がある場合
が多い。
【００７０】例えば、デバイス工程で用いられるドライ
エッチング装置等では温度制御の面からウエーハ裏面の
粗さ等が問題となり、現状裏面がエッチングされた状態
のウエーハで装置が校正されていることが多い。従来、
裏面がエッチング面の状態では十分な平坦度、特にウエ
ーハ外周部の形状が得られなかった。
【００７１】本発明のウエーハではウエーハ裏面の面取
り部境界の面内側の一部を鏡面研磨し、ウエーハ裏面の
外周部のみ（特に１０００μｍ程度と僅かな範囲）を鏡
面状にしたことで、裏面粗さの影響もなく上記のような
デバイス工程で従来から使われているウエーハと同じ条
件で処理でき、かつ平坦度の良いウエーハであり、デバ
イスメーカ側の歩留まり等も向上するという利点があ
る。
【００７２】
【実施例】以下に実施例をあげて本発明をさらに具体的
に説明するが、これらの実施例は例示的に示されるもの
で限定的に解釈されるべきでないことはいうまでもな
い。
【００７３】（実施例１及び２並びに比較例１）直径約
２００ｍｍ（８インチ）、抵抗率が約１０Ω・ｃｍのｐ
型シリコン単結晶インゴットをチョクラルスキー法によ
り得た。得られたインゴットを、図１のフローチャート
と同様の工程により処理し片面が鏡面研磨された半導体
ウエーハを製造した。
【００７４】まず、ワイヤーソーで上記インゴットを切
断し、得られたスライスウエーハの外周部を粗面取り
（第１面取り）加工した。次にシリコンウエーハの主面
を遊離砥粒としてＦＯ砥粒＃１５００を用いラッピング
処理する。両面で７０μｍ程度除去した。更に、ウエー
ハ外周部を面取り（第２面取り）加工し、仕様にあった
面取り形状とした。
【００７５】次にエッチング工程は、５５ｗｔ％水酸化
ナトリウムを用いたエッチング液により行った。液温を
８０℃とし、シリコンウエーハをエッチング液に浸漬
し、両面で約２０μｍエッチング代で除去するようにエ
ッチング処理した。これにより光沢度１５〜２５％程度
のエッチングウエーハ（ＣＷ）が製造できた。次に光沢
度が４０±５％となるようにウエーハ裏面を研磨した。
【００７６】本発明では特に、図１のフローチャートに
示したように、ウエーハ主面の外周部を鏡面化させる
為、この段階で鏡面面取り工程を入れる。特にこの鏡面
面取りは面取り部を鏡面化させるのみならず、ウエーハ
主面にまでかかるように実施する。なお、図２のフロー
チャートに示したように、面取り部の鏡面化は別工程で
実施して、この段階ではウエーハ主面（裏面）の外周部
のみ鏡面化させても良い。アルカリエッチング後、ウエ
ーハ表面研磨前にこのようなウエーハ裏面外周部の形状
を変化させておく。但し、図１のフローチャートに示し
たように、面取り部の鏡面化と同時に実施すれば工程も
簡略化し好ましい。
【００７７】鏡面面取り加工では、図４に示したような
鏡面面取り装置で、ウエーハの角度５５°、バフとし
て、ポリエステルフェルトにポリウレタンを含浸させた
不織布、スラリーとしてコロイダルシリカを含有したア
ルカリ溶液を使用し研磨した。また接触圧力等を調整
し、または硬度の異なる不織布を２層にする等して面取
り部以外にウエーハ主面の外周部の任意の位置まで鏡面
化した。
【００７８】このような工程により複数枚の原料ウエー
ハを準備した。面取部からウエーハ中心に向かい２００
μｍ〜３００μｍまで研磨を行ったものを原料ウエーハ
１（実施例１）及び６００μｍ〜７００μｍまで研磨し
たものを原料ウエーハ２（実施例２）とする。また主面
の外周部を鏡面化せず面取部のみ鏡面面取りを行なった
ものを原料ウエーハ３（比較例１）とした。
【００７９】上記のような原料ウエーハの裏面をワック
スマウント方式により接着しウエーハの片面（表面）を
研磨する図５に示したような研磨装置を用い研磨した。
具体的には、直径が６３０ｍｍ、厚さ２０ｍｍのアルミ
ナ焼結体に溝幅が１００μｍ、溝深さが１５μｍ、溝ピ
ッチが３ｍｍとして格子状の溝が形成された研磨ブロッ
クを使用した。ワックスは、日化精工（株）製のスカイ
リキッドを使用し、８インチウエーハ（直径２００ｍ
ｍ）を研磨ブロックに７枚貼り付けるようにした。研磨
機で、ウエーハの貼り付けられた研磨ブロックに圧力を
加えて、研磨スラリーを流し込みながら研磨クロスで磨
き、１０μｍ程研磨した。この場合、研磨スラリーはコ
ロイダルシリカを含有したアルカリ溶液（ｐＨ＝１０．
５）を使用し、研磨クロスはウレタンの不織布を使用し
た。研磨終了後にウエーハを引き剥がし、ウエーハを洗
浄した。
【００８０】以上の工程により、表面が鏡面研磨され、
かつ裏面主面の外周部が２００μｍ〜３００μｍまで部
分研磨されたウエーハ（本実施例で得られたウエーハの
面取り部は４００μｍであるので、別な表現としてはウ
エーハ裏面の外周部がウエーハ外周端から６００μｍ〜
７００μｍまで鏡面研磨されたウエーハ）が得られた
（実施例１）。同様にウエーハ裏面の主面外周部が６０
０μｍ〜７００μｍまで部分研磨されたウエーハ（ウエ
ーハ裏面の外周部がウエーハ外周端から１０００μｍ〜
１１００μｍまで鏡面研磨されたウエーハ、実施例２）
及び表面及び面取り部が鏡面研磨されたウエーハ（比較
例１）が得られた。
【００８１】実施例１、実施例２及び比較例１のウエー
ハについてフラットネス測定器（ＡＤＥ社製 Ｕ／Ｓ９
８００）を使用してウエーハ形状を調べた。ＳＦＱＲは
セルサイズ２５ｍｍ×２５ｍｍ、除外領域周辺２ｍｍ
（Ｅ．Ｅ．２ｍｍ）で評価した。研磨前の原料ウエーハ
の面取り部境界部分の形状、及びウエーハ全体の２次元
的なマップ図、及び研磨後のウエーハ全体の２次元的な
マップ図及びＳＦＱＲｍａｘを求めた。結果を図３に示
す。
【００８２】この結果、原材料ウエーハ３（比較例１）
のウエーハを用いた場合、研磨後にウエーハ外周部にリ
ング状のダレが見られる。このウエーハでは外周１０ｍ
ｍ程度からダレていた。この影響によりＳＦＱＲｍａｘ
も０．２０μｍ程度である。研磨に用いる原料ウエーハ
裏面の面取り部境界の面内側の一部を鏡面研磨しておき
研磨した実施例１及び実施例２ではＳＦＱＲｍａｘの値
が改善でき、研磨後のマップ図をみてもウエーハ周辺部
の等高線の密度が少なく高平坦度なウエーハが製造でき
ていることがわかる。特に実施例２ではＳＦＱＲｍａｘ
０．０９μｍと大変高平坦度なウエーハが製造できた。
【００８３】面取り部境界の面内側の一部を鏡面研磨し
ていない比較例１では、図３の原料ウエーハの外周形状
を見てわかるように面取り部分との境界部分が角張って
おりこれが原因で研磨後にダレが発生すると考えられ
る。実施例１や実施例２のようにウエーハ裏面のこの部
分を研磨し、やや丸めた形状にすることで高平坦度なウ
エーハが製造できた。
【００８４】なお、裏面の部分研磨の幅と比較例１で見
られるような外周ダレの発生する領域の幅は大きく異な
るが、本発明のような僅かな範囲の部分研磨（例えば１
０００μｍ程度）であっても、研磨中の応力等の関係で
ウエーハ外周１０ｍｍ程度までの範囲まで作用すると考
えられる。
【００８５】上記した各実施例の条件では面取り部境界
の面内側の入り込み量が６００μｍ〜７００μｍでもっ
とも平坦度がよかった。このような条件では、ＳＦＱＲ
ｍａｘが安定して０．１１μｍ以下であった。
【００８６】以上、本発明の実施の形態および実施例に
ついて説明したが、本発明は、かかる実施の形態および
実施例に限定されるものではなく、その要旨を逸脱しな
い範囲で、種々の変形が可能であることはいうまでもな
い。
【００８７】
【発明の効果】以上述べたごとく、本発明の半導体ウエ
ーハの製造方法によれば、アルカリエッチングを行った
ウエーハを研磨するに際し、ウエーハ外周部のリング状
のダレのないウエーハを製造でき、特にワックスマウン
ト方式によって研磨すると効果的である。また、本発明
のウエーハはウエーハ外周部のリング状のダレがなく、
高い平坦度を有している。
【図面の簡単な説明】
【図１】 本発明の半導体ウエーハの製造方法の工程順
の１例を示すフローチャートである。
【図２】 本発明の半導体ウエーハの製造方法の工程順
の他の例を示すフローチャートである。
【図３】 実施例１及び２並びに比較例１における原料
ウエーハ形状及び研磨後のウエーハ形状を示すグラフ及
びマップ図である。
【図４】 鏡面面取り装置の１例を示す側面概略説明図
である。
【図５】 研磨装置の１例を示す側面概略説明図であ
る。
【図６】 本発明方法によって研磨されたウエーハを示
す説明図で、（ａ）はウエーハ表面及び（ｂ）はウエー
ハ裏面を示す。
【図７】 従来の半導体ウエーハの製造方法の工程の１
例を示すフローチャートである。
【符号の説明】
１０：鏡面面取り装置、１２：ウエーハ回転装置、１
４：円筒状バフ、１６：回転ドラム、１８，２０：回転
軸、２２：ノズル、２４：加工液、３０：研磨装置、３
１：研磨テーブル、３２：研磨剤供給手段、３３：研磨
ヘッド、３４：研磨クロス、３５：研磨ブロック、３
６：研磨スラリー、Ｗ：ウエーハ、Ｗ１：ウエーハ表
面、Ｗ１ｃ：ウエーハ表面側面取り部、Ｗ１ｍ：ウエー
ハ表面鏡面部、Ｗ２：ウエーハ裏面、Ｗ２ｃ：ウエーハ
裏面側面取り部、Ｗ２ｅ：ウエーハ裏面アルカリエッチ
ング面部、Ｗ２ｍ：ウエーハ裏面部分鏡面部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮崎 誠一 長野県更埴市大字屋代1393番地 長野電子 工業株式会社内 (72)発明者 西村 和彦 長野県更埴市大字屋代1393番地 長野電子 工業株式会社内 (72)発明者 林 伸之 長野県更埴市大字屋代1393番地 長野電子 工業株式会社内 (72)発明者 新井 克典 長野県更埴市大字屋代1393番地 長野電子 工業株式会社内 Ｆターム(参考） 3C049 AA03 CB01 3C058 AA07 CB01 DA17

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 原料ウエーハの裏面の面取り部境界の面
    内側の一部まで鏡面研磨されるように裏面部分研磨及び
    鏡面面取りを行う裏面部分研磨鏡面面取り工程と、裏面
    部分研磨及び鏡面面取りされたウエーハの裏面を支持し
    該ウエーハの表面を鏡面研磨する表面研磨工程とを有す
    ることを特徴とする半導体ウエーハの製造方法。
  2. 【請求項２】 原料ウエーハの裏面の面取り部境界の面
    内側の一部を鏡面研磨する裏面部分研磨工程と、裏面部
    分研磨されたウエーハの裏面を支持し該ウエーハの表面
    を鏡面研磨する表面研磨工程とを有することを特徴とす
    る半導体ウエーハの製造方法。
  3. 【請求項３】 原料ウエーハにアルカリエッチング処理
    を施すエッチング工程と、エッチング処理されたウエー
    ハに対してウエーハ裏面の面取り部境界の面内側の一部
    まで鏡面研磨されるように裏面部分研磨及び鏡面面取り
    を行う裏面部分研磨鏡面面取り工程と、裏面部分研磨及
    び鏡面面取りされたウエーハの裏面を支持し該ウエーハ
    の表面を鏡面研磨する表面研磨工程とを有することを特
    徴とする半導体ウエーハの製造方法。
  4. 【請求項４】 原料ウエーハにアルカリエッチング処理
    を施すエッチング工程と、エッチング処理されたウエー
    ハの裏面の面取り部境界の面内側の一部を鏡面研磨する
    裏面部分研磨工程と、裏面部分研磨されたウエーハの裏
    面を支持し該ウエーハの表面を鏡面研磨する表面研磨工
    程とを有することを特徴とする半導体ウエーハの製造方
    法。
  5. 【請求項５】 単結晶棒を薄板状のウエーハに切断する
    スライス工程と、得られたウエーハを面取り加工する第
    １面取り工程と、面取り加工されたウエーハに対してラ
    ッピング処理を施すラッピング工程と、ラッピング処理
    されたウエーハに再度の面取り加工を施す第２面取り工
    程と、再度の面取り加工を施されたウエーハにアルカリ
    エッチング処理を施すエッチング工程と、エッチング処
    理されたウエーハに対してウエーハ裏面の面取り部境界
    の面内側の一部まで鏡面研磨されるように裏面部分研磨
    及び鏡面面取りを行う裏面部分研磨鏡面面取り工程と、
    裏面部分研磨及び鏡面面取りされたウエーハの裏面を支
    持し該ウエーハの表面を鏡面研磨する表面研磨工程とか
    らなることを特徴とする半導体ウエーハの製造方法。
  6. 【請求項６】 単結晶棒を薄板状のウエーハに切断する
    スライス工程と、得られたウエーハを面取り加工する第
    １面取り工程と、面取り加工されたウエーハに対してラ
    ッピング処理を施すラッピング工程と、ラッピング処理
    されたウエーハに再度の面取り加工を施す第２面取り工
    程と、再度の面取り加工を施されたウエーハにアルカリ
    エッチング処理を施すエッチング工程と、エッチング処
    理されたウエーハの裏面の面取り部境界の面内側の一部
    を鏡面研磨する裏面部分研磨工程と、裏面部分研磨され
    たウエーハの裏面を支持し該ウエーハの表面を鏡面研磨
    する表面研磨工程とを有することを特徴とする半導体ウ
    エーハの製造方法。
  7. 【請求項７】 前記裏面部分研磨されたウエーハを鏡面
    面取り加工する鏡面面取り工程をさらに有し、鏡面面取
    りされたウエーハの表面を鏡面研磨するようにしたこと
    を特徴とする請求項２、４及び６のいずれか１項記載の
    半導体ウエーハの製造方法。
  8. 【請求項８】 前記原料ウエーハの裏面の面取り部境界
    の面内側の一部を鏡面研磨する範囲が、ウエーハ面取部
    と主面の境界からウエーハ中心に向かい１０００μｍ以
    下であることを特徴とする請求項１〜７のいずれか１項
    記載の半導体ウエーハの製造方法。
  9. 【請求項９】 前記表面研磨工程において、前記ウエー
    ハの裏面をワックスで接着支持し、該ウエーハの表面を
    鏡面研磨するようにしたことを特徴とする請求項１〜８
    のいずれか１項記載の半導体ウエーハの製造方法。
  10. 【請求項１０】 ウエーハ表面が鏡面研磨された面であ
    り、ウエーハ裏面がアルカリエッチングされた面である
    ウエーハにおいて、ウエーハ裏面の面取り部境界の面内
    側の一部を鏡面研磨した面としその鏡面研磨した面がウ
    エーハ面取り部と主面の境界からウエーハ中心に向かい
    ５００μｍ〜７００μｍの範囲であることを特徴とする
    ウエーハ。
  11. 【請求項１１】 前記ウエーハ裏面の光沢度が４０±５
    ％であり、ウエーハのＳＦＱＲｍａｘが０．１１μｍ以
    下であることを特徴とする請求項１０記載のウエーハ。
JP2002128550A 2002-04-30 2002-04-30 半導体ウエーハの製造方法及びウエーハ Expired - Fee Related JP4093793B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2002128550A JP4093793B2 (ja) 2002-04-30 2002-04-30 半導体ウエーハの製造方法及びウエーハ
US10/512,637 US7250368B2 (en) 2002-04-30 2003-04-24 Semiconductor wafer manufacturing method and wafer
CNB03809715XA CN100365774C (zh) 2002-04-30 2003-04-24 半导体晶片的制造方法及晶片
KR1020047015613A KR100909140B1 (ko) 2002-04-30 2003-04-24 반도체웨이퍼의 제조방법 및 웨이퍼
DE60325039T DE60325039D1 (de) 2002-04-30 2003-04-24 Herstellungsverfahren für einen halbleiterwafer und wafer
EP03719197A EP1501119B1 (en) 2002-04-30 2003-04-24 Semiconductor wafer manufacturing method and wafer
PCT/JP2003/005259 WO2003094215A1 (fr) 2002-04-30 2003-04-24 Procede de fabrication de plaquettes semi-conductrices et plaquette
TW092110046A TWI264772B (en) 2002-04-30 2003-04-29 Manufacturing method of semiconductor wafer and wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002128550A JP4093793B2 (ja) 2002-04-30 2002-04-30 半導体ウエーハの製造方法及びウエーハ

Publications (2)

Publication Number Publication Date
JP2003324081A true JP2003324081A (ja) 2003-11-14
JP4093793B2 JP4093793B2 (ja) 2008-06-04

Family

ID=29397270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002128550A Expired - Fee Related JP4093793B2 (ja) 2002-04-30 2002-04-30 半導体ウエーハの製造方法及びウエーハ

Country Status (8)

Country Link
US (1) US7250368B2 (ja)
EP (1) EP1501119B1 (ja)
JP (1) JP4093793B2 (ja)
KR (1) KR100909140B1 (ja)
CN (1) CN100365774C (ja)
DE (1) DE60325039D1 (ja)
TW (1) TWI264772B (ja)
WO (1) WO2003094215A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032784A (ja) * 2004-07-20 2006-02-02 Sharp Corp 半導体装置の製造方法、半導体装置
JP2013258227A (ja) * 2012-06-12 2013-12-26 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造方法
JP2015038919A (ja) * 2013-08-19 2015-02-26 株式会社ディスコ ウェーハの製造方法

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4273943B2 (ja) * 2003-12-01 2009-06-03 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
DE102006020823B4 (de) * 2006-05-04 2008-04-03 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
US20080206992A1 (en) * 2006-12-29 2008-08-28 Siltron Inc. Method for manufacturing high flatness silicon wafer
KR101460993B1 (ko) * 2007-01-31 2014-11-13 신에쯔 한도타이 가부시키가이샤 실리콘 웨이퍼의 면취 장치 및 실리콘 웨이퍼의 제조방법 그리고 에치드 실리콘 웨이퍼
WO2008136423A1 (ja) * 2007-04-27 2008-11-13 Shibaura Mechatronics Corporation 半導体ウェーハ処理装置、基準角度位置検出方法及び半導体ウェーハ
JP2009302338A (ja) * 2008-06-13 2009-12-24 Sumco Corp ウェーハの研磨方法および該方法により製造されるウェーハ
JP2009302410A (ja) * 2008-06-16 2009-12-24 Sumco Corp 半導体ウェーハの製造方法
JP5600867B2 (ja) * 2008-06-16 2014-10-08 株式会社Ｓｕｍｃｏ 半導体ウェーハの製造方法
JP2009302409A (ja) * 2008-06-16 2009-12-24 Sumco Corp 半導体ウェーハの製造方法
JP2009302478A (ja) * 2008-06-17 2009-12-24 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造方法
FR2935536B1 (fr) * 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
EP2200077B1 (en) * 2008-12-22 2012-12-05 Soitec Method for bonding two substrates
DE102009030295B4 (de) * 2009-06-24 2014-05-08 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
US8952496B2 (en) * 2009-12-24 2015-02-10 Sumco Corporation Semiconductor wafer and method of producing same
JP5423384B2 (ja) * 2009-12-24 2014-02-19 株式会社Ｓｕｍｃｏ 半導体ウェーハおよびその製造方法
JPWO2011083667A1 (ja) * 2010-01-05 2013-05-13 住友電気工業株式会社 化合物半導体ウェハの加工方法及び加工装置
DE102010005904B4 (de) * 2010-01-27 2012-11-22 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
US8641476B2 (en) 2011-10-06 2014-02-04 Wayne O. Duescher Coplanar alignment apparatus for rotary spindles
US8647171B2 (en) * 2010-03-12 2014-02-11 Wayne O. Duescher Fixed-spindle floating-platen workpiece loader apparatus
US8696405B2 (en) 2010-03-12 2014-04-15 Wayne O. Duescher Pivot-balanced floating platen lapping machine
US8647170B2 (en) 2011-10-06 2014-02-11 Wayne O. Duescher Laser alignment apparatus for rotary spindles
US8647172B2 (en) 2010-03-12 2014-02-11 Wayne O. Duescher Wafer pads for fixed-spindle floating-platen lapping
US8602842B2 (en) * 2010-03-12 2013-12-10 Wayne O. Duescher Three-point fixed-spindle floating-platen abrasive system
US8740668B2 (en) * 2010-03-12 2014-06-03 Wayne O. Duescher Three-point spindle-supported floating abrasive platen
US8758088B2 (en) 2011-10-06 2014-06-24 Wayne O. Duescher Floating abrading platen configuration
US8500515B2 (en) 2010-03-12 2013-08-06 Wayne O. Duescher Fixed-spindle and floating-platen abrasive system using spherical mounts
FR2961630B1 (fr) 2010-06-22 2013-03-29 Soitec Silicon On Insulator Technologies Appareil de fabrication de dispositifs semi-conducteurs
US8338266B2 (en) 2010-08-11 2012-12-25 Soitec Method for molecular adhesion bonding at low pressure
FR2964193A1 (fr) 2010-08-24 2012-03-02 Soitec Silicon On Insulator Procede de mesure d'une energie d'adhesion, et substrats associes
US8337280B2 (en) 2010-09-14 2012-12-25 Duescher Wayne O High speed platen abrading wire-driven rotary workholder
US8430717B2 (en) 2010-10-12 2013-04-30 Wayne O. Duescher Dynamic action abrasive lapping workholder
JP2012178458A (ja) * 2011-02-25 2012-09-13 Fujitsu Ltd 半導体装置の製造方法及び半導体基板の洗浄方法
US9039488B2 (en) 2012-10-29 2015-05-26 Wayne O. Duescher Pin driven flexible chamber abrading workholder
US9604339B2 (en) 2012-10-29 2017-03-28 Wayne O. Duescher Vacuum-grooved membrane wafer polishing workholder
US9199354B2 (en) 2012-10-29 2015-12-01 Wayne O. Duescher Flexible diaphragm post-type floating and rigid abrading workholder
US8998678B2 (en) 2012-10-29 2015-04-07 Wayne O. Duescher Spider arm driven flexible chamber abrading workholder
US8845394B2 (en) 2012-10-29 2014-09-30 Wayne O. Duescher Bellows driven air floatation abrading workholder
US9011207B2 (en) 2012-10-29 2015-04-21 Wayne O. Duescher Flexible diaphragm combination floating and rigid abrading workholder
US9233452B2 (en) 2012-10-29 2016-01-12 Wayne O. Duescher Vacuum-grooved membrane abrasive polishing wafer workholder
US8998677B2 (en) 2012-10-29 2015-04-07 Wayne O. Duescher Bellows driven floatation-type abrading workholder
TWI599446B (zh) * 2013-03-25 2017-09-21 Sapphire polishing pad dresser production methods
CN104142259A (zh) * 2013-05-10 2014-11-12 河南协鑫光伏科技有限公司 一种太阳能单晶硅测试样片的制作方法
JP6244962B2 (ja) * 2014-02-17 2017-12-13 株式会社Sumco 半導体ウェーハの製造方法
JP6040947B2 (ja) * 2014-02-20 2016-12-07 信越半導体株式会社 ワークの両頭研削方法
CN103847032B (zh) * 2014-03-20 2016-01-06 德清晶辉光电科技有限公司 一种大直径超薄石英晶片的生产工艺
CN103921205B (zh) * 2014-04-04 2016-08-24 德清晶辉光电科技有限公司 一种6英寸铌酸锂晶片或钽酸锂晶片的生产工艺
JP6045542B2 (ja) * 2014-09-11 2016-12-14 信越半導体株式会社 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法
DE102015220924B4 (de) * 2015-10-27 2018-09-27 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe
US10926378B2 (en) 2017-07-08 2021-02-23 Wayne O. Duescher Abrasive coated disk islands using magnetic font sheet
EP3567138B1 (en) * 2018-05-11 2020-03-25 SiCrystal GmbH Chamfered silicon carbide substrate and method of chamfering
EP3567139B1 (en) 2018-05-11 2021-04-07 SiCrystal GmbH Chamfered silicon carbide substrate and method of chamfering
US11691241B1 (en) * 2019-08-05 2023-07-04 Keltech Engineering, Inc. Abrasive lapping head with floating and rigid workpiece carrier
TWI802406B (zh) * 2021-07-29 2023-05-11 環球晶圓股份有限公司 碳化矽晶圓的加工方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3430499B2 (ja) * 1996-08-09 2003-07-28 三菱住友シリコン株式会社 半導体ウェ−ハおよびその製造方法
US5821166A (en) * 1996-12-12 1998-10-13 Komatsu Electronic Metals Co., Ltd. Method of manufacturing semiconductor wafers
JPH11188590A (ja) * 1997-12-22 1999-07-13 Speedfam Co Ltd エッジポリッシング装置
JP3964029B2 (ja) 1998-01-20 2007-08-22 沖電気工業株式会社 半導体基板の製造方法
JP3664593B2 (ja) * 1998-11-06 2005-06-29 信越半導体株式会社 半導体ウエーハおよびその製造方法
JP3329288B2 (ja) * 1998-11-26 2002-09-30 信越半導体株式会社 半導体ウエーハおよびその製造方法
JP3551300B2 (ja) * 1999-02-18 2004-08-04 三菱住友シリコン株式会社 高平坦度ウェーハの製造方法
JP4154683B2 (ja) * 1999-09-30 2008-09-24 株式会社Ｓｕｍｃｏ 高平坦度裏面梨地ウェーハの製造方法および該製造方法に用いられる表面研削裏面ラップ装置
US6376378B1 (en) * 1999-10-08 2002-04-23 Chartered Semiconductor Manufacturing, Ltd. Polishing apparatus and method for forming an integrated circuit
DE19956250C1 (de) * 1999-11-23 2001-05-17 Wacker Siltronic Halbleitermat Kostengünstiges Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
DE10004578C1 (de) * 2000-02-03 2001-07-26 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
JP3846706B2 (ja) * 2000-02-23 2006-11-15 信越半導体株式会社 ウエーハ外周面取部の研磨方法及び研磨装置
JP4846915B2 (ja) * 2000-03-29 2011-12-28 信越半導体株式会社 貼り合わせウェーハの製造方法
WO2001073831A1 (fr) 2000-03-29 2001-10-04 Shin-Etsu Handotai Co., Ltd. Procede d'obtention de tranches de silicium ou de soi et tranches ainsi obtenues
EP1313135A1 (en) 2000-06-29 2003-05-21 Shin-Etsu Handotai Co., Ltd Method for processing semiconductor wafer and semiconductor wafer
DE10058305A1 (de) * 2000-11-24 2002-06-06 Wacker Siltronic Halbleitermat Verfahren zur Oberflächenpolitur von Siliciumscheiben
DE10142400B4 (de) * 2001-08-30 2009-09-03 Siltronic Ag Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
KR100420205B1 (ko) * 2001-09-10 2004-03-04 주식회사 하이닉스반도체 웨이퍼 제조 방법
DE10159833C1 (de) * 2001-12-06 2003-06-18 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
JP2004022677A (ja) * 2002-06-13 2004-01-22 Shin Etsu Handotai Co Ltd 半導体ウエーハ
JP4464033B2 (ja) * 2002-06-13 2010-05-19 信越半導体株式会社 半導体ウエーハの形状評価方法及び形状評価装置
US7416962B2 (en) * 2002-08-30 2008-08-26 Siltronic Corporation Method for processing a semiconductor wafer including back side grinding
WO2004027840A2 (en) * 2002-09-18 2004-04-01 Memc Electronic Materials, Inc. Process for etching silicon wafers

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032784A (ja) * 2004-07-20 2006-02-02 Sharp Corp 半導体装置の製造方法、半導体装置
JP2013258227A (ja) * 2012-06-12 2013-12-26 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造方法
JP2015038919A (ja) * 2013-08-19 2015-02-26 株式会社ディスコ ウェーハの製造方法

Also Published As

Publication number Publication date
US7250368B2 (en) 2007-07-31
CN1650404A (zh) 2005-08-03
EP1501119B1 (en) 2008-12-03
EP1501119A1 (en) 2005-01-26
DE60325039D1 (de) 2009-01-15
EP1501119A4 (en) 2007-01-17
KR20040111463A (ko) 2004-12-31
JP4093793B2 (ja) 2008-06-04
TW200403738A (en) 2004-03-01
KR100909140B1 (ko) 2009-07-23
TWI264772B (en) 2006-10-21
WO2003094215A1 (fr) 2003-11-13
US20050142882A1 (en) 2005-06-30
CN100365774C (zh) 2008-01-30

Similar Documents

Publication Publication Date Title
JP2003324081A (ja) 半導体ウエーハの製造方法及びウエーハ
KR100842473B1 (ko) 웨이퍼의 제조방법 및 연마장치 및 웨이퍼
US9293318B2 (en) Semiconductor wafer manufacturing method
TWI390616B (zh) Semiconductor wafer manufacturing method
JP3329288B2 (ja) 半導体ウエーハおよびその製造方法
JPWO2002005337A1 (ja) 鏡面面取りウェーハ、鏡面面取り用研磨クロス、及び鏡面面取り研磨装置及び方法
JP3664676B2 (ja) ウェーハの研磨方法及びウェーハ研磨用研磨パッド
JP2009302409A (ja) 半導体ウェーハの製造方法
WO2004109787A1 (ja) ウエーハの研磨方法
JP2003142434A (ja) 鏡面ウエーハの製造方法
WO2009110180A1 (ja) テンプレートの製造方法およびこのテンプレートを用いた研磨方法
TWI710018B (zh) 晶圓的雙面研磨方法及雙面研磨裝置
WO2000047369A1 (en) Method of polishing semiconductor wafers
JP4154683B2 (ja) 高平坦度裏面梨地ウェーハの製造方法および該製造方法に用いられる表面研削裏面ラップ装置
JP2007035917A (ja) 研磨パッド、シリコンウエハおよび研磨機
JP2003062740A (ja) 鏡面ウェーハの製造方法
JP2004319717A (ja) 半導体ウェーハの製造方法
JP2003133264A (ja) 鏡面ウエーハの製造方法
JP2003039310A (ja) ウェーハの研磨方法及びウェーハ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080304

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4093793

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140314

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees