CN100365774C - 半导体晶片的制造方法及晶片 - Google Patents

半导体晶片的制造方法及晶片 Download PDF

Info

Publication number
CN100365774C
CN100365774C CNB03809715XA CN03809715A CN100365774C CN 100365774 C CN100365774 C CN 100365774C CN B03809715X A CNB03809715X A CN B03809715XA CN 03809715 A CN03809715 A CN 03809715A CN 100365774 C CN100365774 C CN 100365774C
Authority
CN
China
Prior art keywords
wafer
carried out
polishing
chamfer machining
grinding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB03809715XA
Other languages
English (en)
Other versions
CN1650404A (zh
Inventor
木田隆广
宫崎诚一
西村和彦
林伸之
新井克典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN1650404A publication Critical patent/CN1650404A/zh
Application granted granted Critical
Publication of CN100365774C publication Critical patent/CN100365774C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

本发明提供一种半导体晶片的制造方法及晶片外周部没有环状的塌边的晶片。本发明具有按照镜面研磨至原料晶片的背面的倒角部边界的面内侧的一部分的方式进行背面部分研磨及镜面倒角的背面部分研磨镜面倒角工序、支撑进行了背面部分研磨及镜面倒角的晶片的背面并对该晶片的表面进行镜面研磨的表面研磨工序。由此，在对进行了碱性蚀刻的晶片进行研磨时，不会在晶片外周部产生环状的塌边。

Description

半导体晶片的制造方法及晶片
技术领域
本发明涉及实现高平面度的半导体晶片(以下有时简称为晶片)的制造方法，特别涉及在具有碱性蚀刻工序的半导体晶片的制造工序以及具有利用蜡固定方式的研磨工序的半导体晶片的制造工序中制造高平面度的晶片的方法。
背景技术
一直以来，半导体晶片是利用如图7的流程图所示的顺序来制造的。该以往的半导体晶片的制造方法由将硅等单晶棒切割成薄板状的晶片的切片工序(步骤100)、对所得的晶片的周缘部进行倒角加工的倒角工序(步骤102)、对进行了倒角加工的晶片实施磨光处理的磨光工序(步骤104)、对实施了磨光处理的晶片进行蚀刻处理的蚀刻工序(步骤106)、对进行了蚀刻处理的晶片的至少表面进行镜面研磨的镜面研磨工序(步骤108)构成。而且，本说明书中，有时也将镜面研磨处理前的晶片称为原料晶片。
其中，当硅等单晶非常坚硬而脆，如果不对晶片周缘部进行倒角加工时，则在半导体晶片的制造工序及器件的制造工序中，会产生缺口或碎片，导致成品率的降低或器件的特性变差，因此倒角加工(倒角工序)是不可缺少的工序。作为该倒角加工的方法，虽然主要有用化学的方法使晶片的周缘变圆的方法、使用磨料机械地进行周缘的倒角加工的方法，但是，在近年来的晶片的大直径化的倾向之中，从晶片的质量的稳定性和尺寸精度的优良考虑，一般采用后者的机械的方法。
此种机械的方法中，为了对晶片的周缘进行加工，虽然有必要将晶片牢固地保持，但是从周缘的加工的本质上来说，该晶片的保持是使用晶片的主面来进行，此时容易对晶片的主面造成伤痕或污染。但是，由于晶片的主面将成为描绘器件的图案的面，因此必须极力避免晶片的主面的伤痕或污染。所以，一般来说，在从单晶棒中切出晶片后不久进行倒角加工，在进行了倒角加工后，研削晶片的主面而进行使晶片的厚度均匀的磨光，将在倒角加工时附着在晶片的主面上的伤痕或污染除去。
但是，近年来的高集成化不断发展的半导体技术之中，要求晶片的倒角加工面的平滑度及尺寸的精度的提高。以往在倒角加工时，通过牺牲生产性而使用尺寸小的研磨粒作为磨料，使倒角加工面的平滑度提高，同时，通过改善进行倒角加工的机器的精度或控制的技术，使倒角加工面的尺寸的精度提高。
但是，当在倒角加工之后进行磨光时，倒角加工面的平滑度或尺寸的精度的提高的质量改善的效果就会降低。即，磨光虽然是如下进行，即，将倒角加工后的晶片用上平台和下平台夹持，将在磨光液中混合了研磨粒的材料(研磨剂)加入晶片和上平台及下平台之间，通过在施加压力的同时使之相互磨擦，对晶片的主面进行研削，但是，此时为了保持晶片要使用晶片保持夹具。因研磨粒进入该晶片保持夹具和晶片之间，将晶片的周端部分也研削掉，因此就会使晶片的形状恶化。另外，磨光中使用的研磨粒由于与倒角加工中使用的研磨粒相比更粗，因此倒角加工面的粗糙度增大，其结果是，倒角加工面的平滑度或尺寸的精度无法维持倒角加工结束时的水平。
所以，有时在进行了磨光后才进行倒角加工。这样就不会损害倒角加工结束时的倒角加工面的平滑度及尺寸的精度，而制造半导体晶片。另外，还有如下的优点，即，由于磨光结束后的晶片厚度均匀，因此在其后进行倒角加工时，就很容易确保倒角加工面的尺寸的精度。
其后，进行酸蚀刻或碱性蚀刻处理，除去磨光等中产生的加工变形等。
在研磨晶片时，有各种方式，例如，将晶片贴合在研磨块上，以该研磨块将晶片按压在贴在研磨台上的砂布上，使晶片与砂布滑动接触而进行研磨。但是，作为将晶片贴合在研磨块上的方式，有使用蜡贴合晶片的蜡固定方式和不使用蜡而利用真空吸附等保持的无蜡固定方式。无蜡方式与蜡固定方式相比，由于不需要进行晶片在研磨块上的贴合操作或分离操作，同时研磨后的晶片清洗也十分容易，因此在生产性及成本方面有利。但是，在研磨晶片的平面度、由研磨料浆造成的晶片背面的局部的蚀刻等方面有问题，现在以蜡固定方式为主流。
该蜡固定方式中，通过用真空吸附器吸附晶片，将蜡涂布在晶片背面，使该晶片背面朝向下方，在研磨块附近解除真空吸附器的吸附，使晶片因自重而向研磨块上下落，从而将晶片贴合在研磨块上。或者，通过用装入了气垫的真空吸附器使涂布蜡后的晶片保持原状或反转，将晶片背面的中央部按压在研磨块上，在该状态下解除真空吸附器的吸附，从而将晶片贴合在研磨块上。作为该研磨块，可以使用硼酸玻璃等玻璃制、氧化铝或碳化硅等陶瓷制的材料。随着对晶片的平面度的要求逐渐严格，刚性高的陶瓷制的研磨块逐渐成为主流。
另外，也有对晶片的表背两面同时研磨的方法或具有用于对晶片背面进行轻抛光而获得高平面度的晶片的工序的情况。
像这样，在以往的晶片制造中，在将单晶硅锭切片而制成硅晶片后，对该硅晶片依次实施倒角、磨光、蚀刻等各工序，然后实施使至少晶片主面镜面化的研磨。另外，还使用圆筒抛光轮等进行使倒角部分镜面化的镜面倒角加工。
但是，虽然最终的形状由晶片的研磨工序决定，但是此前的工序(研磨前的工序)的晶片的状态对研磨工序中的平面度也有很大的影响。
即，例如前工序的蚀刻后的晶片(以下有时简称为CW)的形状对研磨后的形状也有影响，例如蚀刻为酸蚀刻时，起伏较大，平面度难以改善。虽然通过减小该起伏来进行平面度的改善，但是这要利用碱性蚀刻和酸蚀刻的组合或碱性蚀刻等的改良来实施。
但是，虽然从平面度的改善及成本方面考虑进行碱性蚀刻是有利的，但是用此种蚀刻液会在研磨后的晶片外周部观察到环状的塌边，从而产生了局部的平面度的恶化。
虽然利用碱性蚀刻可以显著改善晶片面内的SFQR，但是因如上所述的外周部的塌边，SFQRmax值会恶化，作为晶片整体的评价无法被评价为高平面度。特别是，近年来，要求连晶片外周部也具有高平面度的晶片，由于外周部的塌边的影响，因此就无法利用碱性蚀刻的优点。
所谓SFQR(Site Front Least Squares Range)是指就平面度而言，对每个点算出表面基准的平均平面，表示相对于该面的凹凸的最大值的值(以在所设定的地点内用最小二乘法算出的数据的点内平面作为基准平面，由该平面起的+侧、一侧各个最大位移量的绝对值的和，是对每个点进行评价的值)，SFQRmax是晶片上的所有点的SFQR中的最大值。
碱性蚀刻中，虽然面内的SFQR值良好，但是由于外周部塌边，因此在外周部存在SFQRmax值，在外观上使晶片的质量恶化。
发明内容
本发明是鉴于这种问题而提出的，其目的在于，提供在研磨进行了碱性蚀刻的晶片(CW)时，可以制造晶片的外周部没有环状的塌边的晶片的半导体晶片的制造方法及晶片外周部没有环状的塌边的晶片。
本发明的半导体晶片的制造方法的方式1的特征是，具有按照镜面研磨至原料晶片的背面的倒角部边界的面内侧的一部分的方式进行背面部分研磨及镜面倒角的背面部分研磨镜面倒角工序、支撑进行了背面部分研磨及镜面倒角的晶片的背面并对该晶片的表面进行镜面研磨的表面研磨工序。
本发明的半导体晶片的制造方法的方式2的特征是，具有对原料晶片的背面的倒角部边界的面内侧的一部分进行镜面研磨的背面部分研磨工序、支撑进行了背面部分研磨的晶片的背面并对该晶片的表面进行镜面研磨的表面研磨工序。也可以在对该进行了背面部分研磨的晶片进行了镜面倒角加工后，对晶片表面进行镜面研磨。
如所述方式1及2所示，在将原料晶片的背面的倒角部边界的面内侧的一部分镜面化后，通过研磨晶片表面可以防止晶片外周部的塌边，从而可以制造直至晶片外周部都具有高平面度的晶片。
特别是，如果对晶片表面进行镜面研磨的表面研磨工序中的研磨方式为蜡固定方式，则十分理想。
作为该原料晶片，优选使用进行碱性蚀刻的晶片。特别是，当使用进行了碱性蚀刻的晶片时，就可以获得起伏少的高平面度的晶片。
本发明的半导体晶片的制造方法的方式3的特征是，由将单晶棒切割为薄板状的晶片的切片工序、对所得的晶片进行倒角加工的第1倒角工序、对进行了倒角加工的晶片实施磨光处理的磨光工序、对进行了磨光处理的晶片实施再次的倒角加工的第2倒角工序、对实施了再次的倒角加工的晶片进行碱性蚀刻处理的蚀刻工序、对进行了蚀刻处理的晶片按照镜面研磨至晶片背面的倒角部边界的面内侧的一部分的方式进行背面部分研磨及镜面倒角的背面部分研磨镜面倒角工序、支撑进行了背面部分研磨及镜面倒角的晶片的背面并对该晶片的表面进行镜面研磨的表面研磨工序构成。利用此种工序就可以制造高平面度的晶片。
本发明的半导体晶片的制造方法的方式4的特征是，具有将单晶棒切割为薄板状的晶片的切片工序、对所得的晶片进行倒角加工的第1倒角工序、对进行了倒角加工的晶片实施磨光处理的磨光工序、对进行了磨光处理的晶片实施再次的倒角加工的第2倒角工序、对实施了再次的倒角加工的晶片进行碱性蚀刻处理的蚀刻工序、对进行了蚀刻处理的晶片的背面的倒角部边界的面内侧的一部分进行镜面研磨的背面部分研磨工序、支撑进行了背面部分研磨的晶片的背面并对该晶片的表面进行镜面研磨的表面研磨工序。也可以在对该进行了背面部分研磨的晶片进行镜面倒角加工后，对晶片表面进行镜面研磨。
如本发明的半导体晶片的制造方法的方式1～4所示，通过改变接合面的倒角边界部的形状并研磨，外周环状的塌边减少，SFQRmax得以改善。
特别是，对研磨中使用的晶片背面的倒角部边界的面内侧的一部分进行镜面研磨的范围优选对从晶片背面的倒角部和主面的交界朝向晶片中心在1000μm以下、特别优选500μm～700μm左右的范围进行镜面研磨。这样，晶片表面的平面度就会更加良好。
所述表面研磨工序中，最好按照用蜡接合支撑所述晶片的背面，并对该晶片的表面进行镜面研磨的方式构成。
换言之，该表面研磨工序虽然意味着利用蜡固定方式的晶片的研磨方法，但是如果更具体地表现，则是通过借助蜡贴合晶片的背面，在供给研磨料浆的同时，使该晶片的表面与砂布滑动接触，从而对该晶片的表面进行研磨的方法。
本发明的晶片是晶片表面为被镜面研磨的面并且晶片背面为被碱性蚀刻的面的晶片，其特征是，将晶片背面的倒角部边界的面内侧的一部分作为镜面研磨的面，该镜面研磨的面为从晶片倒角部和主面的交界朝向晶片中心500μm～700μm的范围。
特别是，本发明的晶片中，可以按照晶片背面的光泽度为40±5％，SFQRmax为0.11μm以下的方式构成。
利用本发明的半导体晶片的制造方法可以容易地制造此种级别的晶片。另外，本发明的晶片是直至晶片外周部都为高平面度的晶片，可以实现器件工序中的成品率等的提高。另外，本发明的晶片由于晶片背面与一直以来存在的面状态接近，因此也有很大的通用性。
附图说明
图1是表示本发明的半导体晶片的制造方法的工序顺序的一个例子的流程图。
图2是表示本发明的半导体晶片的制造方法的工序顺序的其他例子的流程图。
图3是表示实施例1及2以及比较例1的原料晶片形状及研磨后的晶片形状的曲线图及等高线图。
图4是表示镜面倒角装置的一个例子的侧面概略说明图。
图5是表示研磨装置的一个例子的侧面概略说明图。
图6是表示利用本发明方法进行了研磨的晶片的说明图，(a)表示晶片表面，(b)表示晶片背面。
图7是表示以往的半导体晶片的制造方法的工序的一个例子的流程图。
具体实施方式
下面将参照附图对本发明的实施方式进行说明，但是由于图中示例为示例性的，不用说只要不脱离本发明的技术思想，即可以进行各种变形。
为了使半导体晶片的整体的平面度(晶片面内的平面度)良好，进行各种的蚀刻处理，例如，可以实施碱性蚀刻和酸蚀刻的组合或碱性蚀刻等的改良。如果像这样从改善平面度及成本方面来说，虽然进行碱性蚀刻是有利的，但是使用碱性蚀刻液的蚀刻中，研磨后在晶片外周部可以观察到环状的塌边，产生了平面度的恶化。
作为研磨后晶片外周部塌边的原因，认为是由于砂布下沉，过度研磨晶片外周部的研磨的问题，或者例如在蜡固定方式中，在用蜡接合时，在外周部分突起的状态下接合，突起的部分被过度研磨的接合时的问题，另外还有研磨前的形状，例如先前所示的碱性蚀刻后的粗糙度或外周部形状的不同等原材料的问题等。
在对此种产生塌边的原因进行了深入调查后，认为是因为加在研磨中的晶片外周的负载高于面内的缘故。特别是，原料晶片的外周部形状是问题所在，为了减少塌边，已知利用镜面倒角使碱性蚀刻后的晶片的有棱角的倒角边界部的形状变圆是有效的。这样就可以将研磨中的晶片外周和面内的负载控制得更为均匀。特别是，蜡固定方式中，效果较好，进入面内部分的蜡厚度增大，在该处弹性提高。另外发现，对研磨中的外周部的应力分散，外周塌边进一步减少，从而完成了本发明。
本发明的半导体晶片的制造方法的要点为：研磨原料晶片的背面的倒角部边界的面内侧的一部分，通过对该进行了背面部分研磨的晶片的表面进行镜面研磨，特别是以蜡固定方式进行镜面研磨，来制造高平面度的晶片。
所述的对原料晶片的背面的倒角部边界的面内侧的一部分进行镜面研磨，既可以在进行镜面倒角时镜面研磨至原料晶片的背面的倒角部边界的面内侧的一部分，另外也可以用与镜面倒角工序不同的工序进行背面的一部分的镜面研磨。而且，在用与镜面倒角工序不同的工序进行背面的一部分的镜面研磨的情况下，当然也可以另外进行镜面倒角。
图1是表示本发明的半导体晶片的制造方法的工序顺序的一个例子的流程图。图2是表示本发明的半导体晶片的制造方法的工序顺序的其他的例子的流程图。
图1中，直到将硅等的单晶棒切割为薄板状的晶片的切片工序(步骤100)、对所得的晶片的周缘部进行倒角加工的第1倒角工序(步骤102)及对进行了倒角加工的晶片实施磨光处理的磨光工序(步骤104)为止，与所述的以往的半导体晶片的制造方法(图7)相同。
图7的以往方法中，进行了磨光的晶片被直接进行蚀刻，但是本发明方法中，对进行了磨光的晶片再次进行倒角加工(第2倒角工序、步骤105)。对该实施了再次的倒角加工的晶片实施碱性蚀刻处理(蚀刻工序、步骤106)。对该进行了蚀刻处理的晶片实施背面部分研磨镜面倒角加工(背面部分研磨镜面倒角工序、步骤107ab)。该背面部分研磨镜面倒角工序除了仅对倒角部进行镜面研磨的镜面倒角加工以外，还包括对直至晶片背面的倒角部边界的面内侧的一部分进行镜面研磨的背面部分研磨加工。
对该进行了背面部分研磨镜面倒角的晶片，根据需要，对晶片背面实施轻抛光(背面轻抛光工序、步骤107c)。将该进行了镜面倒角及背面部分研磨或背面的轻抛光的晶片的背面例如用蜡接合，并对晶片的表面进行镜面研磨(表面研磨工序、步骤108)。
而且，图1所示的流程图中，背面部分研磨镜面倒角工序(步骤107ab)虽然包括通常的仅对倒角部进行镜面研磨的镜面倒角加工和对直至晶片背面的倒角部边界的面内侧的一部分进行镜面研磨的背面部分研磨加工，但是如图2所示，可以将镜面倒角加工和背面部分研磨加工分离，分别作为背面部分研磨工序(步骤107a)及镜面倒角工序(步骤107b)实施。另外，该情况下，根据需要，也可以省略镜面倒角工序(步骤107b)。
下面将对图1的本发明的半导体晶片的制造方法的流程图中所示的各工序进行进一步详细说明。
(切片工序、步骤100)
利用柴可拉斯基法(Czochralski Method)或浮动区域法等长成的硅等的硅锭，首先，在切片工序中，要利用内圈刀切割机或线锯切割为薄板状的晶片。
(第1倒角工序、步骤102)
然后，当在对从单晶棒中切出的晶片立即进行磨光时，由于在晶片的周缘有角，因此在进行磨光时，晶片容易裂开，其结果是因产生的碎片、缺口而在磨光时对晶片造成损伤。通过预先进行预备的倒角加工，来防止晶片的缺口，防止在晶片上产生损伤，另外，防止在磨光结束时的晶片的主面的平面度的劣化。
该阶段中进行的倒角加工与原来的倒角加工相比，以较为宽松的质量管理进行倒角加工即可，可以使用精度、功能较差的廉价的倒角加工机来进行。例如，通过在使保持在研磨台(真空夹头)上的晶片低速旋转的同时以规定的负载推压在高速旋转的磨石上，追随磨石的槽的形状对晶片进行研削、倒角。当然，可以使用晶片的倒角加工时通常使用的精度、功能优良的倒角加工装置来进行。此时，磨光前所进行的预备的倒角加工的倒角宽度，考虑到因磨光而使晶片的厚度减少，与之相伴，倒角宽度也减少，因此事先决定磨光结束时的倒角宽度。
(磨光工序、步骤104)
使用富士见公司制造的FO研磨粒#1200以上作为游离研磨粒来对硅晶片的主面进行磨光处理。特别优选#1500以上。对本实施方式的磨光工序中进行的磨光方法的具体的方法进行说明。磨光方法使用如下的磨光装置，在行星齿轮架上保持晶片，使该齿轮架进行行星运动，在上下磨光平台之间同时对两面进行加工。使用FO颗粒作为游离研磨粒。FO研磨粒是粉碎氧化铝类微粉研磨材料，是混合了褐色氧化铝质研磨粒和锆质研磨粒的人造金刚砂研磨材料。例如，#1200的研磨粒是平均尺寸约为7～8μm左右的研磨粒。使用较其更细的研磨粒更为理想。通过使用该程度的粒度的研磨粒，在碱性蚀刻前进行处理，可以防止产生深的凹坑等。利用此种方法在两面磨光至20μm～100μm。当像这样进行磨光时，晶片的表面状态的质量稳定，成为适于下一工序的面。
(第2倒角工序、步骤105)
本发明的半导体晶片的制造方法中，在进行了磨光后，进一步进行倒角加工。第2倒角工序中，虽然与第1倒角工序相同，通过在使保持在研磨台(真空夹头)上的晶片低速旋转的同时，以规定的负载向高速旋转的磨石推压，追随磨石的槽的形状对晶片进行研削、倒角，但是使用比第1倒角工序在精度上、功能上更为优良的倒角加工装置来进行。这样，就可以不会损害倒角加工结束时的倒角加工面的平滑度及尺寸的精度，而制造半导体晶片。另外还有如下优点，即由于完成磨光后的晶片厚度变得均匀，因此在继续进行第2倒角加工时，就容易确保倒角加工面的尺寸的精度。在磨光后进行的第2倒角加工的倒角宽度一般为400μm～500μm。
所述的工序例中说明了优选的工序的例子，并无特别限制，还可以考虑附加平面研削工序、将磨光工序和平面研削工序互换等各种工序。通过实施此种工序，就预先加工出一定程度的高平面度的晶片。
(蚀刻工序、步骤106)
然后，蚀刻工序利用碱性蚀刻来进行是理想的。使用碱性成分的浓度在50重量％以上的碱性水溶液作为碱性蚀刻液来进行蚀刻处理。本实施方式的蚀刻液中使用的碱性成分只要可以对硅进行蚀刻，就没有特别的限定，但是从蚀刻能力的方面考虑，优选氢氧化钠、氢氧化钾等碱金属的氢氧化物，特别优选氢氧化钠。另外，既可以将这些碱性成分单独使用，也可以混合使用多种碱性成分。例如，既可以混合使用氢氧化钠和氢氧化钾，也可以单独使用氢氧化钠。
另外，利用本发明的蚀刻方法蚀刻除去的硅晶片的除去厚度(蚀刻量)只要是可以除去在磨光工序以前的工序中受到的加工变形的最小限度的厚度即可，没有特别的限定，但是如果考虑到需要除去的加工变形的侵入深度的偏差，则在两面上为15μm～40μm的范围内。该硅晶片的除去厚度主要通过调整将硅晶片浸渍在蚀刻液中的时间来控制。另外，反过来说，硅晶片的浸渍时间由所述蚀刻量和蚀刻液的浓度的关系来设定，优选设定为蚀刻量达到15μm～40μm的范围内的时间，通常设定为5分钟～60分钟左右。而且，在将硅晶片浸渍在蚀刻液中时，对晶片进行摇动等以便进行均匀的蚀刻，或对蚀刻液外加超声波等以往所进行的方法，在本发明中可以任意组合使用。该碱性蚀刻中，晶片的光泽度大约达到15％～30％。而且，光泽度参考JIS Z8741(镜面光泽度测定方法)，使用以该规格指定的镜面光泽度计(光泽计-SD)，利用依照同法的方法进行测定。为了方便，假定在没有任何物体放置在对象物位置上的状态的辉度为0％，将镜面化了的晶片的光泽度设为100％，是在该条件下评价的值。
(背面部分研磨镜面倒角工序、步骤107ab)
然后，背面部分研磨镜面倒角工序例如使用如图4所示的镜面倒角装置实施。图4是表示镜面倒角装置的一个例子的侧面概略说明图。图4中，10为镜面倒角装置，具有保持旋转晶片W的晶片旋转装置12和抛光轮14被贴成圆筒状的旋转鼓轮16。圆筒状抛光轮14形成以旋转鼓轮16的旋转轴18为中心并以每分钟800次～3000次左右的高速旋转的构造，圆筒状抛光轮(抛光垫)14被贴合为与其外周面密接而覆盖整个面。晶片W被晶片旋转装置12夹持，在相对于旋转鼓轮16约以45度～55度的角度倾斜的状态下，以旋转轴20为中心旋转，同时上下移动。在晶片W和圆筒状抛光轮(抛光垫)14的接触点上配置喷嘴22，定量地供给加工液24。在加工时，在使旋转鼓轮16和晶片W两者旋转的同时，使晶片W以55度左右倾斜而与旋转鼓轮16接触。晶片W的边缘部的前端在陷入圆筒状抛光轮(抛光垫)14之中的状态下被镜面研磨加工。
此时，晶片背面的镜面倒角的进入量(面宽度)，即对背面的倒角部边界的面内侧的一部分进行镜面研磨的范围为从晶片倒角部和主面的边界朝向晶片中心在1000μm以下、优选500μm～700μm，进行镜面倒角。
本发明中，通过将晶片背面的外周部的一部分镜面化，可以获得良好效果，该范围最好根据研磨晶片表面的研磨装置或研磨条件来适当设定，但是特别是在从晶片倒角部和主面的边界朝向晶片中心直至1000μm左右的范围、优选直至1000μm以下500μm以上的范围中进行。如果在该范围中，则即使用利用蜡固定方式的研磨装置也可以获得足够的平面度，另外使用以往的镜面倒角装置，仅通过设置所使用的抛光轮或镜面倒角条件，就可以容易地对晶片背面的外周部的一部分进行镜面研磨。而且，虽然在500μm以下在平面度的改善中也有效果，但是为了获得今后所要求的等级的平面度的晶片，最好在500μm以上，特别优选500μm～700μm的范围进行镜面化。通过这样设置，则可以获得直至晶片外周部都为高平面度，并且晶片背面与以往所使用的蚀刻面同等的晶片，在装置工序的处理上，也更为容易。
镜面倒角的进入量可以利用晶片相对于旋转鼓轮的角度的调整或抛光轮的性质来控制，特别是像第1倒角工序、磨光工序、第2倒角工序那样，在磨光工序的前后实施倒角的工序的晶片，当进行镜面倒角时，就可以正确地控制镜面倒角的进入量，从而可以将面宽度的偏差控制得较少。
而且，图1的流程图中，在背面部分研磨镜面倒角工序(步骤107ab)中，虽然表示了同时进行通常的镜面倒角加工和镜面研磨至晶片背面的倒角部边界的面内侧的一部分的背面部分研磨加工的例子，但是，如前所述，也可以如图2的流程图所示，将进行背面部分研磨加工的背面部分研磨工序(步骤107a)和镜面倒角工序(步骤107b)分别实施。
(晶片背面的轻抛光工序、步骤107c)
进而，也可以极为微量地研磨晶片背面(主面)。虽然没有必要一定加入此种工序，但是为了调整背面的光泽度或提高平面度，也可以加入。使用一般所用的研磨装置，将背面的研磨量设为极微量(1μm以下)来进行研磨。
通过像这样加入晶片背面的轻抛光工序，就可以使晶片背面的光泽度一致，从而可以获得光泽度为40±5％左右的背面。
(表面研磨工序、步骤108)
最后，在表面研磨工序中，进行晶片的表面的镜面研磨。将本实施方式中使用蜡固定方式的研磨方式作为例子，对晶片的主面(表面)侧进行镜面研磨。该研磨时，例如可以使用如图5所示的研磨装置。图5是研磨装置的侧面概略说明图。
图5中，30为研磨装置，具有研磨台31、研磨剂供给机构32、研磨头33、研磨头旋转机构(未图示)及研磨台旋转机构(未图示)。在利用蜡进行的将晶片W的背面贴合在研磨块35上的操作结束后，将研磨块35放置在研磨头33的下方，使晶片W的表面与贴在研磨台31上的砂布34接触。然后，将研磨头33下移，借助研磨块35，将晶片W的表面推压在砂布34上。驱动研磨头旋转机构及研磨台旋转机构，另一方面，从研磨剂供给机构32的喷嘴供给研磨料浆36，通过使晶片W的表面和砂布34滑动接触，对晶片W的表面进行研磨。在研磨结束后，上移研磨头33，取出研磨块35，剥离晶片W。研磨块35是陶瓷制的块体，通常使用在其面(晶片贴合面)上遍布全面地形成有格子状的槽的块体。
通过实施所述的工序，就如图6示意性地所示，可以制造如下的晶片，即，晶片表面W1被镜面研磨为高平面度，并且晶片背面W2的部分镜面部W2m被镜面研磨，其中心部为所述碱性蚀刻的面部W2e。
部分镜面部W2m从晶片倒角部和主面的边界朝向晶片中心，在1000μm以下、特别是在500m～700m的范围都成为镜面的晶片比较理想。而且，该部分镜面部W2m的范围在将晶片背面的外周部的一部分镜面化之前的阶段中，晶片主面和倒角部的边界部分是明确的，该范围可以正确地控制，但是进行了镜面倒角的晶片由于主面和倒角部的边界部都成为镜面，因此边界部难以正确识别。
本发明中，由于倒角部的宽度没有特别影响，因此虽然规定为离开主面和倒角部的边界部的距离，但是在规定本发明中所得的晶片时，也可以用包括倒角部分的范围来规定，例如，如果是从本发明的晶片倒角部和主面的边界起朝向晶片中心在600μm的范围被部分研磨的晶片，在其他的表现上，例如，倒角宽度的规格为400μm，则成为从晶片最外周(也称为外周端等)起朝向晶片中心在1000μm(倒角宽度400μm+从边界部起向晶片面内600μm)的范围被研磨的晶片。
由于通常倒角宽度的规格为400μm～500μm左右，因此也可以考虑该规格来规定晶片。由此种制造工序获得的晶片，可以容易地获得SFQRmax为0.09μm～0.11μm的等级。
另外，虽然近年来开发有对表背两面都进行研磨而制造高平面度晶片的工序，但是现在，在背面形状为镜面时，与器件制造工序的装置的相容性会产生问题，从而有时无法接受，因此晶片背面经常需要为蚀刻面。
例如，器件工序中使用的干式蚀刻装置等中，从温度控制的方面考虑，晶片背面的粗糙度等会成为问题，而现状下，装置多数被背面被蚀刻的状态的晶片校正。以往背面为蚀刻面的状态下，无法获得足够的平面度，特别是无法获得晶片外周部的形状。
本发明的晶片中，有如下的优点，通过对晶片背面的倒角部边界的面内侧的一部分进行镜面研磨，仅使晶片背面的外周部(特别是仅1000μm左右的范围)为镜面状，就可以没有背面粗糙度的影响，以如上所述的器件工序在与一直以来使用的晶片相同的条件下进行处理，并且为平面度良好的晶片，器件制造商一方的成品率也提高。
实施例
下面将举出实施例对本发明进行进一步具体地说明，但是这些实施例不过是举例而已，不用说并不应解释为限定于这些实施例。
(实施例1、2以及比较例1)
利用柴可拉斯基法获得直径约200mm(8英寸)、电阻率约为10Ω·cm的p型硅单晶锭。利用与图1的流程图相同的工序对所得的硅锭进行处理，制造出单面被镜面研磨了的半导体晶片。
首先，用线锯切割所述硅锭，对所得的切片晶片的外周部进行粗倒角(第1倒角)加工。然后，使用FO研磨粒#1500作为游离研磨粒，对硅晶片的主面进行磨光处理。在两面除去70μm左右。然后，对晶片外周部进行倒角(第2倒角)加工，形成了符合规格的倒角形状。
然后，蚀刻工序是利用使用了55wt％的氢氧化钠的蚀刻液进行的。将液温设为80℃，将硅晶片浸渍在蚀刻液中，按照在两面以大约20μm的蚀刻量除去的方式进行了蚀刻处理。这样就可以制造光泽度15～25％左右的蚀刻晶片(CW)。然后对晶片背面进行了研磨，使得光泽度达到40±5％。
本发明中，特别是如图1的流程图所示，为了使晶片主面的外周部镜面化，在该阶段中加入镜面倒角工序。特别是，该镜面倒角不仅使倒角部镜面化，而且按照达到晶片主面的方式进行实施。而且，如图2的流程图所示，倒角部的镜面化也可以在另外的工序中实施，在该阶段中仅使晶片主面(背面)的外周部镜面化。在碱性蚀刻后，在晶片表面研磨前，先改变此种晶片背面外周部的形状。但是，如图1的流程图所示，如果与倒角部的镜面化同时实施，则工序也简略化，因而较为理想。
镜面倒角加工中，用如图4所示的镜面倒角装置，晶片的角度为55，采用在聚酯毛毡中浸渍了聚氨基甲酸乙酯的无纺布作为抛光轮，使用含有硅胶的碱性溶液作为料浆，进行了研磨。另外，调整接触压力等，或者将硬度不同的无纺布做成2层等，在倒角部以外，镜面化至晶片主面的外周部的任意位置。
利用此种工序准备了多片原料晶片。将从倒角部起朝向晶片中心研磨至200μm～300μm的材料作为原料晶片1(实施例1)，将研磨至600μm～700μm的材料作为原料晶片2(实施例2)。另外，将未对主面的外周部进行镜面化而仅对倒角部进行了镜面倒角的材料作为原料晶片3(比较例1)。
利用蜡固定方式将如上所述的原料晶片的背面接合，使用研磨晶片的单面(表面)的如图5所示的研磨装置进行了研磨。具体来说，使用了在直径630mm、厚度20mm的氧化铝烧结体上将槽宽设为100μm、槽深设为15μm、槽间距设为3mm而形成了格子状的槽的研磨块。蜡使用日化精工(株)制的skyliquid，将7片8英寸晶片(直径20mm)贴合在研磨块上。用研磨机向贴合了晶片的研磨块施加压力，在流入研磨料浆的同时，用砂布进行研磨，研磨了10μm左右。此时，研磨料浆使用含有硅胶的碱性溶液(pH＝10.5)，砂布使用聚氨基甲酸乙酯的无纺布。研磨结束后，将晶片剥离，清洗晶片。
利用以上的工序，得到了表面被镜面研磨，并且背面主面的外周部被部分研磨至200μm～300μm的晶片(本实施例中所得的晶片的倒角部为400μm，作为其他的表现形式，则是晶片背面的外周部被从晶片外周端镜面研磨到600μm～700μm的晶片)(实施例1)。同样，得到了晶片背面的主面外周部被部分研磨至600μm～700μm的晶片(晶片背面的外周部被从晶片外周端镜面研磨至1000μm～1100μm的晶片，实施例2)及表面及倒角部被镜面研磨的晶片(比较例1)。
对实施例1、实施例2及比较例1的晶片，使用平面度测定器(ADE公司制U/S9800)，研究了晶片形状。SFQR是以单元尺寸25mm×25mm、除外区域周边2mm(E.E.2mm)进行了评价。求得了研磨前的原料晶片的倒角部边界部分的形状及晶片整体的2维的等高线图以及研磨后的晶片整体的2维的等高线图及SFQRmax。将结果表示在图3中。
其结果是，当使用原料晶片3(比较例1)的晶片时，研磨后，在晶片外周部可以看到环状的塌边。该晶片中，从外周10mm左右起塌边。由于其影响，SFQRmax也为0.20μm左右。先将研磨中使用的原料晶片背面的倒角部边界的面内侧的一部分镜面研磨而研磨的实施例1及实施例2中，改善了SFQRmax的值，从而制造出了即使观察研磨后的等高线图、晶片周边部的等高线的密度也较小的高平面度的晶片。特别是，实施例2中，制造出了SFQRmax达到0.09μm的极高平面度的晶片。
未对倒角部边界的面内侧的一部分进行镜面研磨的比较例1中，观察图3的原料晶片的外周形状即可发现，与倒角部分的边界部分具有棱角，由此原因造成在研磨后产生塌边。通过如实施例1或实施例2那样，对晶片背面的该部分进行研磨，形成略微圆形的形状，则可以制造高平面度的晶片。
而且，背面的部分研磨的宽度和比较例1中看到的外周产生塌边的区域的宽度虽然有很大不同，但是即使如本发明那样的很小范围的部分研磨(例如1000μm左右)，由于研磨中的应力等的关系，也可以作用至晶片外周10mm左右的范围。
所述的各实施例的条件下，倒角部边界的面内侧的进入量为600μm～700μm，则平面度最好。此种条件下，SFQRmax稳定，在0.11μm以下。
以上虽然对本发明的实施方式及实施例进行了说明，但是本发明并不受这些实施方式及实施例限定，在不脱离其主旨的范围内，可以进行各种变形。
产业上的利用可能性
如上所述，根据本发明的半导体晶片的制造方法，在对进行了碱性蚀刻的晶片进行研磨时，可以制造晶片外周部没有环状的塌边的晶片，特别是当利用蜡固定方式进行研磨时，十分有效。另外，本发明的晶片在晶片外周部没有环状的塌边，具有高平面度。

Claims (3)

1.一种半导体晶片的制造方法，其特征是，由将单晶棒切割为薄板状的晶片的切片工序、对所得的晶片进行倒角加工的第1倒角工序、对进行了倒角加工的晶片实施磨光处理的磨光工序、对进行了磨光处理的晶片实施再次的倒角加工的第2倒角工序、对实施了再次的倒角加工的晶片进行碱性蚀刻处理的蚀刻工序、对进行了蚀刻处理的晶片按照镜面研磨至晶片背面的倒角部边界的面内侧的一部分的方式进行背面部分研磨及镜面倒角的背面部分研磨镜面倒角工序、以及用蜡接合支撑进行了背面部分研磨及镜面倒角的晶片的背面并对该晶片的表面进行镜面研磨的表面研磨工序构成，
对所述晶片的背面的倒角部边界的面内侧的一部分进行镜面研磨的范围为，从晶片倒角部和主面的边界起朝向晶片中心在1000μm以下。
2.一种半导体晶片的制造方法，其特征是，具有将单晶棒切割为薄板状的晶片的切片工序、对所得的晶片进行倒角加工的第1倒角工序、对进行了倒角加工的晶片实施磨光处理的磨光工序、对进行了磨光处理的晶片实施再次的倒角加工的第2倒角工序、对实施了再次的倒角加工的晶片进行碱性蚀刻处理的蚀刻工序、对进行了蚀刻处理的晶片的背面的倒角部边界的面内侧的一部分进行镜面研磨的背面部分研磨工序、以及用蜡接合支撑进行了背面部分研磨的晶片的背面并对该晶片的表面进行镜面研磨的表面研磨工序，
对所述晶片的背面的倒角部边界的面内侧的一部分进行镜面研磨的范围为，从晶片倒角部和主面的边界起朝向晶片中心在1000μm以下。
3.根据权利要求2所述的半导体晶片的制造方法，其特征是，还具有对进行了所述背面部分研磨的晶片进行镜面倒角加工的镜面倒角工序，并对进行了镜面倒角的晶片的表面进行镜面研磨。
CNB03809715XA 2002-04-30 2003-04-24 半导体晶片的制造方法及晶片 Expired - Lifetime CN100365774C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP128550/2002 2002-04-30
JP2002128550A JP4093793B2 (ja) 2002-04-30 2002-04-30 半導体ウエーハの製造方法及びウエーハ

Publications (2)

Publication Number Publication Date
CN1650404A CN1650404A (zh) 2005-08-03
CN100365774C true CN100365774C (zh) 2008-01-30

Family

ID=29397270

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB03809715XA Expired - Lifetime CN100365774C (zh) 2002-04-30 2003-04-24 半导体晶片的制造方法及晶片

Country Status (8)

Country Link
US (1) US7250368B2 (zh)
EP (1) EP1501119B1 (zh)
JP (1) JP4093793B2 (zh)
KR (1) KR100909140B1 (zh)
CN (1) CN100365774C (zh)
DE (1) DE60325039D1 (zh)
TW (1) TWI264772B (zh)
WO (1) WO2003094215A1 (zh)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4273943B2 (ja) * 2003-12-01 2009-06-03 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP4856861B2 (ja) * 2004-07-20 2012-01-18 シャープ株式会社 半導体装置の製造方法
DE102006020823B4 (de) * 2006-05-04 2008-04-03 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
US20080206992A1 (en) * 2006-12-29 2008-08-28 Siltron Inc. Method for manufacturing high flatness silicon wafer
EP2107598B1 (en) * 2007-01-31 2016-09-07 Shin-Etsu Handotai Co., Ltd. Chamfering apparatus for silicon wafer and method for producing silicon wafer
KR101164310B1 (ko) * 2007-04-27 2012-07-09 시바우라 메카트로닉스 가부시키가이샤 반도체 웨이퍼 처리 장치 및 기준각도 위치 검출 방법
JP2009302338A (ja) * 2008-06-13 2009-12-24 Sumco Corp ウェーハの研磨方法および該方法により製造されるウェーハ
JP5600867B2 (ja) * 2008-06-16 2014-10-08 株式会社Ｓｕｍｃｏ 半導体ウェーハの製造方法
JP2009302409A (ja) * 2008-06-16 2009-12-24 Sumco Corp 半導体ウェーハの製造方法
JP2009302410A (ja) * 2008-06-16 2009-12-24 Sumco Corp 半導体ウェーハの製造方法
JP2009302478A (ja) * 2008-06-17 2009-12-24 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造方法
FR2935536B1 (fr) * 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
EP2200077B1 (en) * 2008-12-22 2012-12-05 Soitec Method for bonding two substrates
DE102009030295B4 (de) * 2009-06-24 2014-05-08 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
JP5423384B2 (ja) * 2009-12-24 2014-02-19 株式会社Ｓｕｍｃｏ 半導体ウェーハおよびその製造方法
US8952496B2 (en) 2009-12-24 2015-02-10 Sumco Corporation Semiconductor wafer and method of producing same
WO2011083667A1 (ja) * 2010-01-05 2011-07-14 住友電気工業株式会社 化合物半導体ウェハの加工方法及び加工装置
DE102010005904B4 (de) 2010-01-27 2012-11-22 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
US8696405B2 (en) 2010-03-12 2014-04-15 Wayne O. Duescher Pivot-balanced floating platen lapping machine
US8647170B2 (en) 2011-10-06 2014-02-11 Wayne O. Duescher Laser alignment apparatus for rotary spindles
US8500515B2 (en) 2010-03-12 2013-08-06 Wayne O. Duescher Fixed-spindle and floating-platen abrasive system using spherical mounts
US8641476B2 (en) 2011-10-06 2014-02-04 Wayne O. Duescher Coplanar alignment apparatus for rotary spindles
US8602842B2 (en) * 2010-03-12 2013-12-10 Wayne O. Duescher Three-point fixed-spindle floating-platen abrasive system
US8740668B2 (en) * 2010-03-12 2014-06-03 Wayne O. Duescher Three-point spindle-supported floating abrasive platen
US8647172B2 (en) 2010-03-12 2014-02-11 Wayne O. Duescher Wafer pads for fixed-spindle floating-platen lapping
US8758088B2 (en) 2011-10-06 2014-06-24 Wayne O. Duescher Floating abrading platen configuration
US8647171B2 (en) * 2010-03-12 2014-02-11 Wayne O. Duescher Fixed-spindle floating-platen workpiece loader apparatus
FR2961630B1 (fr) 2010-06-22 2013-03-29 Soitec Silicon On Insulator Technologies Appareil de fabrication de dispositifs semi-conducteurs
US8338266B2 (en) 2010-08-11 2012-12-25 Soitec Method for molecular adhesion bonding at low pressure
FR2964193A1 (fr) 2010-08-24 2012-03-02 Soitec Silicon On Insulator Procede de mesure d'une energie d'adhesion, et substrats associes
US8337280B2 (en) 2010-09-14 2012-12-25 Duescher Wayne O High speed platen abrading wire-driven rotary workholder
US8430717B2 (en) 2010-10-12 2013-04-30 Wayne O. Duescher Dynamic action abrasive lapping workholder
JP2012178458A (ja) 2011-02-25 2012-09-13 Fujitsu Ltd 半導体装置の製造方法及び半導体基板の洗浄方法
JP6027346B2 (ja) * 2012-06-12 2016-11-16 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造方法
US8845394B2 (en) 2012-10-29 2014-09-30 Wayne O. Duescher Bellows driven air floatation abrading workholder
US8998677B2 (en) 2012-10-29 2015-04-07 Wayne O. Duescher Bellows driven floatation-type abrading workholder
US8998678B2 (en) 2012-10-29 2015-04-07 Wayne O. Duescher Spider arm driven flexible chamber abrading workholder
US9604339B2 (en) 2012-10-29 2017-03-28 Wayne O. Duescher Vacuum-grooved membrane wafer polishing workholder
US9233452B2 (en) 2012-10-29 2016-01-12 Wayne O. Duescher Vacuum-grooved membrane abrasive polishing wafer workholder
US9011207B2 (en) 2012-10-29 2015-04-21 Wayne O. Duescher Flexible diaphragm combination floating and rigid abrading workholder
US9039488B2 (en) 2012-10-29 2015-05-26 Wayne O. Duescher Pin driven flexible chamber abrading workholder
US9199354B2 (en) 2012-10-29 2015-12-01 Wayne O. Duescher Flexible diaphragm post-type floating and rigid abrading workholder
TWI599446B (zh) * 2013-03-25 2017-09-21 Sapphire polishing pad dresser production methods
CN104142259A (zh) * 2013-05-10 2014-11-12 河南协鑫光伏科技有限公司 一种太阳能单晶硅测试样片的制作方法
JP2015038919A (ja) * 2013-08-19 2015-02-26 株式会社ディスコ ウェーハの製造方法
JP6244962B2 (ja) * 2014-02-17 2017-12-13 株式会社Sumco 半導体ウェーハの製造方法
JP6040947B2 (ja) * 2014-02-20 2016-12-07 信越半導体株式会社 ワークの両頭研削方法
CN103847032B (zh) * 2014-03-20 2016-01-06 德清晶辉光电科技有限公司 一种大直径超薄石英晶片的生产工艺
CN103921205B (zh) * 2014-04-04 2016-08-24 德清晶辉光电科技有限公司 一种6英寸铌酸锂晶片或钽酸锂晶片的生产工艺
JP6045542B2 (ja) * 2014-09-11 2016-12-14 信越半導体株式会社 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法
DE102015220924B4 (de) * 2015-10-27 2018-09-27 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe
US10926378B2 (en) 2017-07-08 2021-02-23 Wayne O. Duescher Abrasive coated disk islands using magnetic font sheet
EP3567138B1 (en) * 2018-05-11 2020-03-25 SiCrystal GmbH Chamfered silicon carbide substrate and method of chamfering
EP3567139B1 (en) 2018-05-11 2021-04-07 SiCrystal GmbH Chamfered silicon carbide substrate and method of chamfering
US11691241B1 (en) * 2019-08-05 2023-07-04 Keltech Engineering, Inc. Abrasive lapping head with floating and rigid workpiece carrier
TWI802406B (zh) * 2021-07-29 2023-05-11 環球晶圓股份有限公司 碳化矽晶圓的加工方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1055990A (ja) * 1996-08-09 1998-02-24 Mitsubishi Materials Shilicon Corp 半導体ウェ−ハおよびその製造方法
JPH11188590A (ja) * 1997-12-22 1999-07-13 Speedfam Co Ltd エッジポリッシング装置
JPH11207583A (ja) * 1998-01-20 1999-08-03 Oki Electric Ind Co Ltd 半導体基板の製造方法及びその製造装置
JP2000150431A (ja) * 1998-11-06 2000-05-30 Shin Etsu Handotai Co Ltd 半導体ウエーハおよびその製造方法
JP2000243731A (ja) * 1999-02-18 2000-09-08 Mitsubishi Materials Silicon Corp 高平坦度ウェーハの製造方法
JP2001102331A (ja) * 1999-09-30 2001-04-13 Mitsubishi Materials Silicon Corp 高平坦度裏面梨地ウェーハおよびその製造方法ならびに該製造方法に用いられる表面研削裏面ラップ装置
WO2001062436A1 (fr) * 2000-02-23 2001-08-30 Shin-Etsu Handotai Co., Ltd. Procede et appareil permettant de polir une partie circulaire exterieure a chanfrein d'une tranche
JP2001345435A (ja) * 2000-03-29 2001-12-14 Shin Etsu Handotai Co Ltd シリコンウェーハ及び貼り合わせウェーハの製造方法、並びにその貼り合わせウェーハ
WO2002001616A1 (fr) * 2000-06-29 2002-01-03 Shin-Etsu Handotai Co., Ltd. Procede de traitement d'une plaquette de semi-conducteur et plaquette de semi-conducteur
US20020037650A1 (en) * 1998-11-26 2002-03-28 Shin-Etsu Handotai Co., Ltd. Semiconductor wafer and method for fabrication thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821166A (en) * 1996-12-12 1998-10-13 Komatsu Electronic Metals Co., Ltd. Method of manufacturing semiconductor wafers
US6376378B1 (en) * 1999-10-08 2002-04-23 Chartered Semiconductor Manufacturing, Ltd. Polishing apparatus and method for forming an integrated circuit
DE19956250C1 (de) * 1999-11-23 2001-05-17 Wacker Siltronic Halbleitermat Kostengünstiges Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
DE10004578C1 (de) * 2000-02-03 2001-07-26 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
KR100789205B1 (ko) * 2000-03-29 2007-12-31 신에쯔 한도타이 가부시키가이샤 실리콘 웨이퍼 및 에스오아이 웨이퍼의 제조방법, 그리고그 에스오아이 웨이퍼
DE10058305A1 (de) * 2000-11-24 2002-06-06 Wacker Siltronic Halbleitermat Verfahren zur Oberflächenpolitur von Siliciumscheiben
DE10142400B4 (de) * 2001-08-30 2009-09-03 Siltronic Ag Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
KR100420205B1 (ko) * 2001-09-10 2004-03-04 주식회사 하이닉스반도체 웨이퍼 제조 방법
DE10159833C1 (de) * 2001-12-06 2003-06-18 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
JP2004022677A (ja) * 2002-06-13 2004-01-22 Shin Etsu Handotai Co Ltd 半導体ウエーハ
JP4464033B2 (ja) * 2002-06-13 2010-05-19 信越半導体株式会社 半導体ウエーハの形状評価方法及び形状評価装置
US7416962B2 (en) * 2002-08-30 2008-08-26 Siltronic Corporation Method for processing a semiconductor wafer including back side grinding
WO2004027840A2 (en) * 2002-09-18 2004-04-01 Memc Electronic Materials, Inc. Process for etching silicon wafers

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1055990A (ja) * 1996-08-09 1998-02-24 Mitsubishi Materials Shilicon Corp 半導体ウェ−ハおよびその製造方法
JPH11188590A (ja) * 1997-12-22 1999-07-13 Speedfam Co Ltd エッジポリッシング装置
JPH11207583A (ja) * 1998-01-20 1999-08-03 Oki Electric Ind Co Ltd 半導体基板の製造方法及びその製造装置
JP2000150431A (ja) * 1998-11-06 2000-05-30 Shin Etsu Handotai Co Ltd 半導体ウエーハおよびその製造方法
US20020037650A1 (en) * 1998-11-26 2002-03-28 Shin-Etsu Handotai Co., Ltd. Semiconductor wafer and method for fabrication thereof
JP2000243731A (ja) * 1999-02-18 2000-09-08 Mitsubishi Materials Silicon Corp 高平坦度ウェーハの製造方法
JP2001102331A (ja) * 1999-09-30 2001-04-13 Mitsubishi Materials Silicon Corp 高平坦度裏面梨地ウェーハおよびその製造方法ならびに該製造方法に用いられる表面研削裏面ラップ装置
WO2001062436A1 (fr) * 2000-02-23 2001-08-30 Shin-Etsu Handotai Co., Ltd. Procede et appareil permettant de polir une partie circulaire exterieure a chanfrein d'une tranche
JP2001345435A (ja) * 2000-03-29 2001-12-14 Shin Etsu Handotai Co Ltd シリコンウェーハ及び貼り合わせウェーハの製造方法、並びにその貼り合わせウェーハ
WO2002001616A1 (fr) * 2000-06-29 2002-01-03 Shin-Etsu Handotai Co., Ltd. Procede de traitement d'une plaquette de semi-conducteur et plaquette de semi-conducteur

Also Published As

Publication number Publication date
TWI264772B (en) 2006-10-21
US20050142882A1 (en) 2005-06-30
KR100909140B1 (ko) 2009-07-23
JP2003324081A (ja) 2003-11-14
EP1501119B1 (en) 2008-12-03
KR20040111463A (ko) 2004-12-31
TW200403738A (en) 2004-03-01
EP1501119A1 (en) 2005-01-26
DE60325039D1 (de) 2009-01-15
WO2003094215A1 (fr) 2003-11-13
US7250368B2 (en) 2007-07-31
EP1501119A4 (en) 2007-01-17
JP4093793B2 (ja) 2008-06-04
CN1650404A (zh) 2005-08-03

Similar Documents

Publication Publication Date Title
CN100365774C (zh) 半导体晶片的制造方法及晶片
CN102069448B (zh) 半导体晶片的制造方法
KR100955962B1 (ko) 반도체 웨이퍼 제조방법 및 이에 사용되는 와이어 소
JP5538253B2 (ja) 半導体ウェハの製造方法
US6066562A (en) Method for fabricating silicon semiconductor discrete wafer
CN101927447B (zh) 双面抛光半导体晶片的方法
US20030060050A1 (en) Semiconductor wafer with improved local flatness, and method for its production
US6753256B2 (en) Method of manufacturing semiconductor wafer
JP2011009736A (ja) 半導体ウェーハのエッジを研磨する方法
US7695347B2 (en) Method and pad for polishing wafer
US6284658B1 (en) Manufacturing process for semiconductor wafer
EP1145296B1 (en) Semiconductor wafer manufacturing method
US20040038544A1 (en) Method for processing a semiconductor wafer using double-side polishing
JP2010021394A (ja) 半導体ウェーハの製造方法
US20150266155A1 (en) Method for producing polished-article
WO2009110180A1 (ja) テンプレートの製造方法およびこのテンプレートを用いた研磨方法
JP4154683B2 (ja) 高平坦度裏面梨地ウェーハの製造方法および該製造方法に用いられる表面研削裏面ラップ装置
JP2001007064A (ja) 半導体ウエーハの研削方法
WO2018193758A1 (ja) ウェーハの両面研磨方法および両面研磨装置
JP2010153844A (ja) 活性層用ウェーハの製造方法
JP2009269150A (ja) 研磨布用ドレッシングプレート及び研磨布のドレッシング方法並びに半導体基板の研磨方法
JPH1131670A (ja) 半導体基板の製造方法
JP2001035823A (ja) 半導体ウェーハの製造法
JP2003062740A (ja) 鏡面ウェーハの製造方法
JP2003039310A (ja) ウェーハの研磨方法及びウェーハ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20080130

CX01 Expiry of patent term