JPWO2011083667A1 - 化合物半導体ウェハの加工方法及び加工装置 - Google Patents
化合物半導体ウェハの加工方法及び加工装置 Download PDFInfo
- Publication number
- JPWO2011083667A1 JPWO2011083667A1 JP2011548939A JP2011548939A JPWO2011083667A1 JP WO2011083667 A1 JPWO2011083667 A1 JP WO2011083667A1 JP 2011548939 A JP2011548939 A JP 2011548939A JP 2011548939 A JP2011548939 A JP 2011548939A JP WO2011083667 A1 JPWO2011083667 A1 JP WO2011083667A1
- Authority
- JP
- Japan
- Prior art keywords
- surface plate
- semiconductor wafer
- compound semiconductor
- wafer
- soft material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02013—Grinding, lapping
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
- B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/11—Lapping tools
- B24B37/20—Lapping pads for working plane surfaces
- B24B37/24—Lapping pads for working plane surfaces characterised by the composition or properties of the pad materials
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/11—Lapping tools
- B24B37/20—Lapping pads for working plane surfaces
- B24B37/26—Lapping pads for working plane surfaces characterised by the shape of the lapping pad surface, e.g. grooved
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
Abstract
化合物半導体ウェハの欠け、割れ不良を低減できる研磨加工方法提供する。本発明の化合物半導体ウェハの加工方法は、化合物半導体ウェハの両面をラッピング加工する方法であって、上定盤と下定盤の間に前記半導体ウェハを配置してラッピング加工する工程を含み、前記上定盤の前記ウェハ側の面に軟質材が貼り付けられている。本発明の加工装置は、上定盤と下定盤を含み、前記上定盤と下定盤の間に半導体ウェハを配置してその両面をラッピング加工するための加工装置であって、前記上定盤の前記ウェハ側の面に軟質材が貼り付けられている。
Description
本発明は、化合物半導体ウェハを両面ラッピングする加工方法及び加工装置に関するものである。
レーザーダイオード等を製作する化合物半導体ウェハでは、従来よりウェハの円周部の一部を直線に劈開し、正確な結晶面を出しておき、その後のデバイスプロセスでのパターン露光時のアライメントをその劈開面を基準とされる。これにより、レーザー素子端面(劈開面)とレーザー光路(パターン露光で作成)との、角度のズレを最小限に抑えることで、レーザー光の出力バラツキの抑制並びに素子の歩留りの向上が図られてきた(特許文献1)。
この化合物半導体ウェハは、研磨工程において、上下の定盤に挟み込んで両面同時にラッピングする加工方法が採られていた。すなわち、下定盤の上に必要に応じて治具を用いて化合物半導体ウェハをセットし、上定盤を下降させて化合物半導体ウェハに押し当てて、適当な荷重をかけながら研磨剤を用いてラッピング加工を行っていた。
ところが、上定盤を化合物半導体ウェハに押し当てた(着盤)時、化合物半導体ウェハが欠けたり割れたりする問題があった。特に、劈開面の部分は、面取り加工を行うと、パターン露光時に、顕微鏡を用いた光学的なアライメントでの精度がでないため、なるべく鋭角な状態でのエッジ(角)が望まれる。しかし、鋭角な状態のエッジに定盤が当ると、かなりの確率で角が欠け、場合によってはその欠け部分からウェハが割れてしまうという問題があった。
そこで、特許文献2では、上定盤をある程度下降させた後、下定盤を微細に上昇させてウェハを着盤させる方法が開示されている。この方法により、割れ不良の発生率が従来の半分程度に減少したが、割れ不良が完全になくなってはいない。
また、特許文献3では、定盤に断面形状V字状である溝を多数設けることにより、ウェハの割れを防止する技術が開示されているが、やはり割れ不良を完全になくすには至っていない。
本発明は、化合物半導体ウェハのラッピング加工時のウェハの欠け、割れ不良をなくすことができる加工方法を提供することである。
本発明の実施形態は、化合物半導体ウェハの両面をラッピング加工する方法であって、上定盤と下定盤の間に前記半導体ウェハを配置してラッピング加工する工程を含み、前記上定盤の前記ウェハ側の面に軟質材が貼り付けられていることを特徴とする化合物半導体ウェハの加工方法に関する。
本発明の加工方法の他の実施形態では、前記軟質材が、厚さ0.5mm以上5mm以下であり、且つ、AskerC硬度40以上90以下である。
本発明の加工方法の他の実施形態では、前記軟質材の前記ウェハ側の面に溝が形成されている。
本発明の加工方法の他の実施形態では、前記溝が幅1mm以上5mm以下である。
本発明の他の実施形態は、上定盤と下定盤を含み、前記上定盤と下定盤の間に半導体ウェハを配置してその両面をラッピング加工するための加工装置であって、前記上定盤の前記ウェハ側の面に軟質材が貼り付けられていることを特徴とする加工装置に関する。
本発明の加工装置の他の実施形態では、前記軟質材が、厚さ0.5mm以上5mm以下であり、且つ、AskerC硬度40以上90以下である。
本発明の加工装置の他の実施形態では、前記軟質材の前記ウェハ側の面に溝が形成されている。
本発明の加工装置の他の実施形態では、前記溝が幅1mm以上5mm以下である。
本発明によれば、化合物半導体ウェハのラッピング加工時のウェハの割れ不良をなくすことができる。
本発明の化合物半導体ウェハの加工方法は、化合物半導体ウェハの両面をラッピング加工する方法であって、上定盤と下定盤の間に前記半導体ウェハを配置してラッピング加工する工程を含み、前記上定盤の前記ウェハ側の面に軟質材が貼り付けられていることを特徴とする。本発明の化合物半導体ウェハの加工装置は、本発明の加工方法に用いられる。
まず、図1を参照して、本発明の化合物半導体ウェハの加工装置について説明する。
図1は、化合物半導体ウェハの両面をラッピング加工する加工装置である。上定盤1と下定盤2の間に前記半導体ウェハ4を配置してラッピング加工される。前記上定盤1の前記ウェハ側の面に軟質材3が貼り付けられている。
図1は、化合物半導体ウェハの両面をラッピング加工する加工装置である。上定盤1と下定盤2の間に前記半導体ウェハ4を配置してラッピング加工される。前記上定盤1の前記ウェハ側の面に軟質材3が貼り付けられている。
軟質材3としては、ウレタン樹脂を含浸させた不織布、超高分子ポリエチレン、発泡ウレタン、シリコンゴム等を挙げることができる。これらを、好ましくは上定盤1と同じ大きさに加工して、上定盤の全面に貼り付けられる。貼り付ける方法は特に限定されないが、両面テープで貼り付けてもよいし、接着剤で直接貼り付けてもよい。
軟質材3の厚さは、0.5mm以上、5mm以下とすることが好ましい。0.5mm未満であると、軟質材の効果がなくウェハが割れることがある。5mmを超えると、ウェハの軟質材への沈み込み量が大きくなり、ウェハエッジ部のダレ(ロールオフ)が大きくなりすぎる。
軟質材3の厚さは、0.5mm以上、5mm以下とすることが好ましい。0.5mm未満であると、軟質材の効果がなくウェハが割れることがある。5mmを超えると、ウェハの軟質材への沈み込み量が大きくなり、ウェハエッジ部のダレ(ロールオフ)が大きくなりすぎる。
軟質材3のAskerC硬度は、好ましくは40以上90以下である。AskerC硬度40未満の場合は、ロールオフが発生し、その面だれによりパターン露光時の不良の原因となり、AskerC硬度が90を超える場合は、エッジ部の欠け低減の効果がおちるため、いずれの場合も好ましくない。
軟質材3には、ラッピング加工時にウェハと当接する側に、溝を形成することが好ましい。溝は、格子状に多数設けることが好ましい。溝により、研磨液の流れを良くして、研磨加工を円滑に行えるようになる。また、溝を形成すると、研磨加工終了後に、上定盤1を上昇させたときに、ウェハが上定盤と一緒に持ち上がることを防止することができる。溝がない場合は、研磨液の流れが悪いので、研磨時間が長くなるが研磨は可能である。また、溝がない場合は、半導体ウェハが上定盤とともに持ち上がる可能性があるため研磨終了後に慎重に上定盤を上昇させる必要がある。
溝の幅は、1mm以上、5mm以下が好ましい。1mm未満であると、研磨加工終了後、上定盤を上昇させた時に、ウェハが上定盤と一緒に持ち上がる可能性がある。5mmを超えるとウェハへの加圧力にムラがでるため、厚さばらつき(TTV:Totol Thickness Variation)や局所の平坦度(LTV:Local Thickness Variation)等のウェハ精度が悪化する。
溝と溝の間隔(ピッチ)は、10mm以上、50mm以下が好ましい。10mm未満、あるいは50mmを超えると、研磨加工終了後、上定盤を上昇させた時に、ウェハが上定盤と一緒に持ち上がるので好ましくない。
溝の深さは、好ましくは0.1〜1.0mmである。0.1mm未満の場合、ウェハが上定盤と一緒に持ち上がり、1.0mmを超える場合は溝内部に侵入した研磨液が固化しやすいため、いずれの場合も好ましくない。
上定盤1は、特に限定されないが、好ましくは鋳鉄、SUS(ステンレス鋼)等から製造される。このうち、特に、SUS(ステンレス鋼)が望ましい。
下定盤2は、軟質材を貼り付けない。下定盤2により、化合物半導体ウェハの表面を、所望の表面粗さとなるように研磨して、仕上がり面とする。
下定盤2は、好ましくはガラス、スズ等から製造されるが、特に限定されない。下定盤2の硬度の上限は、研磨加工される化合物半導体ウェハの硬度、例えば、GaAsであればビッカース硬度Hv750であり、InPであればHv450である。下限はHv220が望ましい。下定盤の硬度が硬くなりすぎると化合物半導体ウェハの表面に細かな傷が入りやすい。また、軟らかすぎると研磨時の下定盤の摩耗が早くなり、ウェハの精度悪化につながる。
化合物半導体ウェハ4は、特に限定されないが、たとえば、GaAs、InP、GaNである。
下定盤2上には、化合物半導体ウェハ4を挟むようにして、或いは囲むようにして治具5が配されている。この治具は、化合物半導体ウェハ4が定盤に対して一定の移動をするよう外周部分にギアが備わっている。
次に、本発明の化合物半導体ウェハの加工方法について説明する。
まず、上定盤1に軟質材3を貼り付ける。軟質材3としては、ウレタン樹脂を含浸させた不織布、超高分子ポリエチレン、発泡ウレタン、シリコンゴム等を挙げることができる。これらを、好ましくは上定盤1と同じ大きさに加工して、上定盤1の全面に貼り付ける。貼り付ける方法は特に限定されないが、両面テープで貼り付けてもよいし、接着剤で直接貼り付けてもよい。尚、軟質材に溝を形成する場合は、たとえば、ダイヤモンド砥石で削る方法を用いてもよい。
次に、下定盤2と、軟質材3を貼り付けた上定盤1を加工装置(研磨装置)に取り付ける。取り付けた後、平坦な治具(図示せず)を用いて下定盤2と上定盤1(軟質材3)を削り平面化してもよい(修正作業)。
そして、下定盤2上に半導体ウェハ4と治具5を配置する。
両面加工のための化合物半導体ウェハ4は、少なくともこの段階までに準備できていればよい。化合物半導体ウェハ4は、特に限定されないが、たとえば、GaAs、InP、GaN等の化合物半導体が挙げられる。
前記治具5は、化合物半導体ウェハ4を挟むようにして、或いは囲むようにして下定盤2上に配されている。この治具5は、化合物半導体ウェハ4が定盤に対して一定の移動をするよう外周部分にギアが備わっている。
次に、前記加工装置により、所定の研磨条件で半導体ウェハ4を研磨する。前記研磨条件は、たとえば、ウェハ単位面積あたり約50g/cm2の荷重で定盤回転数10〜50rpmであってもよい。
まず、上定盤1に軟質材3を貼り付ける。軟質材3としては、ウレタン樹脂を含浸させた不織布、超高分子ポリエチレン、発泡ウレタン、シリコンゴム等を挙げることができる。これらを、好ましくは上定盤1と同じ大きさに加工して、上定盤1の全面に貼り付ける。貼り付ける方法は特に限定されないが、両面テープで貼り付けてもよいし、接着剤で直接貼り付けてもよい。尚、軟質材に溝を形成する場合は、たとえば、ダイヤモンド砥石で削る方法を用いてもよい。
次に、下定盤2と、軟質材3を貼り付けた上定盤1を加工装置(研磨装置)に取り付ける。取り付けた後、平坦な治具(図示せず)を用いて下定盤2と上定盤1(軟質材3)を削り平面化してもよい(修正作業)。
そして、下定盤2上に半導体ウェハ4と治具5を配置する。
両面加工のための化合物半導体ウェハ4は、少なくともこの段階までに準備できていればよい。化合物半導体ウェハ4は、特に限定されないが、たとえば、GaAs、InP、GaN等の化合物半導体が挙げられる。
前記治具5は、化合物半導体ウェハ4を挟むようにして、或いは囲むようにして下定盤2上に配されている。この治具5は、化合物半導体ウェハ4が定盤に対して一定の移動をするよう外周部分にギアが備わっている。
次に、前記加工装置により、所定の研磨条件で半導体ウェハ4を研磨する。前記研磨条件は、たとえば、ウェハ単位面積あたり約50g/cm2の荷重で定盤回転数10〜50rpmであってもよい。
上定盤に軟質材を両面テープで貼り付けた。軟質材は、AskerC硬度72の不織布で、厚みは、1.5mmであった。この不織布には、ピッチ10mm、幅3mm、深さ0.5mmの溝を格子状に設けた。
既存の研磨機に上記上定盤を取り付け、化合物半導体ウェハを研磨した。化合物半導体は、VB法で製造され、ドーパントとしてSiを5×1017〜3×1018atoms/cc含有し、結晶欠陥EPDの面内平均値が、500個/cm2以下であるGaAs結晶を(100)15°off<111>±0.1°でスライスし、ウェハの(0−1−1)面を劈開した後、劈開面以外のウェハの外周を面取り加工したウェハを用いた。下定盤は、10cm角でスリットを入れた硬度Hv450のホウケイ酸ガラスを用いた。300枚のウェハを研磨したが、欠け、割れ不良は発生しなかった。
比較のために、軟質材が貼り付けられていない上定盤を用いて、化合物半導体ウェハを研磨した。300枚研磨して、欠け、割れ不良が2%発生した。
軟質材を表1に示すものにして、実施例1と同様に化合物半導体ウェハを300枚ずつ研磨した。その結果を表1に示す。なお、不織布のAskerC硬度は、樹脂の含浸量、もしくはウレタン原料の配合比を変えることによって変更した。
表1から判るように、AskerC硬度20〜90の軟質材を上定盤に貼り付けると、欠け、割れ不良をなくすことができる。但し、AskerC硬度20(軟らかい)場合、ロールオフが大きくなり、実質的に使用できない。AskerC硬度が40であれば、ロールオフは発生したが、使用することができる。
比較のために、実施例1における軟質材の代わりに、ロックウェル硬度HRR126のPEEK(ポリエーテルエーテルケトン)、ロックウェル硬度HRR120のPC(ポリカーボネート)、ロックウェル硬度HRR100のPP(ポリプロピレン)を貼り付けて、実施例1と同様に研磨加工を行ったところ、欠け、割れ不良をなくすことはできなかった。
本発明によれば、化合物半導体ウェハのラッピング加工時のウェハの欠け、割れ不良をなくすことができる。
1 上定盤
2 下定盤
3 軟質材
4 化合物半導体ウェハ
5 治具
2 下定盤
3 軟質材
4 化合物半導体ウェハ
5 治具
Claims (8)
- 化合物半導体ウェハの両面をラッピング加工する方法であって、上定盤と下定盤の間に前記半導体ウェハを配置してラッピング加工する工程を含み、前記上定盤の前記ウェハ側の面に軟質材が貼り付けられていることを特徴とする化合物半導体ウェハの加工方法。
- 前記軟質材が、厚さ0.5mm以上5mm以下であり、且つ、AskerC硬度40以上90以下であることを特徴とする請求項1に記載の化合物半導体の加工方法。
- 前記軟質材の前記ウェハ側の面に溝が形成されていることを特徴とする請求項1又は2に記載の化合物半導体ウェハの加工方法。
- 前記溝が幅1mm以上5mm以下であることを特徴とする請求項3に記載の化合物半導体ウェハの加工方法。
- 上定盤と下定盤を含み、前記上定盤と下定盤の間に半導体ウェハを配置してその両面をラッピング加工するための加工装置であって、
前記上定盤の前記ウェハ側の面に軟質材が貼り付けられていることを特徴とする加工装置。 - 前記軟質材が、厚さ0.5mm以上5mm以下であり、且つ、AskerC硬度40以上90以下であることを特徴とする請求項5に記載の加工装置。
- 前記軟質材の前記ウェハ側の面に溝が形成されていることを特徴とする請求項5又は6に記載の加工装置。
- 前記溝が幅1mm以上5mm以下であることを特徴とする請求項7に記載の加工装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010000395 | 2010-01-05 | ||
JP2010000395 | 2010-01-05 | ||
PCT/JP2010/072602 WO2011083667A1 (ja) | 2010-01-05 | 2010-12-16 | 化合物半導体ウェハの加工方法及び加工装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2011083667A1 true JPWO2011083667A1 (ja) | 2013-05-13 |
Family
ID=44305404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011548939A Pending JPWO2011083667A1 (ja) | 2010-01-05 | 2010-12-16 | 化合物半導体ウェハの加工方法及び加工装置 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JPWO2011083667A1 (ja) |
CN (1) | CN102696096A (ja) |
TW (1) | TW201135822A (ja) |
WO (1) | WO2011083667A1 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08216034A (ja) * | 1995-02-14 | 1996-08-27 | Furukawa Electric Co Ltd:The | 研磨材とそれを用いた研磨方法 |
JP3516203B2 (ja) * | 1999-11-08 | 2004-04-05 | 株式会社日鉱マテリアルズ | 化合物半導体ウェハ |
DE10004578C1 (de) * | 2000-02-03 | 2001-07-26 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante |
WO2001082354A1 (fr) * | 2000-04-24 | 2001-11-01 | Sumitomo Mitsubishi Silicon Corporation | Procédé de fabrication d'une plaquette de semi-conducteur |
JP4093793B2 (ja) * | 2002-04-30 | 2008-06-04 | 信越半導体株式会社 | 半導体ウエーハの製造方法及びウエーハ |
CN1610069A (zh) * | 2003-05-15 | 2005-04-27 | 硅电子股份公司 | 抛光半导体晶片的方法 |
JP2005150216A (ja) * | 2003-11-12 | 2005-06-09 | Hitachi Cable Ltd | 半導体ウェハの研磨装置 |
-
2010
- 2010-12-16 JP JP2011548939A patent/JPWO2011083667A1/ja active Pending
- 2010-12-16 CN CN2010800606149A patent/CN102696096A/zh active Pending
- 2010-12-16 WO PCT/JP2010/072602 patent/WO2011083667A1/ja active Application Filing
- 2010-12-22 TW TW99145346A patent/TW201135822A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
CN102696096A (zh) | 2012-09-26 |
TW201135822A (en) | 2011-10-16 |
WO2011083667A1 (ja) | 2011-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101928104B1 (ko) | 단연부를 연마 테이프에 의해 연마 마무리한 판유리 및 판유리 단연부의 연마 방법 및 연마 장치 | |
JP5847789B2 (ja) | 両面研磨装置用キャリアの製造方法およびウエーハの両面研磨方法 | |
TWI515783B (zh) | Processing method of semiconductor wafers | |
WO2003094215A1 (fr) | Procede de fabrication de plaquettes semi-conductrices et plaquette | |
JP5061694B2 (ja) | 研磨パッドの製造方法及び研磨パッド並びにウエーハの研磨方法 | |
KR102110850B1 (ko) | 반도체 웨이퍼의 가공 방법 | |
US20090311863A1 (en) | Method for producing semiconductor wafer | |
US20090311948A1 (en) | Method for producing semiconductor wafer | |
KR102059203B1 (ko) | 판유리 등 워크의 주연부를 연마 테이프에 의해 연마하는 연마 장치 및 연마 방법 | |
TW201936315A (zh) | 晶圓的製造方法 | |
JP2010021394A (ja) | 半導体ウェーハの製造方法 | |
US6599760B2 (en) | Epitaxial semiconductor wafer manufacturing method | |
KR102454449B1 (ko) | 웨이퍼의 제조방법 | |
JPWO2011083667A1 (ja) | 化合物半導体ウェハの加工方法及び加工装置 | |
KR101830617B1 (ko) | 기판 폴리싱 장치 및 방법 | |
JP6457802B2 (ja) | ガラス板の製造方法、および、ガラス板の製造装置 | |
JP2012019126A (ja) | ウエーハの加工方法 | |
JP2010017779A (ja) | ウェーハ加工方法 | |
EP2192609A1 (en) | Method of producing wafer for active layer | |
KR101390934B1 (ko) | 디스플레이 유리 기판 가공 방법 | |
JP2002222783A (ja) | 半導体基板の研磨用保持板 | |
KR101249857B1 (ko) | 실리콘 웨이퍼 제조 방법 | |
JP2022100692A (ja) | キャリアプレートの研磨方法、キャリアプレートおよび半導体ウェーハの研磨方法 | |
JP2012210685A (ja) | 研削ホイール、および、両頭研削加工方法 | |
JP2001172036A (ja) | 磁気ディスク用ガラス基板の加工装置 |