TW201135822A - Method and apparatus for processing compound semiconductor wafer - Google Patents
Method and apparatus for processing compound semiconductor wafer Download PDFInfo
- Publication number
- TW201135822A TW201135822A TW99145346A TW99145346A TW201135822A TW 201135822 A TW201135822 A TW 201135822A TW 99145346 A TW99145346 A TW 99145346A TW 99145346 A TW99145346 A TW 99145346A TW 201135822 A TW201135822 A TW 201135822A
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor wafer
- wafer
- compound semiconductor
- soft material
- less
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02013—Grinding, lapping
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
- B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/11—Lapping tools
- B24B37/20—Lapping pads for working plane surfaces
- B24B37/24—Lapping pads for working plane surfaces characterised by the composition or properties of the pad materials
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/11—Lapping tools
- B24B37/20—Lapping pads for working plane surfaces
- B24B37/26—Lapping pads for working plane surfaces characterised by the shape of the lapping pad surface, e.g. grooved
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
Description
201135822 六、發明說明: 【發明所屬之技術領域】 本發明係、關於-種對化合物半導體晶圓進行雙面研磨之 加工方法及加工裝置者。 【先前技術】 於製作雷射二極體等之化合物半導體晶圓中,自先前以 來,預先將晶圓之圓周部之一部分直線劈開而露出準:之 結晶面,以該解理面作為基準進行其後之裝置製程中之圖 案曝光時之對準。藉此,將雷射元件端面(解理面)鱼雷射 光程(於圖案曝光甲形成)之角度之偏差抑制於最小限度, 由此可實現抑制雷射光之輸出變動及提高元件之 利文獻1)。 : 該化合物半導體晶圓係採用於研磨步驟中夾持於上下定 盤間而對兩表面同時進行研磨之加工方法。即,視需要使 用夾具將化合物半導體晶圓 子瓶日日圓6又置於下定盤上,並使上定盤 下降而抵壓於化合物半導體曰圓 ^ t 〇 干等媸日日圓,一面施加適當之負重一 面使用研磨劑進行研磨加工。 然而於將上疋盤抵壓於化合物半導體晶圓(觸盤)時, 存在化合物半導體晶圓產生缺損或《之問題。尤其,若 對解理面之部分進行倒自 角加工’則於囷案曝光時無法獲得 使用顯微鏡之光學對準之接 +之精度’因此較理想的是儘量為銳 角之狀態之邊緣(角)。相θ ^ ;'疋’當定盤接觸於銳角狀態之邊 緣時’存在角產生缺損之媸 貝 <機率相當大,且有時晶圓會自該 缺損部分產生斷裂。 153041.doc 201135822 因此,於專利文獻2中,揭示有在使上定盤下降某種程 度後’使下定盤微細地上升而使晶圓觸盤之方法。藉由該 方法’斷裂不良之產生率減少至先前之一半左右’但並未 完全消除斷裂不良。 又’於專利文獻3中,揭示有藉由在定盤上設置多個剖 面形狀V字狀之溝槽而防止晶圓斷裂之技術,但仍然無法 完全消除斷裂不良。 先前技術文獻 專利文獻 專利文獻1 :日本專利特開2002-367940號公報 專利文獻2 :曰本專利特開平〇4_2581 19號公報 專利文獻3 :曰本專利特開平〇6_〇丨556丨號公報 【發明内容】 發明所欲解決之問題 本發明提供一種可消除化合物半導體晶圓之研磨加工時 之晶圓之缺損、斷裂不良之加工方法。 解決問題之技術手段 本發明之實施形態係關於一種化合物半導體晶圓之加工 方法,其特徵在於:其係對化合物半導體晶圓之兩表面進 仃研磨加工之方法’其包括將上述半導體晶圓配置於上定 盤^下疋盤之間進行研磨加工之步驟,且於上述上定盤之 上述晶圓側之面上貼附有軟質材料。 於本發明之加工方法之另一實施形態中,上述軟質材料 又為0.5 mm以上且5 mm以下,且AskerC硬度為⑽以 153041 .doc 201135822 上且90以下。 於本發明之加工方法之又一實施形態中,於上述軟質材 料之上述晶圓側之面上形成有溝槽。 於本發明之加工方法之又一實施形態中,上述溝槽之寬 度為1 mm以上且5 mm以下。 本發明之另一實施形態係關於一種加工裝置,其特徵在 於:其係包含上定盤與下定盤且用以將半導體晶圓配置於 〇 上述上定盤與下定盤之間而對其兩表面進行研磨加工者, 於上述上定盤之上述晶圓側之面上貼附有軟質材料。 於本發明之加工裝置之另一實施形態中,上述軟質材料 之厚度為0.5 mm以上且5 mm以下,且AskerC硬度為40以 上且9 0以下。 於本發明之加工裝置之又一實施形態中,於上述軟質材 料之上述晶圓側之面上形成有溝槽。 於本發明之加工裝置之又一實施形態中,上述溝槽之寬 〇 度為1 mm以上且5 mm以下。 發明之效果 根據本發明,可消除化合物半導體晶圓之研磨加工時之 晶圓之斷裂不良。 【實施方式】 本發明之化合物半導體晶圓之加工方法之特徵在於,其 係對化合物半導體晶圓之兩表面進行研磨加工之方法,其 包括將上述半導體晶圓配置於上定盤與下定盤之間進行研 磨加工之步驟,且於上述上定盤之上述晶圓側之面上貼附 I53041.doc 201135822 有軟質材料。本發明之化合物半導體晶圓之加工裝置用於 本發明之加工方法中。 首先,參照圖丨對本發明之化合物半導體晶圓之加工裝 置進行說明。 ~ 圖1係對化合物半導體晶圓之兩表面進行研磨加工之加 工裝置將上述半導體晶圓4配置於上定盤丨與下定盤2之 間而進行研磨加工。於上述上定盤1之上述晶圓側之面上 貼附有軟質材料3。 作為軟質材料3,可列舉含浸有胺基甲酸S旨樹脂之不織 布超巧刀子聚乙烯、胺基甲酸酯泡沫及矽橡膠等。較好 =是將該等材料加工為與以盤以同之大小而貼附於上 正個面上。貼附之方法並無特別限定,既可以雙面 膠帶進行貼附’亦可以接著劑直接貼附。 軟質材料3之厚度較好的B.5 _以上且5 _以下。若 未達0.5 mm,則存在軟質材料不具有效果而導致晶圓產生 斷裂之清形°右超過5 mm,則晶圓向軟質材料之陷入量增 大’晶圓邊緣部之壓陷(塌邊)會變得過大。 軟質材料3之AskerC硬度較好的是以上且卯以下。於
Askers度未達4〇之情形時,會產生塌邊,且因其面壓陷 導致圖案曝光時之不良’於AskerC硬度超過90之情形 時’減少邊緣部之缺損之效果會降低,故而任 佳。 好的疋於軟貝材料3之在研磨加工時與晶圓抵接之側 /成有溝^溝槽較好的是以格子狀設置有多個。藉由溝 153041.doc 201135822 槽 了使研磨液良好地流動,從而可順利進行研磨加工。 又,若形成溝槽,則可防止於研磨加工結束後,在使上定 盤1上升4晶圓與上定盤一同升起之情況。於無溝槽之情 开y 0守,研磨液之流動較差,因此研磨時間會變長,但仍可 進行研磨。X ’於無;㈣之情料,村能使半導體晶圓 與上定盤一同升起’故而必須於研磨結束後謹慎地使上定 盤上升。 溝槽之寬度較好的是i mm以上且5 mm以下。若未達1 咖,則有可能會於研磨加卫結束後,在使上定盤上升時 晶圓與上定盤-同升起。若溝槽之寬度超過5麵則對晶圓 之加壓力會產生不均,因此厚度變動(TTV : Total 几心如Va—,總厚度變動)或局部之平坦度(LTV: Local Thickness Variati〇n ’局部厚度變動)等晶圓精度惡 〇 溝槽與溝槽之間_距)較好的是H)酿以上且50 mm 以下。若未達1〇 _、或超過5〇 _,則於研磨加工結束 後’在使上定盤上升時晶圓會與上定盤—同升^,故而欠 佳。 。於溝槽之深度未達0.1 同升起’於溝槽之深度 部之研磨液易固化,因 溝槽之深度較好的是0H.〇爪瓜 mm之情形時,晶圓會與上定盤一 超過1.0 mm之情形時滲入至溝槽内 此任一情形均欠佳。 上疋盤1並無特別限定,較 θ 平乂野的疋由鑄鐵、SUS(Steel
Use Stamless,不鏽鋼)等
…寻裂3"其中’尤其理想的是SUS 153041.doc 201135822 (不鏽鋼)。 下定盤2上並不貼附軟質材料。藉由下定盤2對化合物半 導體晶圓之表面以成為所需之表面粗糙度之方式進行研磨 而形成精加工面。 下定盤2較好的是由麵、錫等製造,並無特別限定。 下疋盤2之硬度之上限為所研磨加工之化合物半導體晶圓 之硬度,例如若為GaAs則維氏硬度為Hv75〇,若為則 為Hv450。了限較理想的是办22〇。#下定盤之硬度變得 過硬則易在化合物半導體晶圓之表面產生細小之傷痕。 又,若過於柔軟則研磨時之下定盤之磨損加快 ^日 圓之精度惡化。 ¥ Μ 化合物半導體晶圓4並無特別限定,例如為Μ GaN。 於下定盤2上,以夾持或包圍化合物半導體晶圓*之方 配置有夾具5。該炎具之外周部分具有齒輪,以便使化: 物半導體晶圓4相對於定盤進行固定之移動。 明其次’對本發明之化合物半導體晶圓之加工方法進行說 首先’於上定盤!上貼附軟質材料3。作為軟質材料3, 可列舉含浸有胺基甲酸醋樹脂之不織布、超高 :為:基甲酸酯泡沫及矽橡膠等。較好的是將該等材料加 為”上定盤1相同之大小而貼附於上定盤之整個面上 ^附之方法並無特別限定’既可以雙面膠帶進行貼附,亦 可以接著難接㈣。再者,於在㈣材❹形成有溝3 15304] .doc 201135822 之清形時’例如,亦可使用藉由鑽石磨石進行磨削 法。 繼而,將下定盤2與貼附有軟質材料3之上定盤!安裝於 • 加,裝置(研磨裝置)。於安裝後,亦可使用平坦之炎具(未 • 圖丁)對下疋盤2與上定盤U軟質材料3)進行磨削而使其平 面化(修正作業)。 然後,於下定盤2上配置半導體晶圓4與夾具5。 0 '、要至乂至該階段為止可準備用以雙面加工之化合物半 導體晶圓4即可。化合物半導體晶圓4並無特別限定,例 如,可列舉GaAs、InP、GaN等化合物半導體。 上述夹具5係以夾持或包圍化合物半導體晶圓4之方式配 置於下定盤2上。該夹具5之外周部分具有齒輪,以便使化 合物半導體晶圓4相對於定盤進行固定之移動。 接下來,藉由上述加工裝置,於特定之研磨條件下對半 導體晶圓4進行研磨。上述研磨條件亦可為例如每單位面 〇 積晶圓約5〇g/cm2之負重且定盤轉速10〜50rpm。 實施例1 用雙面谬帶將軟質材料貼附於上定盤。m才料係 •尬erC硬度為72之不織布,且厚度為15 _。於該不織布 •+呈格子狀地設置有間距10 mm、寬度3 _、深度〇 5匪 之溝槽。 將上述上定盤安裝至現有之研磨機來對化合物半導體晶 圓進行研磨。化合物半導體係使用如下晶圓:將以 VB(Vertical Bridgman,垂直型布裏基曼)法製造,含有 153041.doc 201135822 5χ1017〜3xl018 atoms/cc之Si作為摻雜劑,且結晶缺陷 EPD(Etch Pit Density,腐蝕坑密度)之面内平均值為500個/ cm2以下之GaAs結晶以偏離(100)15。之<111>±0.1。切片, 將晶圓之(0-1-1)面劈開之後,對解理面以外之晶圓之外周 進行倒角加工。下定盤係使用切開有1 〇 cm見方之狹缝之 硬度為Hv450之硼矽玻璃。雖對300片晶圓進行了研磨,但 未產生缺損、斷裂不良。 為進行比較,使用未貼附有軟質材料之上定盤對化合物 半導體晶圓進行研磨。對300片晶圓進行研磨,缺損、斷 裂不良之產生率為2%。 實施例2 於表1中表示軟質材料,與實施例1相同地以300片為單 位對化合物半導體晶圓進行研磨。將其結果示於表1。再 者,不織布之AskerC硬度會根據改變樹脂之含浸量或胺基 曱酸酯原料之調配比而發生變更。 [表1] 軟質材料 AskerC硬度 缺損、斷裂之產生之有無 含浸有樹脂之不織布1 90 無 含浸有樹脂之不織布2 85 無 含浸有樹脂之不織布3 75 無 含浸有樹脂之不織布4 55 無 聚胺基曱酸酯泡沫材 40 無 石夕橡膠 20 無 自表1可知,若將AskerC硬度為20〜90之軟質材料貼附於 上定盤,則可消除缺損、斷裂不良。但是,於AskerC硬度 153041.doc -10- 201135822 為20(較軟)之情形時,塌邊會增大,實質上無法使用。若 AskerC硬度為40,則雖然產生塌邊,但仍可使用。 為進行比較,代替實施例1中之軟質材料,而貼附洛氏硬 度(Rockwell hardness)HRR126 之 PEEK(Polyetheretherketone, 聚_醚_)、洛氏硬度HRR120之PC(Polycarbonate,聚碳酸
I 酯)、洛氏硬度HRR100之PP(Polypropylene,聚丙浠),與 實施例1相同地進行研磨加工後,無法消除缺損、斷裂不 八 良。 〇 產業上之可利用性 根據本發明,可消除化合物半導體晶圓之研磨加工時之 晶圓之缺損、斷裂不良。 【圖式簡單說明】 圖1係本發明之化合物半導體晶圓之加工裝置之剖面模 式圖。 【主要元件符號說明】 〇 1 上定盤 2 下定盤 3 軟質材料 4 化合物半導體晶圓 5 夾具 153041.doc -11 ·
Claims (1)
- 201135822 七、申請專利範圍: 1. 一種化合物半導體晶圓之加工方法,其特徵在於:其係 對化&物半導體晶圓之兩表面進行研磨加工之方法,其 包括將上述半導體晶圓配置於上定盤與下定盤之間進行 研磨加工之步驟,且於上述上定盤之上述晶圓侧之面上 貼附有軟質材料。 2·如請求項1之化合物半導體晶圓之加工方法,其中,上 。述軟質材料之厚度為0.5 mm以上且5 mm以下,且AskerC 硬度為40以上且9〇以下。 3. 如明求項1或2之化合物半導體晶圓之加工方法,其中, 於上述軟質材料之上述晶圓侧之面上形成有溝槽。 4. 如請求項3之化合物半導體晶圓之加工方法,其中,上 过冓槽之寬度為1 mm以上且5 mm以下。 5. —種加工裝置,其特徵在於:其係包含上定盤與下定 盤,且用以將半導體晶圓配置於上述上定盤與下定盤之 Q 間來對其兩表面進行研磨加工者, 於上述上定盤之上述晶圓側之面上貼附有軟質材料。 6. 如請求項5之加工裝置,其中,上述軟質材料之厚度為 5 以上且5 mm以下,且AskerC硬度為40以上且90以 .下。 7. 如吻求項5或6之加工裝置,其中,於上述軟質材料之上 述晶圓側之面上形成有溝槽。 8_如6月求項7之加工裝置,其中,上述溝槽之寬度為1_ 以上且5 mm以下。 153041.doc
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010000395 | 2010-01-05 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201135822A true TW201135822A (en) | 2011-10-16 |
Family
ID=44305404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW99145346A TW201135822A (en) | 2010-01-05 | 2010-12-22 | Method and apparatus for processing compound semiconductor wafer |
Country Status (4)
Country | Link |
---|---|
JP (1) | JPWO2011083667A1 (zh) |
CN (1) | CN102696096A (zh) |
TW (1) | TW201135822A (zh) |
WO (1) | WO2011083667A1 (zh) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08216034A (ja) * | 1995-02-14 | 1996-08-27 | Furukawa Electric Co Ltd:The | 研磨材とそれを用いた研磨方法 |
JP3516203B2 (ja) * | 1999-11-08 | 2004-04-05 | 株式会社日鉱マテリアルズ | 化合物半導体ウェハ |
DE10004578C1 (de) * | 2000-02-03 | 2001-07-26 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante |
CN1203530C (zh) * | 2000-04-24 | 2005-05-25 | 三菱住友硅晶株式会社 | 半导体晶片的制造方法 |
JP4093793B2 (ja) * | 2002-04-30 | 2008-06-04 | 信越半導体株式会社 | 半導体ウエーハの製造方法及びウエーハ |
KR20040098559A (ko) * | 2003-05-15 | 2004-11-20 | 실트로닉 아게 | 반도체 웨이퍼의 연마 방법 |
JP2005150216A (ja) * | 2003-11-12 | 2005-06-09 | Hitachi Cable Ltd | 半導体ウェハの研磨装置 |
-
2010
- 2010-12-16 JP JP2011548939A patent/JPWO2011083667A1/ja active Pending
- 2010-12-16 WO PCT/JP2010/072602 patent/WO2011083667A1/ja active Application Filing
- 2010-12-16 CN CN2010800606149A patent/CN102696096A/zh active Pending
- 2010-12-22 TW TW99145346A patent/TW201135822A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
JPWO2011083667A1 (ja) | 2013-05-13 |
CN102696096A (zh) | 2012-09-26 |
WO2011083667A1 (ja) | 2011-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10189142B2 (en) | Method for polishing a semiconductor wafer | |
TWI606889B (zh) | 晶圓研磨裝置及用於該裝置的研磨頭 | |
WO2009107333A1 (ja) | 両面研磨装置用キャリア及びこれを用いた両面研磨装置並びに両面研磨方法 | |
JP5061694B2 (ja) | 研磨パッドの製造方法及び研磨パッド並びにウエーハの研磨方法 | |
TWI615893B (zh) | 半導體晶圓之加工方法 | |
SG170662A1 (en) | Method for producing a semiconductor wafer | |
KR20160113723A (ko) | 반도체 웨이퍼의 제조 방법 | |
JP2011167819A (ja) | 研磨ヘッド及び研磨装置 | |
KR20160054481A (ko) | 경면연마 웨이퍼의 제조방법 | |
TW201815519A (zh) | 晶圓之兩面研磨方法 | |
JP2013116508A (ja) | 両面研磨装置用キャリア及びこれを用いた両面研磨装置並びに両面研磨方法 | |
JP2006346808A (ja) | 研磨パッド貼り付け方法及びワークの製造方法 | |
TW201117282A (en) | Method for polishing a semiconductor wafer | |
TW201135822A (en) | Method and apparatus for processing compound semiconductor wafer | |
KR101328775B1 (ko) | 실리콘 에피택셜 웨이퍼의 제조 방법 | |
JP2021132102A (ja) | 半導体ウェーハの製造方法 | |
JP6074245B2 (ja) | 研磨パッド | |
KR20100099991A (ko) | 양면 연마장치용 캐리어 및 이를 이용한 양면 연마방법 | |
JP2008080443A (ja) | 片面研磨装置 | |
JP7021863B2 (ja) | 保持具 | |
KR101050089B1 (ko) | 웨이퍼의 양면 가공장치 | |
JP2014034100A (ja) | 保持具及びその製造方法 | |
JP6635249B2 (ja) | 被研磨物の保持具および研磨装置 | |
KR101596561B1 (ko) | 웨이퍼 연마 장치 | |
JP7435436B2 (ja) | キャリアプレートの研磨方法 |