JP2001035823A - 半導体ウェーハの製造法 - Google Patents

半導体ウェーハの製造法

Info

Publication number
JP2001035823A
JP2001035823A JP2000188224A JP2000188224A JP2001035823A JP 2001035823 A JP2001035823 A JP 2001035823A JP 2000188224 A JP2000188224 A JP 2000188224A JP 2000188224 A JP2000188224 A JP 2000188224A JP 2001035823 A JP2001035823 A JP 2001035823A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
ductile
semiconductor
cutting
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000188224A
Other languages
English (en)
Inventor
Anton Huber
フーバー アントン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Wacker Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wacker Siltronic AG filed Critical Wacker Siltronic AG
Publication of JP2001035823A publication Critical patent/JP2001035823A/ja
Pending legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【課題】 基礎材料として半導体素子に適した半導体ウ
ェーハの製造法。 【解決手段】 次の処理工程: a)単結晶から半導体ウェーハを切り出し、 b)延性切削除去により半導体ウェーハ表面を加工し、 c)ウェーハ表面を仕上研磨し、 d)半導体ウェーハを洗浄する ことからなる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、基礎材料として半
導体素子に適した半導体ウェーハの製造法に関する。
【0002】
【従来の技術】基礎材料として半導体素子に適した半導
体ウェーハの製造は、技術水準によれば、多数の製造工
程を含んでいる。まず最初に、典型的に0.1〜1mm
の厚さのウェーハは、たいてい、半導体材料の単結晶の
棒またはブロックから切り出される。一般に、半導体材
料は、元素半導体、例えばケイ素もしくはゲルマニウム
または化合物半導体、例えばヒ化ガリウムもしくはリン
化インジウムである。切断方式は、バッチ方式でワイヤ
ーソーまたはバンドソーを用いて、または枚葉切断方式
(Einzeltrenn-Verfahren)で、例えば内周刃ソーを用い
て行われる。場合により、引続き、殊に脆弱で硬い材料
が欠けるのを防止するために、ウェーハのエッジは、エ
ッジラウンディング装置を用いて丸み付けされる。
【0003】上記のソーを用いた切断方式により、グル
ーブ(Riefen)およびスクラッチを有する、ソーによる粗
い(saegerauh)ウェーハ表面が生じる。その上、ウェー
ハのかなり内部に達していく格子欠陥が引き起こされ
る。片面、両面または両面同時に実施される除去法(Abt
ragsverfahren)、例えばラップ仕上法および/または研
削法(Schleifverfahren)を用いて外層を除去することに
より、滑らかで結晶学的にほぼ欠陥のない表面が取得さ
れる。結晶平面のこの機械的な平坦化は、隣接した結晶
層中に痕跡を残す。残留する表面破壊は、引続き、化学
的方法で除去されるが、この方法はウェーハのジオメト
リーに不利な作用を及ぼす。半導体ウェーハの最終的な
ジオメトリーは、典型的には、30μmまでの材料除去
を有する除去研磨(Abtragspolitur)により製造される。
その際、たいてい、片面、両面または両面同時に実施さ
れる化学的機械研磨法(chemo-mechanische Polierverfa
hren)が使用される。
【0004】半導体の表側の面に残留しているマイクロ
ラフネスは、最終的に、1μm未満の材料除去を伴う仕
上研磨により取り除かれる。その際、好ましくは、ウェ
ーハは、テンプレート中に、例えば真空を用いて保持さ
れ、その間に表側の面が研磨される。有利に、仕上研磨
は、明らかに軟質な研磨布および低下した研磨圧力によ
り、除去研磨とは異なる化学的機械研磨である。仕上研
磨は、枚葉ウェーハ方式ならびにバッチ方式で実施され
る。
【0005】引続き、研磨剤残留物の除去のための洗
浄、例えば湿式洗浄後に、基礎材料として半導体素子に
適した半導体ウェーハが得られる。
【0006】基礎材料として半導体素子に適した半導体
ウェーハのこの連続的製造法は、費用がかかり、かつ殊
に複数の処理工程により高い技術的費用および装置的費
用を必要とする。その上、各処理工程は、問題点および
欠点を含んでいる。上記の処理工程のそれぞれの欠点
は、例えば米国特許第5827779号明細書に開示さ
れている。
【0007】
【発明が解決しようとする課題】本発明の課題は、基礎
材料として半導体素子に適した半導体ウェーハの製造
を、殊に処理工程を減少させることにより簡素化する方
法を挙げることにある。
【0008】
【課題を解決するための手段】この課題は、次の処理工
程: a)単結晶から半導体ウェーハを切り出し、 b)延性切削除去(duktilen Spanabtrag)により半導体
ウェーハ表面を加工し、 c)ウェーハ表面を仕上研磨し、 d)半導体ウェーハを洗浄する ことを含む、基礎材料として半導体素子に適した半導体
ウェーハの製造法により解決される。
【0009】1つの処理工程で達成される大部分の材料
除去が、半導体ウェーハ表面の延性切削(duktilen Zers
panung)に特に有利であることが判明している。意外な
ことに、本発明による方法を用いて、ソーによる粗い半
導体ウェーハから出発して、機械的平坦化工程、例えば
ラップ法および/または研削法ならびにエッチング工程
が省略されうるような高品質の表面が生じる。有利に、
延性切削除去による加工は、半導体ウェーハの表側の面
だけではなく、裏面でも実施される。好ましくは、素子
が配置される半導体ウェーハの表側の面のみを、仕上研
磨にかける。仕上研磨の後に、半導体ウェーハを、洗
浄、例えば湿式洗浄にかける。
【0010】有利に、半導体ウェーハの中へフライス工
具が入り込む(Eindringen)のを軽減するために、延性切
削除去による半導体ウェーハ表面の加工前に、半導体ウ
ェーハのエッジは丸み付けされる。好ましくは、半導体
ウェーハのエッジは、延性切削除去後または丸み付け後
に、研磨される。
【0011】場合により、延性切削除去による半導体ウ
ェーハ表面の加工後に、表面を除去研磨にかける。僅か
なアモルファス化深さ(Amorphisierungstiefe)を有する
殆ど破壊のない表面に基づいて、除去研磨の材料除去
は、好ましくは10μm未満および特に好ましくは5μ
m未満に低下する。有利に、除去研磨は、半導体ウェー
ハの表側の面ならびに裏面で実施される。
【0012】延性切削除去による半導体ウェーハ表面の
加工を含む本発明による方法は、また除去研磨を代替す
ることができるだけではなく、減少した材料除去により
除去研磨を簡素化することができる。連続的な平坦化工
程ならびにエッチング工程を維持する場合には、このこ
とは有利である。このような方法は、例えば技術水準に
よりラップ仕上されかつエッチングされたウェーハの裏
面が得られるよう努める場合、または研削−スライス研
削(Grind-Slice grind)(ドイツ連邦共和国特許第37
37540C1号明細書参照)に関して極めて低いワー
プ値(Warpwert)を達成すべき場合に、好ましい。
【0013】更に、基礎材料として半導体素子に適した
半導体ウェーハの製造法は、単結晶から半導体ウェーハ
を切り出した後に、表側の面および裏面を、順次にかま
たは同時にラップ仕上および/または研削し、引続きエ
ッチング混合物中で半導体ウェーハをエッチングするこ
とを含む。エッチングした後に、半導体ウェーハの表側
の面の加工は、延性切削除去により行われる。引続き、
表側の面を、仕上研磨にかける。
【0014】従って、本発明の課題は、また、次の処理
工程: a)単結晶から半導体ウェーハを切り出し、 c)半導体ウェーハの表側の面および裏面の一方または
両方を順次にかまたは同時にラップ仕上するか、または
研削し、 d)エッチング混合物中で半導体ウェーハをエッチング
し、 e)延性切削除去により半導体ウェーハの表側の面を加
工し、 g)半導体ウェーハの表側の面を仕上研磨し、 h)半導体ウェーハを洗浄する ことを含む、基礎材料として半導体素子に適した半導体
ウェーハの製造法により解決される。
【0015】有利に、延性切削除去による半導体ウェー
ハ表面の加工前に、半導体ウェーハのエッジは丸み付け
され、有利に延性切削除去後に研磨される。仕上研磨後
に、研磨剤残留物は、引続き洗浄、例えば湿式洗浄によ
り除去される。
【0016】半導体ウェーハ表面の延性フライス削り(d
uktilen Fraesen)は、好ましくは一粒(Einkorn)−ダイ
ヤモンドで実施される。この除去法は、刃、好ましくは
ダイアモンド刃下での局所的に極めて高い圧力の作用に
より、脆弱で硬い半導体材料を可塑化させるのに用いら
れ、かつこれにより延性切削を可能にする。加工される
表面は、ダイアモンドおよび金属不含の冷却剤および/
または潤滑剤とのみ接触されるので、汚染、殊に金属の
種類の汚染が観察されない。
【0017】延性切削除去により脆弱で硬い原材料を加
工する場合に、刃、好ましくはダイヤモンド刃は、加工
すべき平面について負のすくい角で運動する。殊に半導
体ウェーハを加工する場合に、刃の下の切断帯域中で準
静的な圧力状態(Druckverhaeltnis)を支配していなけれ
ばならず、その結果、延性切削除去に必要な相転移が起
こりうることが見い出された。例えば、ダイヤモンド構
造を有するケイ素から、金属β−スズ構造への相転移
は、10GPaを上回る圧力で起こる。
【0018】均質な延性切削除去を達成するためには、
刃のエネルギーは、半導体ウェーハが局所的に変形する
ことなく、ウェーハ表面に導入されなければならない。
このためには、有利に、半導体ウェーハは、適したキャ
リヤに取り付けられる。取り付けの際に、半導体ウェー
ハの一方の面とキャリヤとの間の形状接続および伝力接
続的な(form- und kraftschluessig)結合は、例えば付
着、粘着、接合または真空の使用により生じる。半導体
ウェーハの表側の面をフライス削りする際に、キャリヤ
は、好ましくは、例えば軟質の受け台(Auflage)によ
り、うねりを減少させる作用(wellenreduzierende Wirk
ung)を有する。また、場合により、半導体ウェーハの裏
面がフライス削りされている場合には、キャリヤは好ま
しくは硬質の受け台を有する。キャリヤに取り付けられ
た半導体ウェーハは、フライス削りの間に、送り運動(V
orschubbewegung)またはインフィード運動(Zustellbewe
gung)が行われ;刃は回転する。送り値またはインフィ
ード値は、好ましくは50〜300mm/分にあり;フ
ライス主軸の回転数は、好ましくは1500〜1000
0 1/分にある。刃のジオメトリー(すくい角)は、
好ましくは−60゜と0゜との間にある。切込み深さ(S
chneidtiefe)は、好ましくは1.5〜150μm、特に
好ましくは50〜100μm、殊に20〜40μmにあ
る。切込み深さは、好ましくは、先行する処理工程によ
り破壊される結晶範囲が完全に除去されるように選択さ
れる。
【0019】延性加工の間に、刃の範囲内の処理帯域に
は、十分な量の冷却剤および潤滑剤が供給されなければ
ならない。冷却剤および潤滑剤は、好ましくは、水、水
性および非水性の油、ゲル、脂肪およびワックスならび
にこの冷却剤および潤滑剤の任意の混合物を含む冷却剤
および潤滑剤の群から選択される。
【0020】基礎材料として半導体素子に適した半導体
ウェーハを製造する本発明による方法は、以下に、実験
の記載に基づき説明されている。
【0021】
【実施例】ソーによる粗い半導体ウェーハは、まず最初
に、その裏面を適したキャリヤ上に取り付けた。引続
き、キャリヤを、ダブルカロッテンスピンドル(Doppelk
alottenspindel)を有する生産フライス盤(Planfraese)
の、空気で支持した工作物支持台(Werkstueckschlitte
n)の中で使用した。ついで半導体ウェーハの表側の面の
延性加工を行った。引続き、半導体ウェーハの裏面の延
性加工を繰り返した。
【0022】延性切削除去により加工した半導体ウェー
ハ表面を試験した。意外なことに、約50nmの深さを
有するフライス削り構造(Fraesstruktur)の外側に、検
出可能な結晶破壊が存在しないことが見い出された。こ
うして製造した半導体ウェーハを、引続きエッジに沿っ
て研磨した。
【0023】引続き、表面の仕上研磨を、技術水準によ
る研磨機で実施し、その際、まず最初に裏面、ついで表
側の面を加工した。この際、表面の研磨段階における除
去は、それぞれ約1μmであった。一連の製造を、湿式
洗浄で終了した。
【0024】本発明による方法で、基礎材料として半導
体素子に適した半導体ウェーハを製造することに成功し
ている。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 基礎材料として半導体素子に適した半導
    体ウェーハを製造する方法において、次の処理工程: a)単結晶から半導体ウェーハを切り出し、 b)延性切削除去により半導体ウェーハ表面を加工し、 c)ウェーハ表面を仕上研磨し、 d)半導体ウェーハを洗浄する ことを特徴とする、基礎材料として半導体素子に適した
    半導体ウェーハの製造法。
  2. 【請求項2】 延性切削除去による半導体ウェーハの加
    工を、表側の面ならびに裏面に行う、請求項1記載の方
    法。
  3. 【請求項3】 延性切削除去による半導体ウェーハ表面
    の加工後に、表面を除去研磨にかける、請求項1または
    2記載の方法。
  4. 【請求項4】 基礎材料として半導体素子に適した半導
    体ウェーハを製造する方法において、次の処理工程: a)単結晶から半導体ウェーハを切り出し、 c)半導体ウェーハの表側の面および裏面の両方を、順
    次にかまたは同時にラップ仕上するかまたは研削し、 d)半導体ウェーハをエッチング混合物中でエッチング
    し、 e)半導体ウェーハの表側の面を延性切削除去により加
    工し、 g)半導体ウェーハの表側の面を仕上研磨し、 h)半導体ウェーハを洗浄する ことを特徴とする、基礎材料として半導体素子に適した
    半導体ウェーハの製造法。
  5. 【請求項5】 半導体ウェーハのエッジを、延性切削除
    去による半導体ウェーハ表面の加工前に丸み付けし、延
    性切削除去の後に研磨する、請求項4記載の方法。
JP2000188224A 1999-06-24 2000-06-22 半導体ウェーハの製造法 Pending JP2001035823A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19928949.2 1999-06-24
DE1999128949 DE19928949A1 (de) 1999-06-24 1999-06-24 Verfahren zur Herstellung einer Halbleiterscheibe

Publications (1)

Publication Number Publication Date
JP2001035823A true JP2001035823A (ja) 2001-02-09

Family

ID=7912382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000188224A Pending JP2001035823A (ja) 1999-06-24 2000-06-22 半導体ウェーハの製造法

Country Status (2)

Country Link
JP (1) JP2001035823A (ja)
DE (1) DE19928949A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140104396A (ko) * 2013-02-20 2014-08-28 램 리써치 코포레이션 플라즈마 프로세싱 장치들의 경질 및 취성 부품들에 대한 연성 모드 머시닝 방법들

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004031966A1 (de) * 2004-07-01 2006-01-19 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3169120B2 (ja) * 1995-07-21 2001-05-21 信越半導体株式会社 半導体鏡面ウェーハの製造方法
DE19636055A1 (de) * 1996-09-05 1998-03-12 Wacker Siltronic Halbleitermat Verfahren zur materialabtragenden Bearbeitung der Kante einer Halbleiterscheibe

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140104396A (ko) * 2013-02-20 2014-08-28 램 리써치 코포레이션 플라즈마 프로세싱 장치들의 경질 및 취성 부품들에 대한 연성 모드 머시닝 방법들
JP2014160817A (ja) * 2013-02-20 2014-09-04 Lam Research Corporation プラズマ処理装置の硬質脆性構成要素のための延性モード機械加工方法
KR102212055B1 (ko) 2013-02-20 2021-02-04 램 리써치 코포레이션 플라즈마 프로세싱 장치들의 경질 및 취성 부품들에 대한 연성 모드 머시닝 방법들

Also Published As

Publication number Publication date
DE19928949A1 (de) 2001-01-04

Similar Documents

Publication Publication Date Title
CN100365774C (zh) 半导体晶片的制造方法及晶片
KR100955962B1 (ko) 반도체 웨이퍼 제조방법 및 이에 사용되는 와이어 소
JP2894153B2 (ja) シリコンウエーハの製造方法、およびその装置
US5855735A (en) Process for recovering substrates
JP6244962B2 (ja) 半導体ウェーハの製造方法
JP3658454B2 (ja) 半導体ウェハの製造方法
WO2013187441A1 (ja) 半導体ウェーハの製造方法
JP5600867B2 (ja) 半導体ウェーハの製造方法
JP2009233794A (ja) シリコンブロックの研削研磨機及びシリコンウエハの加工方法
US6753256B2 (en) Method of manufacturing semiconductor wafer
US6284658B1 (en) Manufacturing process for semiconductor wafer
EP1145296B1 (en) Semiconductor wafer manufacturing method
CN106378671A (zh) 一种大尺寸的CdS单晶片的减薄工艺
CN110314896A (zh) 一种半导体衬底材料抛光方法
KR19980087341A (ko) 웨이퍼홀더 및 반도체 웨이퍼의 제조방법
JP2005028550A (ja) 結晶方位を有するウエーハの研磨方法
JP3648239B2 (ja) シリコンウエハの製造方法
JP2588326B2 (ja) 半導体ウエーハの製造方法
JP2001035823A (ja) 半導体ウェーハの製造法
JPH11348031A (ja) 半導体基板の製造方法、外面加工装置及び単結晶インゴット
US6969302B1 (en) Semiconductor wafer grinding method
JP2005205543A (ja) ウエーハの研削方法及びウエーハ
JPH07100737A (ja) 半導体ウエーハの研磨方法
JP2642538B2 (ja) 半導体ウエーハの製造装置
JP4154683B2 (ja) 高平坦度裏面梨地ウェーハの製造方法および該製造方法に用いられる表面研削裏面ラップ装置