KR20040111463A - 반도체웨이퍼의 제조방법 및 웨이퍼 - Google Patents

반도체웨이퍼의 제조방법 및 웨이퍼 Download PDF

Info

Publication number
KR20040111463A
KR20040111463A KR10-2004-7015613A KR20047015613A KR20040111463A KR 20040111463 A KR20040111463 A KR 20040111463A KR 20047015613 A KR20047015613 A KR 20047015613A KR 20040111463 A KR20040111463 A KR 20040111463A
Authority
KR
South Korea
Prior art keywords
wafer
mirror
polishing
chamfering
back surface
Prior art date
Application number
KR10-2004-7015613A
Other languages
English (en)
Other versions
KR100909140B1 (ko
Inventor
기다다카히로
미야자키세이이치
니시무라가즈히코
하야시노부유키
아라이가쯔노리
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20040111463A publication Critical patent/KR20040111463A/ko
Application granted granted Critical
Publication of KR100909140B1 publication Critical patent/KR100909140B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

본 발명은, 알칼리에칭을 한 웨이퍼를 연마하는 것에 있어서, 웨이퍼 바깥둘레부의 링 형상의 늘어짐이 없는 웨이퍼를 제조할 수 있는 반도체 웨이퍼의 제조방법 및 웨이퍼 바깥둘레부의 링 형상의 늘어짐이 없는 웨이퍼를 제공한다. 본 발명은, 원료웨이퍼의 이면의 모따기부 경계의 면 안쪽의 일부까지 거울면연마되도록 이면부분연마 및 거울면모따기를 하는 이면부분연마 거울면모따기 공정와, 이면부분연마 및 거울면모따기된 웨이퍼의 이면을 지지하여 해당 웨이퍼의 표면을 거울면연마하는 표면연마공정을 갖도록 하였다.

Description

반도체웨이퍼의 제조방법 및 웨이퍼{SEMICONDUCTOR WAFER MANUFACTURING METHOD AND WAFER}
반도체웨이퍼는, 종래, 도 7의 플로우차트에 나타내는 것과 같은 순서에 의해서 제조되어 있었다. 이 종래의 반도체웨이퍼의 제조방법은, 실리콘 등의 단결정 막대를 얇은 판 형상의 웨이퍼로 절단하는 슬라이스공정(단계 100)과, 얻어진 웨이퍼의 둘레가장자리부를 모따기 가공하는 모따기 공정(단계 102)과, 모따기 가공된 웨이퍼에 대하여 래핑처리를 실시하는 래핑공정(단계 104)과, 래핑처리된 웨이퍼에 에칭처리를 실시하는 에칭공정(단계 106)과, 에칭처리된 웨이퍼의 적어도 표면을 거울면 연마하는 거울면 연마공정(단계 108)으로 구성되어 있다. 또, 본 명세서에 있어서는, 거울면 연마처리 전의 웨이퍼를 원료웨이퍼라는 경우가 있다.
이중, 모따기 가공(모따기 공정)은, 실리콘 등의 단결정이 상당히 단단하면서도 연하여, 웨이퍼 둘레가장자리부에 모따기 가공을 실시하지 않으면, 반도체웨이퍼의 제조공정 및 디바이스의 제조공정에 있어서, 누락이나 칩이 발생하여, 제조생산비율의 저하나 디바이스의 특성열화를 초래하기 때문에, 불가결한 공정이다. 이 모따기 가공방법으로서는, 주로, 화학적인 방법으로 웨이퍼의 둘레가장자리를 둥글게 하는 방법과, 숫돌을 사용하여 기계적으로 둘레가장자리의 모따기 가공을 하는 방법이 있지만, 근년의 웨이퍼의 대(大)구경화의 경향 중에서, 웨이퍼의 품질의 안정성과 치수정밀도의 장점으로부터, 후자의 기계적인 방법이 일반적으로 채용되어 있다.
이러한 기계적인 방법으로 웨이퍼의 둘레가장자리를 가공하기 위해서는 웨이퍼를 강하게 유지해야 하지만, 둘레가장자리의 가공이라는 사항의 성질상, 이 웨이퍼의 유지는, 웨이퍼의 주된 면을 사용하여 행하여지고, 그 때, 웨이퍼의 주된 면에 상처나 오물이 붙기 쉽다. 그러나, 웨이퍼의 주된 면은, 디바이스의 패턴을 그리는 면이 되기 때문에, 웨이퍼의 주된 면의 상처나 오물은 극력 피하지 않으면 안 된다. 그래서, 모따기 가공을, 단결정 막대로부터 웨이퍼를 잘라낸 직후에 행하여, 모따기 가공을 한 후에, 웨이퍼의 주된 면을 연삭하여 웨이퍼의 두께를 균일하게 하는 래핑을 하여, 모따기 가공시에 웨이퍼의 주된 면에 붙은 상처나 오물을 제거하는 것이 일반적이다.
그런데, 근년의 고집적화가 진행하는 반도체기술 중에서, 웨이퍼의 모따기 가공면의 평탄도 및 치수의 정밀도의 향상이 요구되고 있다. 종래, 모따기 가공시에, 생산성을 희생하여 숫돌로서 사이즈가 작은 숫돌가루를 사용함으로써 모따기 가공면의 평탄도를 향상시킴과 동시에, 모따기 가공을 하는 기계의 정밀도나 제어의 기술을 개선함으로써, 모따기 가공면의 치수의 정밀도를 향상시켜 왔다.
그러나, 모따기 가공 다음에 래핑을 하면, 모따기 가공면의 평탄도나 치수의 정밀도의 향상이라고 하는 품질개선의 효과가 저감되어 버린다. 즉, 래핑은, 모따기 가공된 웨이퍼를 위 정반(定盤)과 아래 정반에 끼워, 랩 액에 숫돌가루를 섞은 것(연마제)을 웨이퍼와 위 정반 및 아래 정반의 사이에 넣어, 압력을 가하면서 문질러 합치는 것에 의해 웨이퍼의 주된 면을 깎는 것에 따라 행하여지지만, 그 때, 웨이퍼를 유지하기 위해서 웨이퍼 유지기구가 사용된다. 이 웨이퍼 유지기구와 웨이퍼의 사이에 숫돌가루가 들어가, 웨이퍼의 둘레끝단부분도 깎이고, 웨이퍼의 형상이 악화된다. 또한, 래핑으로 사용되는 숫돌가루는, 모따기 가공으로 사용되는 숫돌가루에 비교해서 거칠기 때문에, 모따기 가공면의 거칠기가 증대하고, 그 결과, 모따기 가공면의 평탄도나 치수의 정밀도는, 모따기가공 종료시점의 수준을 유지할 수 없는 것이다.
그래서, 래핑을 한 후에 모따기 가공을 하는 경우가 있다. 이에 따라 모따기가공 종료시점의 모따기 가공면의 평탄도 및 치수의 정밀도를 손상하는 일없이, 반도체 웨이퍼를 제조할 수 있다. 또한, 래핑이 끝난 웨이퍼는 두께가 균일하게 되어 있기 때문에, 계속되는 모따기 가공시에, 모따기 가공면의 치수의 정밀도를 확보하는 것이 용이하게 된다고 하는 이점도 있다.
그 후, 산(酸)에칭이나 알칼리에칭처리가 행하여져, 래핑 등에서 생긴 가공변형 등의 제거를 한다.
웨이퍼를 연마함에 있어서는, 여러 가지의 형태가 있지만, 예를 들면 웨이퍼를 연마블록에 붙이고, 그 연마블록으로 웨이퍼를, 연마테이블에 붙여진 연마크로스에 눌러 붙여서, 웨이퍼를 연마크로스에 미끄럼접촉시켜 연마하고 있다. 그런데, 웨이퍼를 연마블록에 붙이는 방식으로서는, 왁스를 사용하여 웨이퍼를 붙이는 왁스마운트방식과 왁스를 사용하는 일없이 진공흡착 등에 의해서 유지하는 왁스레스마운트방식이 있다. 왁스레스방식은 왁스마운트방식에 비해 웨이퍼의 연마블록에의 부착작업이나 떼기 작업이 불필요한 동시에, 연마 후의 웨이퍼세정이 용이하기 때문에, 생산성 및 비용면에서 유리하다. 그러나, 연마웨이퍼의 평탄도, 연마 슬러리에 의한 웨이퍼이면의 국부적 에칭 등의 점에서 문제가 있고, 현재는 왁스마운트방식이 주류이다.
이 왁스마운트방식에서는, 웨이퍼를 진공흡착기로 흡착하고, 왁스를 웨이퍼이면에 도포하고, 그 웨이퍼이면을 아래쪽을 향하여, 연마블록의 가까이에서 진공흡착기에 의한 흡착을 해제하여, 웨이퍼를 스스로의 무게로 연마블록상에 낙하시키는 것에 의해, 웨이퍼를 연마블록에 붙이고 있다. 혹은, 에어패드가 조립해 넣어진 진공흡착기에서, 왁스도포 후의 웨이퍼를 그대로 혹은 뒤로 젖혀, 웨이퍼이면의 중앙부를 연마블록에 눌러 붙여, 이 상태로 진공흡착기에 의한 흡착을 해제함으로써, 웨이퍼를 연마블록에 붙이고 있다. 이 연마블록으로서는 봉규산염(borosilica te)유리 등의 유리제, 알루미나나 탄화규소 등의 세라믹제의 것이 사용되고 있다. 웨이퍼의 평탄도에 대한 요구가 엄격해짐에 따라서 강성이 높은 세라믹제의 연마블록이 주류가 되고 있다.
또한 웨이퍼의 표리양면을 동시에 연마하는 방법이나 웨이퍼 이면을 가벼운폴리시(polish)를 하여 고평탄도인 웨이퍼를 얻기 위한 공정을 갖는 경우도 있다.
이와 같이, 종래의 웨이퍼의 제조에서는, 단결정 실리콘 잉곳을 슬라이스하여 실리콘 웨이퍼를 제작한 후, 이 실리콘 웨이퍼에 대하여 모따기, 래핑, 에칭 등의 각 공정이 순차 실시되고, 이어서 적어도 웨이퍼 주된 면을 거울면화하는 연마가 실시된다. 또한 더욱 원통 버프 등을 사용하여 모따기 부분을 거울면화하는 거울면 모따기를 하도록 되어 있다.
그런데, 최종적인 형상은 웨이퍼의 연마공정에서 결정되지만, 그 이전의 공정(연마 전의 공정)의 웨이퍼의 상태에 의해 연마공정에서의 평탄도에 크게 영향을 준다.
요컨대, 예를 들면 전(前)공정의 에칭 후의 웨이퍼(이하, CW라 약칭하는 경우가 있다)의 형상이 연마 후의 형상에도 영향을 주고, 예를 들면 에칭이 산(酸)에칭인 경우는 굴곡이 크고 평탄도의 개선이 어렵다. 이 굴곡을 작게 함으로써 평탄도의 개선을 하고 있지만, 이것은 알칼리에칭과 산에칭의 조합이나, 알칼리에칭 등의 개량에 의해 실시되고 있다.
그러나, 평탄도 개선을 위해 및 비용적인 면에서 알칼리에칭을 하는 것이 유리하지만, 이러한 에칭액으로서는 연마 후 웨이퍼 바깥둘레부에 링 형상의 늘어짐이 관찰되어 국부적인 평탄도의 악화가 생겨버렸다.
알칼리에칭에 의해 웨이퍼면내의 SFQR는 현저히 개선되었지만, 상기의 것과 같은 바깥둘레부의 늘어짐에 의해 SFQRmax치로서는 악화되어 버려 웨이퍼전체의 평가로서는 그다지 고평탄도라고 평가되지 않았다. 특히 근년에서는 웨이퍼 바깥둘레부까지 고평탄도인 웨이퍼가 요구되고 있고, 바깥둘레부의 늘어짐의 영향에 의해 알칼리에칭의 장점을 살릴 수 없었다.
SFQR(Site Front Least Squares Range)이란, 평탄도에 관해서 표면기준의 평균평면을 사이트마다 산출하여, 그 면에 대한 요철의 최대치를 나타낸 값(설정된 사이트내에서 데이터를 최소 제곱법으로 산출한 사이트내 평면을 기준평면으로 하여, 이 평면으로부터의 +측, -측 각각 최대 변위량의 절대치의 합이고 각 사이트마다 평가된 값)이고, SFQRmax는 웨이퍼 상의 전 사이트의 SFQR 중의 최대치이다.
알칼리에칭에서는 면내의 SFQR치는 좋지만, 바깥둘레부가 늘어지고 있기 때문에, 바깥둘레부에 SFQRmax치가 존재하여, 외관상 웨이퍼 품질을 악화시키고 있다.
본 발명은, 고평탄도를 실현하는 반도체웨이퍼(이하, 간단히 웨이퍼라고 하는 경우가 있다)의 제조방법에 관한 것으로, 특히 알칼리 에칭공정을 갖는 반도체웨이퍼의 제조공정, 또한 왁스마운트 방식에 의한 연마공정을 갖는 반도체웨이퍼의 제조공정에 있어서 고평탄도의 웨이퍼를 제조하는 방법에 관한 것이다.
도 1은, 본 발명의 반도체웨이퍼의 제조방법의 공정 순서의 일례를 나타내는 플로우차트이다.
도 2는, 본 발명의 반도체웨이퍼의 제조방법의 공정 순서의 다른 예를 나타내는 플로우차트이다.
도 3은, 실시예 1 및 2 및 비교예 1에 있어서의 원료웨이퍼 형상 및 연마 후의 웨이퍼 형상을 나타내는 그래프 및 지도이다.
도 4는, 거울면 모따기 장치의 일례를 나타내는 개략적인 측면설명도이다.
도 5는, 연마장치의 일례를 나타내는 개략적인 측면설명도이다.
도 6은, 본 발명방법에 의해서 연마된 웨이퍼를 나타내는 설명도로, (a)는 웨이퍼 표면 및 (b)는 웨이퍼 이면을 나타낸다.
도 7은, 종래의 반도체 웨이퍼의 제조방법의 공정의 일례를 나타내는 플로우차트이다.
본 발명은, 이러한 문제점에 감안하여 이루어진 것으로, 알칼리에칭을 한 웨이퍼(CW)를 연마하는 것에 있어서, 웨이퍼 바깥둘레부의 링 형상의 늘어짐이 없는 웨이퍼를 제조할 수 있는 반도체 웨이퍼의 제조방법 및 웨이퍼 바깥둘레부의 링 형상의 늘어짐이 없는 웨이퍼를 제공하는 것을 목적으로 하고 있다.
본 발명의 반도체 웨이퍼의 제조방법의 제 1 형태는, 원료웨이퍼의 이면의 모따기부 경계의 면 안쪽의 일부까지 거울면 연마되도록 이면부분 연마 및 거울면 모따기를 하는 이면부분 연마 거울면 모따기 공정과, 이면부분 연마 및 거울면 모따기된 웨이퍼의 이면을 지지하여 해당 웨이퍼의 표면을 거울면 연마하는 표면연마공정을 갖는 것을 특징으로 한다.
본 발명의 반도체웨이퍼의 제조방법의 제 2 형태는, 원료웨이퍼의 이면의 모따기부 경계의 면 안쪽의 일부를 거울면 연마하는 이면부분 연마공정과, 이면부분 연마된 웨이퍼의 이면을 지지하고 해당 웨이퍼의 표면을 거울면 연마하는 표면연마공정을 갖는 것을 특징으로 한다. 이 이면부분 연마된 웨이퍼를 거울면 모따기 가공한 후, 웨이퍼표면을 거울면 연마할 수도 있다.
상기 제 1 및 제 2 형태와 같이 원료웨이퍼의 이면의 모따기부 경계의 면 안쪽의 일부를 거울면화한 후, 웨이퍼 표면을 연마함으로써 웨이퍼 바깥둘레부의 늘어짐을 방지하여, 웨이퍼 바깥둘레부까지 고평탄도인 웨이퍼를 제조할 수 있다.
특히 웨이퍼 표면을 거울면 연마하는 표면연마공정에서의 연마방식이 왁스마운트방식이면 바람직하다.
이 원료웨이퍼로서는 알칼리에칭되어 있는 웨이퍼를 사용하는 것이 바람직하다. 특히 알칼리에칭된 웨이퍼를 사용하면, 굴곡이 적은 고평탄도의 웨이퍼를 얻을 수 있다.
본 발명의 반도체 웨이퍼의 제조방법의 제 3 형태는, 단결정 막대를 얇은 판자형상의 웨이퍼로 절단하는 슬라이스공정과, 얻어진 웨이퍼를 모따기 가공하는 제 1 모따기공정과, 모따기 가공된 웨이퍼에 대하여 래핑처리를 실시하는 래핑공정과, 래핑처리된 웨이퍼에 다시 모따기가공을 실시하는 제 2 모따기공정과, 다시 모따기 가공이 실시된 웨이퍼에 알칼리에칭처리를 실시하는 에칭공정과, 에칭처리된 웨이퍼에 대하여 웨이퍼이면의 모따기부 경계의 면 안쪽의 일부까지 거울면 연마되도록 이면부분연마 및 거울면 모따기를 하는 이면부분연마 거울면 모따기공정과, 이면부분연마 및 거울면 모따기된 웨이퍼의 이면을 지지하여 해당 웨이퍼의 표면을 거울면 연마하는 표면연마공정으로 이루어지는 것을 특징으로 한다. 이러한 공정에 의해 고평탄도의 웨이퍼를 제조할 수 있다.
본 발명의 반도체웨이퍼의 제조방법의 제 4 형태는, 단결정 막대를 얇은 판자형상의 웨이퍼로 절단하는 슬라이스공정과, 얻어진 웨이퍼를 모따기 가공하는 제 1 모따기 공정과, 모따기 가공된 웨이퍼에 대하여 래핑처리를 실시하는 래핑공정과, 래핑처리된 웨이퍼에 다시 모따기 가공을 실시하는 제 2 모따기공정과, 다시 모따기 가공이 실시된 웨이퍼에 알칼리에칭처리를 실시하는 에칭공정과, 에칭처리된 웨이퍼의 이면의 모따기부 경계의 면 안쪽의 일부를 거울면 연마하는 이면부분 연마공정과, 이면부분 연마된 웨이퍼의 이면을 지지하여 해당 웨이퍼의 표면을 거울면 연마하는 표면연마공정을 갖는 것을 특징으로 한다. 이 이면부분 연마된 웨이퍼를 거울면 모따기 가공한 후, 웨이퍼 표면을 거울면 연마할 수도 있다.
본 발명의 반도체웨이퍼의 제조방법의 제 1∼제 4 형태와 같이, 접착면의 모따기 경계부의 형상을 변화시켜 연마함으로써 바깥둘레 링 형상의 늘어짐이 감소하여, SFQRmax가 개선된다.
특히, 연마에 사용하는 웨이퍼의 이면의 모따기부 경계의 면 안쪽의 일부를 거울면 연마하는 범위가, 웨이퍼이면의 모따기부와 주된 면의 경계로부터 웨이퍼 중심을 향하여 1000㎛ 이하, 특히 500㎛∼700㎛ 정도의 범위까지를 거울면 연마해 두는 것이 바람직하다. 이와 같이 하면, 웨이퍼 표면의 평탄도가 좋아진다.
상기 표면연마공정에서, 상기 웨이퍼의 이면을 왁스로 접착·지지하여, 해당웨이퍼의 표면을 거울면 연마하도록 구성하는 것이 바람직하다.
이 표면연마공정은, 바꿔 말하면 왁스마운트방식에 의한 웨이퍼의 연마방법을 의미하지만, 더욱 구체적으로 표현하면, 왁스를 통해 웨이퍼의 이면을 붙여, 연마 슬러리를 공급하면서 해당 웨이퍼의 표면과 연마크로스를 미끄럼접촉시키는 것에 따라 해당 웨이퍼의 표면을 연마하는 방법이다.
본 발명의 웨이퍼는, 웨이퍼 표면이 거울면 연마된 면이고, 웨이퍼 이면이 알칼리에칭된 면인 웨이퍼에 있어서, 웨이퍼 이면의 모따기부 경계의 면 안쪽의 일부를 거울면 연마한 면으로 하여 그 거울면 연마한 면이 웨이퍼 모따기부와 주된 면의 경계에서 웨이퍼 중심을 향해서 500㎛∼700㎛의 범위인 것을 특징으로 한다.
특히, 본 발명의 웨이퍼에 있어서는, 웨이퍼 이면의 광택도가 40 ±5%이고, SFQRmax가 0.11㎛ 이하이도록 구성할 수가 있다.
본 발명의 반도체 웨이퍼의 제조방법에 의해 이러한 레벨의 웨이퍼를 용이하게 제조할 수가 있다. 또한, 본 발명의 웨이퍼는, 웨이퍼 바깥둘레부까지 고평탄도인 웨이퍼이고 디바이스공정에서의 생산제조비율 등의 향상으로 이어진다. 또한, 본 발명의 웨이퍼는, 웨이퍼 이면이 종래부터 존재하는 면 상태에 가깝기 때문에, 범용성도 크다.
이하에 본 발명의 실시의 형태를 첨부도면에 따라서 설명하지만, 도시한 예는 예시적으로 나타나는 것으로, 본 발명의 기술사상으로부터 일탈하지 않는 한 여러 가지의 변형이 가능한 것은 말할 필요도 없다.
반도체 웨이퍼의 전체적인 평탄도(웨이퍼면내의 평탄도)를 좋게 하기 위해, 여러 가지의 에칭처리가 행하여지지만, 예를 들면, 알칼리에칭과 산에칭의 조합이나, 알칼리에칭 등의 개량이 실시되어 있다. 이와 같이 평탄도 개선을 위해 및 비용적인 면에서 말하면, 알칼리에칭을 하는 것이 유리하지만, 알칼리에칭액을 사용하는 에칭으로서는 연마 후 웨이퍼 바깥둘레부에 링 형상의 늘어짐이 관찰되어 평탄도의 악화가 생겨 버렸다.
연마 후, 웨이퍼 바깥둘레부가 늘어져버리는 원인으로서는, 연마크로스가 깊이 들어가 웨이퍼 바깥둘레부를 과잉으로 연마하여 버리는 연마에서의 문제나, 예를 들면 왁스마운트방식에서는 왁스에서의 접착시에 바깥둘레부분이 불룩하게 올라온 상태로 접착되어 불룩하게 올라온 부분이 과잉으로 연마되어 버리는 접착시의 문제, 또한 연마전의 형상, 예를 들면 먼저 나타낸 알칼리에칭 후의 거칠기나 바깥둘레부 형상의 차이 등 원재료의 문제 등을 생각할 수 있다.
이러한 늘어짐이 발생하는 원인에 대해서 예의 조사한 바, 연마 중의 웨이퍼 바깥둘레로의 하중이 면내와 비교하여 높다고 생각되었다. 특히 원료웨이퍼의 바깥둘레부 형상이 문제이고, 늘어짐을 적게 하기 위해서는 거울면 모따기에 의해 알칼리에칭 후의 웨이퍼가 모나고 있는 모따기 경계부의 형상을 둥글게 변화시키는 것이 유효한 것을 알 수 있었다. 이에 따라 연마중의 웨이퍼 바깥둘레와 면내의 하중을 균일하게 제어할 수 있었다. 특히 왁스마운트방식에서는 효과가 크고 면내 들어간 부분의 왁스두께가 두꺼워져서, 그래서 탄성이 높아진다. 또한 연마 중의 바깥둘레부로의 응력이 분산하여, 바깥둘레 늘어짐이 보다 저감하는 것을 발견하여 본 발명을 완성시키었다.
본 발명의 반도체 웨이퍼의 제조방법의 안목은, 원료웨이퍼의 이면의 모따기부 경계의 면 안쪽의 일부를 거울면 연마하여, 이 이면부분 연마된 웨이퍼의 표면을 거울면 연마, 특히 왁스마운트방식으로 거울면 연마함으로써, 고평탄도의 웨이퍼를 제조하는 것에 있다.
상기한 원료웨이퍼의 이면의 모따기부 경계의 면 안쪽의 일부를 거울면 연마하는 것은, 거울면 모따기를 할 때에 원료웨이퍼의 이면의 모따기부 경계의 면 안쪽의 일부까지 거울면 연마되도록 하더라도 좋고, 또한 거울면 모따기 공정과는 다른 공정에서 이면의 일부의 거울면 연마를 하더라도 좋다. 또, 거울면 모따기 공정과는 다른 공정에서 이면의 일부의 거울면 연마를 한 경우에는, 거울면 모따기를 별도로 하는 것도 물론 가능하다.
도 1은 본 발명의 반도체웨이퍼의 제조방법의 공정 순서의 일예를 게시하는 플로우차트이다. 도 2는 본 발명의 반도체 웨이퍼의 제조방법의 공정 순서의 다른 예를 나타내는 플로우차트이다.
도 1에 있어서, 실리콘 등의 단결정 막대를 얇은 판자형상의 웨이퍼로 절단하는 슬라이스공정(단계 100), 얻어진 웨이퍼의 둘레가장자리부를 모따기 가공하는 제 1 모따기공정(단계 102) 및 모따기 가공된 웨이퍼에 대하여 래핑처리를 실시하는 래핑공정(단계 104)까지는, 상술한 종래의 반도체웨이퍼의 제조방법(도 7)과 마찬가지이다.
도 7의 종래 방법에서는, 래핑된 웨이퍼는 즉시 에칭되었지만, 본 발명방법에서는, 래핑된 웨이퍼는 다시 모따기 가공된다(제 2 모따기공정, 단계 105). 이 다시 모따기 가공이 실시된 웨이퍼에는 알칼리에칭처리가 실시된다(에칭공정, 단계 106). 이 에칭처리된 웨이퍼에 대해서는 이면부분연마 거울면모따기 가공이 실시된다(이면부분연마 거울면모따기 공정, 단계 107ab). 이 이면부분연마 거울면모따기 공정은, 모따기부만의 거울면 연마를 하는 거울면모따기 가공 이외에, 웨이퍼이면의 모따기부 경계의 면 안쪽의 일부까지도 거울면연마하는 이면부분 연마가공을 포함한다.
이 이면부분연마 거울면모따기가 행하여진 웨이퍼에 대해서는, 필요에 따라서, 웨이퍼이면에 대하여 가벼운 폴리싱(polishing)이 실시된다(이면 가벼운 폴리싱공정, 단계 107c). 이 거울면모따기 및 이면부분연마가 행하여지고 또는 이면의 가벼운 폴리싱이 행하여진 웨이퍼의 이면을, 예를 들면, 왁스로 접착하여 웨이퍼의 표면이 거울면 연마된다(표면연마공정, 단계 108).
또, 도 1에 나타낸 플로우차트에 있어서는, 이면부분연마 거울면모따기 공정(단계 107ab)은, 통상의 모따기부만의 거울면 연마를 하는 거울면모따기 가공과 웨이퍼이면의 모따기부 경계의 면 안쪽의 일부까지도 거울면 연마하는 이면부분 연마가공을 포함하고 있지만, 도 2에 나타내는 바와 같이 거울면모따기 가공과 이면부분 연마가공을 분리하여, 이면부분 연마공정(단계 107a) 및 거울면모따기 공정(단계 107b)으로서 따로따로 실시할 수도 있다. 또한, 이 경우, 필요에 따라서, 거울면모따기 공정(단계 107b)을 생략하는 것도 가능하다.
이하, 도 1의 본 발명의 반도체웨이퍼의 제조방법의 플로우차트에 나타낸 각 공정에 대해서 더욱 상세히 설명한다.
(슬라이스공정, 단계 100)
쵸크랄스키법 또는 플로트존법 등에 의해서 성장한 실리콘 등의 잉곳은, 우선, 슬라이스공정에 있어서, 안둘레칼날 슬라이서나 쇠톱에 의해 얇은 판자형상의 웨이퍼로 절단된다.
(제 1 모따기공정, 단계 102)
이어서, 단결정 막대로부터 잘라내어진 웨이퍼에 즉시 래핑을 하면, 웨이퍼의 둘레가장자리에 각이 있기 때문에, 래핑할 때에 웨이퍼가 빠지기 쉽고, 그 결과 발생한 칩, 누락에 의해서 래핑시에 웨이퍼에 상처가 발생하여 버린다. 미리 예비적인 모따기가공을 함으로써 웨이퍼의 누락을 방지하고, 웨이퍼에 상처가 발생하는 것을 방지하고, 또한, 래핑 종료시점의 웨이퍼의 주된 면의 평탄도의 열화를 방지한다.
이 단계에서 행하는 모따기 가공은, 원래의 모따기 가공과 비교해서, 거친 품질관리로 행하여지는 모따기 가공으로 충분하여, 정밀도적, 기능적으로 뒤떨어지는 염가인 모따기 가공기를 사용하여 할 수 있다. 예를 들면 연삭스테이지(진공 척)에 유지된 웨이퍼를 저속회전시키면서 고속회전하는 숫돌에 소정하중으로 눌러대는 것에 의해, 숫돌의 홈 형상에 추종하여 웨이퍼를 연삭하여, 모따기를 한다. 물론, 웨이퍼의 모따기 가공시에 통상 사용되고 있는 정밀도적, 기능적으로 뛰어난 모따기 가공장치를 사용하여 할 수도 있다. 이 때, 래핑전에 행하여지는 예비적인 모따기 가공에 있어서의 모따기 폭은, 래핑에 의해서 웨이퍼의 두께가 감소하여, 그에 따라서 모따기 폭이 감소하는 것을 고려하여, 래핑 종료시점에서의 모따기 폭을 정해 둔다.
(래핑공정, 단계 104)
실리콘 웨이퍼의 주된 면을 유리숫돌가루로서 주식회사 후지미 인코포레이티트사제 FO 숫돌가루 #1200 이상을 사용하여 래핑처리한다. 특히 #1500 이상이 바람직하다. 본 실시형태의 래핑공정으로 행하여지는 래핑방법의 구체적인 방법에 관해서 설명한다. 래핑방법은, 유성(遊星)캐리어에 웨이퍼를 유지하여, 그 캐리어를 유성운동시켜, 상하 랩 정반의 사이에서 양면 동시에 가공하는 래핑장치를 사용하였다. 유리숫돌가루로서 FO입자를 사용한다. FO 숫돌가루는 분쇄 알루미나계 미분(微粉)연마재이고, 갈색 알루미나질 숫돌가루와 지르콘질 숫돌가루가 혼합된 인조에메리(emery)연마재이다. 예를 들면, #1200의 숫돌가루는 평균 사이즈 약 7∼8㎛ 정도의 숫돌가루이다. 이 이상 잔 숫돌가루를 사용하는 것이 바람직하다. 이 정도의 입도를 가지는 숫돌가루를 사용하여, 알칼리에칭 전에 처리함으로써 깊은 피트의 발생 등을 막을 수 있다. 이러한 방법에 의해 양면에서 20㎛∼100㎛ 정도 래핑한다. 이와 같이 래핑하면 웨이퍼의 표면상태의 품질이 안정되어, 다음 공정에 바람직한 면 상태가 된다.
(제 2 모따기 공정, 단계 105)
본 발명의 반도체 웨이퍼의 제조방법에서는, 래핑을 한 후에 모따기 가공을 더욱 행한다. 제 2 모따기 공정에 있어서는, 제 1 모따기 공정과 같이 연삭스테이지(진공 척)에 유지된 웨이퍼를 저속회전시키면서 고속회전하는 숫돌에 소정 하중으로 눌러 대는 것에 의해, 숫돌의 홈 형상에 추종하여 웨이퍼를 연삭하여, 모따기를 하지만, 제 1 모따기 공정보다 정밀도적, 기능적으로 뛰어난 모따기 가공장치를 사용하여 행한다. 이에 따라 모따기가공 종료시점의 모따기 가공면의 평탄도 및 치수의 정밀도를 손상하는 일없이, 반도체 웨이퍼를 제조할 수 있다. 또한, 래핑이 끝난 웨이퍼는 두께가 균일하게 되어 있기 때문에, 계속되는 제 2 모따기 가공시에, 모따기 가공면의 치수의 정밀도를 확보하는 것이 용이하게 된다고 하는 이점도 있다. 래핑후에 하는 제 2 모따기 가공에 있어서의 모따기 폭은, 일반적으로400㎛∼500㎛이다.
상기 공정예는 바람직한 것을 설명한 것으로 특별히 한정되는 것이 아니라, 평면연삭공정을 더욱 추가하거나, 래핑공정과 평면연삭공정을 교체하거나 여러 가지의 공정이 생각된다. 이러한 공정을 실시함으로써, 어느 정도 고평탄도의 웨이퍼로 가공해 둔다.
(에칭공정, 단계 106)
다음에 에칭공정은, 알칼리에칭에 의해 하는 것이 바람직하다. 알칼리에칭액으로서 알칼리성분의 농도가 50중량% 이상의 알칼리수용액을 사용하여 에칭처리한다. 본 실시형태의 에칭액에 사용되는 알칼리성분은, 실리콘을 에칭하는 것이 가능하면 특별히 한정되는 것이 아니지만, 에칭능력의 점에서 수산화나트륨, 수산화칼륨 등의 알칼리금속의 수산화물이 바람직하고, 특히 바람직하게는 수산화나트륨이다. 또한 이것들의 알칼리성분을 단독으로 사용하더라도 좋고, 또한 복수의 알칼리성분을 혼합하여 사용하더라도 좋다. 예를 들면, 수산화나트륨과 수산화칼륨을 혼합하여 사용하더라도 좋고, 수산화나트륨 단독으로 사용하더라도 좋다.
또한, 본 발명의 에칭방법에 의해 에칭제거되는 실리콘 웨이퍼의 제거두께(에칭대)는, 래핑공정 이전의 공정에서 받은 가공변형을 제거할 수 있는 최소한도의 두께이면 좋고, 특별히 한정되는 것이 아니지만, 제거해야 하는 가공변형의 침입깊이의 불균형을 고려하면, 양면에서 15㎛∼40㎛의 범위 내가 된다. 이 실리콘 웨이퍼의 제거두께는, 주로 실리콘웨이퍼를 에칭액에 침지하는 시간을 조정함에 의해 제어된다. 또한, 반대로 실리콘웨이퍼의 침지시간은, 상기 에칭값과 에칭액의 농도와의 관계로 설정되는 것으로, 에칭대가 15㎛∼40㎛의 범위내가 되는 시간으로 설정되는 것이 바람직하고, 통상은 5분∼60분 정도이다. 또, 실리콘 웨이퍼를 에칭액에 침지할 때에, 균일하게 에칭되도록 웨이퍼를 흔들림 운동시키거나, 에칭액에 초음파 등을 인가하거나 하는 등의 종래 행하여지고 있는 방법을 본 발명에서 합하여 행하는 것은 임의이다. 이 알칼리에칭으로 웨이퍼의 광택도가 약 15%∼30%가 된다. 또, 광택도는, 일본공업규격 JIS Z 8741(거울면 광택도 측정방법)을 참고로 하여, 동 규격에서 지정한 거울면광택도계(gross meter SD)를 사용, 동 법에 준한 방법에 의해 측정하였다. 대물위치에 아무것도 두지 않은 상태의 휘도를 편의상 0%로 가상하여, 거울면화된 웨이퍼의 광택도를 100%로 설정한 조건에서 평가한 값이다.
(이면부분연마 거울면모따기 공정, 단계 107ab)
다음에 이면부분연마 거울면모따기 공정은, 예를 들면 도 4에 나타내는 것과 같은 거울면모따기 장치를 사용하여 실시한다. 도 4는 거울면모따기 장치의 일례를 나타내는 개략적인 측면설명도이다. 도 4에 있어서, 10은 거울면모따기 장치이고, 웨이퍼(W)를 유지·회전하는 웨이퍼회전장치(12)와 버프(14)가 원통형으로 부착된 회전드럼(16)을 갖고 있다. 원통형상 버프(14)는, 회전드럼(16)의 회전축(18)을 중심으로 매분 800회∼3000회 정도의 고속으로 회전하는 구조로 되어 있고, 원통형상 버프(polishing pad)(14)는 그 바깥둘레면에 밀접하여 전체 면을 커버하도록 첨부되어 있다. 웨이퍼(W)는 웨이퍼회전장치(12)에 파지(把持)되어, 회전드럼(16)에 대하여 약 45도∼55도의 각도로 경사진 상태로 회전축(20)을 중심으로 회전하는 동시에 상하로 가로지르는 구조로 되어 있다. 웨이퍼(W)와 원통형 버프(polishing pad)(14)의 접촉점 위에 노즐(22)을 배치하여, 가공액(24)을 정량적으로 공급하게 되어 있다. 가공시에는, 회전드럼(16)과 웨이퍼(W)의 쌍방을 회전하면서 웨이퍼(W)를 55도 정도 경사시켜 회전드럼(16)에 접촉시킨다. 웨이퍼(W)의 에지부의 앞끝단은, 원통형 버프(polishing pad)(14)속에 깊이 들어간 상태로 거울면연마 가공된다.
이 때, 웨이퍼이면의 거울면모따기의 들어가는 양(면 폭), 즉 이면의 모따기부 경계의 면 안쪽의 일부를 거울면 연마하는 범위가, 웨이퍼 모따기부와 주된 면의 경계에서 웨이퍼 중심을 향해서 1000㎛ 이하, 바람직하게는, 500㎛∼700㎛가 되도록 거울면 모따기한다.
본 발명에서는 웨이퍼이면의 바깥둘레부의 일부를 거울면화함으로써 효과를 얻을 수 있고, 그 범위는 웨이퍼 표면을 연마하는 연마장치나 연마조건에 의해 적절히 설정하는 것이 바람직하지만, 특히 웨이퍼 모따기부와 주된 면의 경계에서 웨이퍼 중심을 향해서 1000㎛ 정도의 범위까지, 바람직하게는 1000㎛ 이하 500㎛ 이상의 범위까지로 하면 좋다. 이러한 범위이면, 왁스마운트방식에 의한 연마장치에서도 충분한 평탄도를 얻을 수 있고, 또한 종래의 거울면모따기 장치를 사용하여, 사용하는 버프나 거울면모따기 조건을 연구하는 것만으로 용이하게 웨이퍼이면의 바깥둘레부의 일부를 거울면연마할 수 있다. 또 500㎛ 이하라도 평탄도의 개선에는 효과는 있지만, 금후 요구되는 레벨의 평탄도의 웨이퍼를 얻기 위해서는 500㎛이상, 특히 500㎛∼700㎛의 범위까지 거울면화하는 것이 바람직하다. 이와 같이함으로써 웨이퍼 바깥둘레부까지 고평탄도인 웨이퍼이고, 또한 웨이퍼 이면은 종래 사용되고 있는 에칭면과 동등한 웨이퍼를 얻을 수 있어, 디바이스 공정에서의 취급 등도 용이해진다.
거울면모따기의 들어간 양은 웨이퍼의 회전드럼에 대한 각도의 조정이나 버프의 성질에 의해 제어가 가능하지만, 특히 제 1 모따기 공정, 래핑공정, 제 2 모따기 공정이라는 것과 같이 래핑공정의 전후에 모따기의 공정을 실시한 웨이퍼에 대해서, 거울면모따기를 하면 거울면모따기의 들어간 양을 정확히 제어할 수 있고 면 폭의 격차도 적게 제어할 수 있다.
또, 도 1의 플로우차트로서는, 이면부분연마 거울면모따기 공정(단계 107ab)에 있어서, 통상의 거울면모따기 가공과 웨이퍼 이면의 모따기부 경계의 면 안쪽의 일부까지도 거울면연마하는 이면부분 연마가공을 동시에 하는 예가 나타나 있지만, 도 2의 플로우차트에 나타나는 바와 같이 이면부분 연마가공을 하는 이면부분 연마공정(단계 107a)과 거울면모따기 공정(단계 107b)을 따로따로 실시하더라도 좋은 것은 상술한 바와 같다.
(웨이퍼이면의 가벼운 폴리싱 공정, 단계 107c)
또한 극히 조금 웨이퍼 이면(주면)을 연마하더라도 좋다. 이러한 공정은 반드시 넣을 필요는 없지만, 이면의 광택도의 조정이나, 평탄도의 향상을 위해, 넣어도 좋다. 일반적으로 사용되고 있는 연마장치를 사용하여 이면의 연마대를 극히 조금(1㎛ 이하) 연마한다.
이러한 웨이퍼 이면의 가벼운 폴리싱 공정을 넣음으로써, 웨이퍼 이면의 광택도를 같게 할 수 있어, 광택도 40 ±5% 정도의 이면을 얻을 수 있다.
(표면연마공정, 단계 108)
마지막으로, 표면연마공정에서, 웨이퍼의 표면의 거울면연마를 한다. 본 실시형태에서는 왁스마운트방식을 사용한 연마방식을 예로서 웨이퍼의 한 주된 면(표면)측을 거울면연마한다. 이 연마에서는, 예를 들면 도 5에 나타내는 것과 같은 연마장치가 사용된다. 도 5는 연마장치의 개략적인 측면설명도이다.
도 5에 있어서, 30은 연마장치이고, 연마테이블(31), 연마제 공급수단(32), 연마헤드(33), 헤드회전수단(도시하지 않음) 및 테이블 회전수단(도시하지 않음)을 구비하고 있다. 연마블록(35)으로의 왁스에 의한 웨이퍼(W)의 이면의 부착이 종료하면, 연마블록(35)을 연마헤드(33)의 아래쪽에 두고, 웨이퍼(W)의 표면을, 연마테이블(31) 위에 붙여진 연마크로스(34)에 접촉시킨다. 이어서, 연마헤드(33)를 내려 연마블록(35)을 통해 웨이퍼(W)의 표면을 연마크로스(34)에 눌러 붙인다. 헤드회전수단 및 테이블 회전수단을 구동시키는 한편으로, 연마제 공급수단(32)의 노즐로부터 연마 슬러리(36)를 공급하여 웨이퍼(W)의 표면과 연마크로스(34)를 미끄럼접촉시킴으로써 웨이퍼(W)의 표면을 연마한다. 연마가 종료하면, 연마헤드(33)를 올려 연마블록(35)을 집어내어, 웨이퍼(W)를 벗겨낸다. 연마블록(35)은 세라믹제의 블록으로서, 그 면(웨이퍼 부착면)에는 격자형상의 홈이 전체 면에 걸쳐 형성되어 있는 것이 통상 사용된다.
상술한 공정을 실시함으로써, 도 6에 모식적으로 나타낸 바와 같이 웨이퍼 표면(W1)은 고평탄도로 거울면연마되고, 또한 웨이퍼이면(W2)은 부분 거울면부(W2m)가 거울면연마되어 그 중심부가 상기 알칼리에칭의 면부(W2e)를 하고 있는 웨이퍼가 제조할 수 있다.
부분 거울면부(W2m)는 웨이퍼 모따기부와 주된 면의 경계로부터 웨이퍼중심을 향해서 1000㎛ 이하, 특히 500㎛∼700㎛의 범위까지 거울면으로 되어 있는 웨이퍼가 바람직하다. 또, 이 부분 거울면부(W2m)의 범위는, 웨이퍼 이면의 바깥둘레부의 일부를 거울면화하기 전의 단계에서는 웨이퍼 주된 면과 모따기부의 경계부분은 명확하고, 그 범위는 정확히 제어할 수 있지만, 거울면모따기를 한 웨이퍼는, 주된 면과 모따기부의 경계부가 함께 거울면으로 되어 있기 때문에 경계부가 정확하게는 식별하기 어렵다.
본 발명에서는 모따기부의 폭은 특별히 영향받지 않기 때문에, 웨이퍼 주된 면과 모따기부의 경계부로부터의 거리로서 규정하였지만, 본 발명으로 얻어진 웨이퍼를 규정하기 위해서는, 모따기부분도 포함한 범위로 규정하더라도 좋고, 예를 들면, 본 발명의 웨이퍼 모따기부와 주된 면의 경계로부터 웨이퍼 중심을 향해서 600㎛의 범위까지 부분연마된 웨이퍼 이면, 다른 표현으로는, 예를 들면 모따기 폭의 수단이 400㎛이면, 웨이퍼 가장 바깥둘레(바깥둘레끝단이라고도 한다)로부터 웨이퍼 중심을 향해서 1000㎛(모따기폭 400㎛ + 경계부로부터 웨이퍼면내로 600㎛)의 범위까지가 연마된 웨이퍼로 된다.
통상 모따기 폭의 규격은 400㎛∼500㎛정도이기 때문에, 이 수단을 고려하여 웨이퍼를 규정하더라도 좋다. 이러한 제조공정에 의해 얻어진 웨이퍼는, SFQRmax가 0.09㎛∼0.11㎛의 레벨이 용이하게 얻어진다.
또한, 근년 표리(表裏) 양면도 연마를 하여 고평탄도의 웨이퍼를 제조하는 공정도 개발되어 있지만, 현재 이면형상이 거울면에서는 디바이스제조공정의 장치와의 잘 맞지 않는 등 문제가 생기는 경우가 있어 받아들여지지 않는 경우가 있고, 웨이퍼 이면은 에칭면일 필요가 있는 경우가 많다.
예를 들면, 디바이스공정에서 사용되는 드라이에칭장치 등에서는 온도제어의 면에서 웨이퍼 이면의 거칠기 등이 문제가 되어, 현재 이면이 에칭된 상태의 웨이퍼로 장치가 교정되어 있는 것이 많다. 종래, 이면이 에칭면의 상태에서는 충분한 평탄도, 특히 웨이퍼 바깥둘레부의 형상이 얻어지지 않았다.
본 발명의 웨이퍼에서는 웨이퍼 이면의 모따기부 경계의 면 안쪽의 일부를 거울면연마하여, 웨이퍼 이면의 바깥둘레부만(특히 1000㎛ 정도로 작은 범위)을 거울면형상으로 함으로써, 이면거칠기의 영향도 없고 상기와 같은 디바이스공정에서 종래부터 사용되고 있는 웨이퍼와 같은 조건으로 처리할 수 있고, 또한 평탄도가 좋은 웨이퍼이고, 디바이스제조사측의 생산제조 비율 등도 향상한다고 하는 이점이 있다.
<실시예>
이하에 실시예를 들어 본 발명을 더욱 구체적으로 설명하지만, 이들 실시예는 예시적으로 나타내는 것으로 한정적으로 해석되는 것이 아님은 말할 필요도 없다.
(실시예 1 및 2 및 비교예 1)
지름 약 200mm(8인치), 저항율이 약 10 Ω·cm의 p형 실리콘 단결정 잉곳을초크랄스키법에 의해 얻었다. 얻어진 잉곳을, 도 1의 플로우차트와 같은 공정에 의해 처리하여 한 면이 거울면연마된 반도체 웨이퍼를 제조하였다.
우선, 쇠톱으로 상기 잉곳을 절단하여, 얻어진 슬라이스 웨이퍼의 바깥둘레부를 거칠게 모따기(제 1 모따기) 가공하였다. 다음에 실리콘 웨이퍼의 주된 면을 유리숫돌가루로서 FO숫돌가루 #1500을 사용하여 래핑처리한다. 양면에서 70㎛ 정도 제거하였다. 또한, 웨이퍼 바깥둘레부를 모따기(제 2 모따기) 가공하여, 사양에 맞는 모따기 형상으로 하였다.
다음에 에칭공정은, 55wt% 수산화나트륨을 사용한 에칭액에 의해 행하였다. 액체온도를 80℃로 하고, 실리콘 웨이퍼를 에칭액에 침지하여, 양면에서 약 20㎛ 에칭대에서 제거하도록 에칭처리하였다. 이에 따라 광택도 15∼25% 정도의 에칭웨이퍼(CW)를 제조할 수 있었다. 다음에 광택도가 40 ±5%가 되도록 웨이퍼 이면을 연마하였다.
본 발명에서는 특히, 도 1의 플로우차트에 나타낸 바와 같이, 웨이퍼 주된 면의 바깥둘레부를 거울면화시키기 위해서, 이 단계에서 거울면모따기 공정을 넣는다. 특히 이 거울면모따기는 모따기부를 거울면화시킬 뿐만 아니라, 웨이퍼 주된 면에까지 이렇게 되도록 실시한다. 또, 도 2의 플로우차트에 나타낸 바와 같이, 모따기부의 거울면화는 다른 공정에서 실시하고, 이 단계에서는 웨이퍼 주된 면(이면)의 바깥둘레부만 거울면화시키더라도 좋다. 알칼리에칭 후, 웨이퍼표면 연마 전에 이러한 웨이퍼 이면 바깥둘레부의 형상을 변화시켜 둔다. 다만, 도 1의 플로우차트에 나타낸 바와 같이, 모따기부의 거울면화와 동시에 실시하면 공정도 간략화되어 바람직하다.
거울면모따기 가공에서는, 도 4에 나타낸 것과 같은 거울면모따기 장치에서, 웨이퍼의 각도 55°, 버프로서, 폴리에스테르펠트에 폴리우레탄을 함침시킨 부직포, 슬러리로서 콜로이달실리카를 함유한 알칼리용액을 사용하여 연마하였다. 또한 접촉압력 등을 조정하고, 또는 경도가 다른 부직포를 2층으로 하여 모따기부 이외에 웨이퍼 주된 면의 바깥둘레부의 임의의 위치까지 거울면화하였다.
이러한 공정에 의해 여러 장의 원료웨이퍼를 준비하였다. 모따기부로부터 웨이퍼 중심을 향해서 200㎛∼300㎛까지 연마를 한 것을 원료웨이퍼(1)(실시예 1) 및 600㎛∼700㎛까지 연마한 것을 원료웨이퍼(2)(실시예 2)로 한다. 또한 주된 면의 바깥둘레부를 거울면화하지 않고 모따기부만 거울면모따기를 한 것을 원료웨이퍼(3)(비교예 1)로 하였다.
상기와 같은 원료웨이퍼의 이면을 왁스마운트방식에 의해 접착하여 웨이퍼의 한 면(표면)을 연마하는 도 5에 나타낸 것과 같은 연마장치를 사용하여 연마하였다. 구체적으로는, 지름이 630mm, 두께 20mm의 알루미나 소결체에 홈 폭이 100㎛, 홈 깊이가 15㎛, 홈 피치가 3mm로 하여 격자형상의 홈이 형성된 연마블록을 사용하였다. 왁스는, 니카정공(주)제의 스카이액체를 사용하여, 8인치 웨이퍼(지름200mm)를 연마블록에 7장 붙여지도록 하였다. 연마기로, 웨이퍼가 붙여진 연마블록에 압력을 가하여, 연마슬러리를 흘려 넣으면서 연마크로스로 닦아, 10㎛ 정도 연마하였다. 이 경우, 연마슬러리는 콜로이달실리카를 함유한 알칼리용액(pH = 10.5)을 사용하고, 연마크로스는 우레탄의 부직포를 사용하였다. 연마종료 후에웨이퍼를 벗겨, 웨이퍼를 세정하였다.
이상의 공정에 의해, 표면이 거울면연마되어, 또한 이면 주된 면의 바깥둘레부가 200㎛∼300㎛까지 부분연마된 웨이퍼(본 실시예에서 얻어진 웨이퍼의 모따기부는 400㎛이기 때문에, 별도의 표현으로서는 웨이퍼 표면의 바깥둘레부가 웨이퍼 바깥둘레끝단으로부터 600㎛∼700㎛까지 거울면연마된 웨이퍼)가 얻어졌다(실시예 1). 마찬가지로 웨이퍼 이면의 주된 면 바깥둘레부가 600㎛∼700㎛까지 부분연마된 웨이퍼(웨이퍼 이면의 바깥둘레부가 웨이퍼 바깥둘레끝단으로부터 1000㎛∼1100㎛까지 거울면연마된 웨이퍼, 실시예 2) 및 표면 및 모따기부가 거울면연마된 웨이퍼(비교예 1)가 얻어졌다.
실시예 1, 실시예 2 및 비교예 1의 웨이퍼에 대해서 평탄도 측정기(ADE사제 U/S9800)를 사용하여 웨이퍼형상을 조사하였다. SFQR는 셀 사이즈 25mm ×25mm, 제외영역주변 2mm(E. E. 2mm)로 평가하였다. 연마 전의 원료웨이퍼의 모따기부 경계부분의 형상, 및 웨이퍼 전체의 2차원적인 지도, 및 연마 후의 웨이퍼전체의 2차원적인 지도 및 SFQRmax를 구하였다. 결과를 도 3에 나타낸다.
이 결과, 원료웨이퍼(3)(비교예 1)의 웨이퍼를 사용한 경우, 연마후에 웨이퍼 바깥둘레부에 링 형상의 늘어짐이 보인다. 이 웨이퍼에서는 바깥둘레 10mm 정도로부터 늘어져 있었다. 이 영향에 의해 SFQRmax도 0.20㎛ 정도이다. 연마에 사용하는 원료웨이퍼 이면의 모따기부 경계의 면 안쪽의 일부를 거울면연마해 두고 연마한 실시예 1 및 실시예 2에서는 SFQRmax의 값을 개선할 수 있고, 연마 후의 지도를 보더라도 웨이퍼 주변부의 등고선의 밀도가 적고 고평탄도인 웨이퍼가 제조되어있는 것을 알 수 있다. 특히 실시예 2에서는 SFQRmax 0.09㎛로 대단히 고평탄도인 웨이퍼를 제조할 수 있었다.
모따기부 경계의 면 안쪽의 일부를 거울면연마하지 않는 비교예 1에서는, 도 3의 원료웨이퍼의 바깥둘레형상을 보고 알 수 있도록 모따기부분과의 경계부분이 각이 져 있고, 이것이 원인으로 연마후에 늘어짐이 발생한다고 생각된다. 실시예 1이나 실시예 2와 같이 웨이퍼 이면의 부분을 연마하여, 약간 둥글게 한 형상으로 함으로써 고평탄도인 웨이퍼를 제조할 수 있다.
한편, 이면의 부분연마의 폭과 비교예 1에서 보이는 것과 같은 바깥둘레의 늘어짐이 발생하는 영역의 폭은 크게 다르지만, 본 발명과 같은 적은 범위의 부분연마(예를 들면 1000㎛ 정도)이더라도, 연마중의 응력 등의 관계에서 웨이퍼 바깥둘레 10mm 정도까지의 범위까지 작용한다고 생각된다.
상기한 각 실시예의 조건에서는 모따기부 경계의 면 안쪽의 들어간 양이 600㎛∼700㎛에서 가장 평탄도가 좋았다. 이러한 조건에서는, SFQRmax가 안정하고 0.11㎛ 이하이었다.
이상, 본 발명의 실시형태 및 실시예에 대해서 설명하였지만, 본 발명은, 이러한 실시형태 및 실시예에 한정되는 것이 아니라, 그 요지를 일탈하지 않는 범위에서, 여러 가지의 변형이 가능한 것은 말할 필요도 없다.
이상 설명한 바와 같이, 본 발명의 반도체 웨이퍼의 제조방법에 의하면, 알칼리에칭을 한 웨이퍼를 연마함에 있어서, 웨이퍼 바깥둘레부의 링 형상의 늘어짐이 없는 웨이퍼를 제조할 수 있고, 특히 왁스마운트방식에 의해서 연마하면 효과적이다. 또한, 본 발명의 웨이퍼는 웨이퍼 바깥둘레부의 링 형상의 늘어짐이 없고, 높은 평탄도를 갖고 있다.

Claims (11)

  1. 원료웨이퍼의 이면의 모따기부 경계의 면 안쪽의 일부까지 거울면연마되 도록 이면부분 연마 및 거울면모따기를 하는 이면부분 연마 거울면모따기 공정과, 이면부분 연마 및 거울면모따기된 웨이퍼의 이면을 지지하여 해당 웨이퍼의 표면을 거울면연마하는 표면연마공정을 갖는 것을 특징으로 하는 반도체 웨이퍼의 제조방법.
  2. 원료웨이퍼의 이면의 모따기부 경계의 면 안쪽의 일부를 거울면연마하는 이면부분연마 공정과, 이면부분연마된 웨이퍼의 이면을 지지하여 해당 웨이퍼의 표면을 거울면연마하는 표면연마공정을 갖는 것을 특징으로 하는 반도체웨이퍼의 제조방법.
  3. 제 2 항에 있어서, 상기 이면부분연마된 웨이퍼를 거울면모따기 가공하는 거울면모따기 공정을 더욱 가지며, 거울면모따기된 웨이퍼의 표면을 거울면연마하도록 한 것을 특징으로 하는 반도체웨이퍼의 제조방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 원료웨이퍼가 알칼리에칭된 웨이퍼인 것을 특징으로 하는 반도체웨이퍼의 제조방법.
  5. 단결정 막대를 얇은 판 형상의 웨이퍼로 절단하는 슬라이스공정과, 얻어진 웨이퍼를 모따기가공하는 제 1 모따기 공정과, 모따기 가공된 웨이퍼에 대하여 래핑처리를 실시하는 래핑공정과, 래핑처리된 웨이퍼에 다시 모따기가공을 실시하는 제 2 모따기 공정과, 다시 모따기 가공이 실시된 웨이퍼에 알칼리에칭처리를 실시하는 에칭공정과, 에칭처리된 웨이퍼에 대하여 웨이퍼 이면의 모따기부 경계의 면 안쪽의 일부까지 거울면연마되도록 이면부분연마 및 거울면모따기를 하는 이면부분연마 거울면모따기 공정과, 이면부분연마 및 거울면모따기된 웨이퍼의 이면을 지지하여 해당 웨이퍼의 표면을 거울면연마하는 표면연마공정으로 이루어지는 것을 특징으로 하는 반도체웨이퍼의 제조방법.
  6. 단결정 막대를 얇은 판 형상의 웨이퍼로 절단하는 슬라이스공정과, 얻어진 웨이퍼를 모따기가공하는 제 1 모따기 공정과, 모따기 가공된 웨이퍼에 대하여 래핑처리를 실시하는 래핑공정과, 래핑처리된 웨이퍼에 다시 모따기 가공을 실시하는 제 2 모따기 공정과, 다시 모따기 가공이 실시된 웨이퍼에 알칼리에칭처리를 실시하는 에칭공정과, 에칭처리된 웨이퍼의 이면의 모따기부 경계의 면 안쪽의 일부를 거울면연마하는 이면부분연마공정과, 이면부분연마된 웨이퍼의 이면을 지지하여 해당 웨이퍼의 표면을 거울면연마하는 표면연마공정을 갖는 것을 특징으로 하는 반도체웨이퍼의 제조방법.
  7. 제 6 항에 있어서, 상기 이면부분연마된 웨이퍼를 거울면모따기 가공하는 거울면모따기 공정을 더욱 가지며, 거울면모따기된 웨이퍼의 표면을 거울면연마하도록 한 것을 특징으로 하는 반도체 웨이퍼의 제조방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서, 상기 웨이퍼의 이면의 모따기부 경계의 면 안쪽의 일부를 거울면연마하는 범위가, 웨이퍼 모따기부와 주된 면의 경계로부터 웨이퍼 중심을 향해서 1000㎛ 이하인 것을 특징으로 하는 반도체웨이퍼의 제조방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서, 상기 표면연마공정에서, 상기 웨이퍼의 이면을 왁스로 접착·지지하여, 해당 웨이퍼의 표면을 거울면연마하도록 한 것을 특징으로 하는 반도체웨이퍼의 제조방법.
  10. 웨이퍼 표면이 거울면연마된 면이고, 웨이퍼 이면이 알칼리에칭된 면인 웨이퍼에 있어서, 웨이퍼 이면의 모따기부 경계의 면 안쪽의 일부를 거울면연마한 면으로 하여 그 거울면연마한 면이 웨이퍼모따기부와 주된 면의 경계로부터 웨이퍼 중심을 향해서 500㎛∼700㎛의 범위인 것을 특징으로 하는 웨이퍼.
  11. 제 10 항에 있어서, 상기 웨이퍼 이면의 광택도가 40 ±5%이고, 웨이퍼의 SFQRmax가 0.11㎛ 이하인 것을 특징으로 하는 웨이퍼.
KR1020047015613A 2002-04-30 2003-04-24 반도체웨이퍼의 제조방법 및 웨이퍼 KR100909140B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002128550A JP4093793B2 (ja) 2002-04-30 2002-04-30 半導体ウエーハの製造方法及びウエーハ
JPJP-P-2002-00128550 2002-04-30
PCT/JP2003/005259 WO2003094215A1 (fr) 2002-04-30 2003-04-24 Procede de fabrication de plaquettes semi-conductrices et plaquette

Publications (2)

Publication Number Publication Date
KR20040111463A true KR20040111463A (ko) 2004-12-31
KR100909140B1 KR100909140B1 (ko) 2009-07-23

Family

ID=29397270

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047015613A KR100909140B1 (ko) 2002-04-30 2003-04-24 반도체웨이퍼의 제조방법 및 웨이퍼

Country Status (8)

Country Link
US (1) US7250368B2 (ko)
EP (1) EP1501119B1 (ko)
JP (1) JP4093793B2 (ko)
KR (1) KR100909140B1 (ko)
CN (1) CN100365774C (ko)
DE (1) DE60325039D1 (ko)
TW (1) TWI264772B (ko)
WO (1) WO2003094215A1 (ko)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4273943B2 (ja) * 2003-12-01 2009-06-03 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP4856861B2 (ja) * 2004-07-20 2012-01-18 シャープ株式会社 半導体装置の製造方法
DE102006020823B4 (de) * 2006-05-04 2008-04-03 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
US20080206992A1 (en) * 2006-12-29 2008-08-28 Siltron Inc. Method for manufacturing high flatness silicon wafer
KR101460993B1 (ko) * 2007-01-31 2014-11-13 신에쯔 한도타이 가부시키가이샤 실리콘 웨이퍼의 면취 장치 및 실리콘 웨이퍼의 제조방법 그리고 에치드 실리콘 웨이퍼
JP5093858B2 (ja) * 2007-04-27 2012-12-12 芝浦メカトロニクス株式会社 半導体ウェーハ処理装置及び基準角度位置検出方法
JP2009302338A (ja) * 2008-06-13 2009-12-24 Sumco Corp ウェーハの研磨方法および該方法により製造されるウェーハ
JP2009302410A (ja) * 2008-06-16 2009-12-24 Sumco Corp 半導体ウェーハの製造方法
JP2009302409A (ja) * 2008-06-16 2009-12-24 Sumco Corp 半導体ウェーハの製造方法
JP5600867B2 (ja) * 2008-06-16 2014-10-08 株式会社Ｓｕｍｃｏ 半導体ウェーハの製造方法
JP2009302478A (ja) * 2008-06-17 2009-12-24 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造方法
FR2935536B1 (fr) * 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
EP2200077B1 (en) * 2008-12-22 2012-12-05 Soitec Method for bonding two substrates
DE102009030295B4 (de) * 2009-06-24 2014-05-08 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
US8952496B2 (en) 2009-12-24 2015-02-10 Sumco Corporation Semiconductor wafer and method of producing same
JP5423384B2 (ja) * 2009-12-24 2014-02-19 株式会社Ｓｕｍｃｏ 半導体ウェーハおよびその製造方法
JPWO2011083667A1 (ja) * 2010-01-05 2013-05-13 住友電気工業株式会社 化合物半導体ウェハの加工方法及び加工装置
DE102010005904B4 (de) * 2010-01-27 2012-11-22 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
US8647172B2 (en) 2010-03-12 2014-02-11 Wayne O. Duescher Wafer pads for fixed-spindle floating-platen lapping
US8696405B2 (en) 2010-03-12 2014-04-15 Wayne O. Duescher Pivot-balanced floating platen lapping machine
US8500515B2 (en) * 2010-03-12 2013-08-06 Wayne O. Duescher Fixed-spindle and floating-platen abrasive system using spherical mounts
US8647170B2 (en) 2011-10-06 2014-02-11 Wayne O. Duescher Laser alignment apparatus for rotary spindles
US8647171B2 (en) * 2010-03-12 2014-02-11 Wayne O. Duescher Fixed-spindle floating-platen workpiece loader apparatus
US8602842B2 (en) * 2010-03-12 2013-12-10 Wayne O. Duescher Three-point fixed-spindle floating-platen abrasive system
US8641476B2 (en) 2011-10-06 2014-02-04 Wayne O. Duescher Coplanar alignment apparatus for rotary spindles
US8740668B2 (en) * 2010-03-12 2014-06-03 Wayne O. Duescher Three-point spindle-supported floating abrasive platen
US8758088B2 (en) 2011-10-06 2014-06-24 Wayne O. Duescher Floating abrading platen configuration
FR2961630B1 (fr) 2010-06-22 2013-03-29 Soitec Silicon On Insulator Technologies Appareil de fabrication de dispositifs semi-conducteurs
US8338266B2 (en) 2010-08-11 2012-12-25 Soitec Method for molecular adhesion bonding at low pressure
FR2964193A1 (fr) 2010-08-24 2012-03-02 Soitec Silicon On Insulator Procede de mesure d'une energie d'adhesion, et substrats associes
US8337280B2 (en) 2010-09-14 2012-12-25 Duescher Wayne O High speed platen abrading wire-driven rotary workholder
US8430717B2 (en) 2010-10-12 2013-04-30 Wayne O. Duescher Dynamic action abrasive lapping workholder
JP2012178458A (ja) * 2011-02-25 2012-09-13 Fujitsu Ltd 半導体装置の製造方法及び半導体基板の洗浄方法
JP6027346B2 (ja) * 2012-06-12 2016-11-16 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造方法
US9199354B2 (en) 2012-10-29 2015-12-01 Wayne O. Duescher Flexible diaphragm post-type floating and rigid abrading workholder
US9039488B2 (en) 2012-10-29 2015-05-26 Wayne O. Duescher Pin driven flexible chamber abrading workholder
US9011207B2 (en) 2012-10-29 2015-04-21 Wayne O. Duescher Flexible diaphragm combination floating and rigid abrading workholder
US8845394B2 (en) 2012-10-29 2014-09-30 Wayne O. Duescher Bellows driven air floatation abrading workholder
US8998678B2 (en) 2012-10-29 2015-04-07 Wayne O. Duescher Spider arm driven flexible chamber abrading workholder
US8998677B2 (en) 2012-10-29 2015-04-07 Wayne O. Duescher Bellows driven floatation-type abrading workholder
US9233452B2 (en) 2012-10-29 2016-01-12 Wayne O. Duescher Vacuum-grooved membrane abrasive polishing wafer workholder
US9604339B2 (en) 2012-10-29 2017-03-28 Wayne O. Duescher Vacuum-grooved membrane wafer polishing workholder
TWI599446B (zh) * 2013-03-25 2017-09-21 Sapphire polishing pad dresser production methods
CN104142259A (zh) * 2013-05-10 2014-11-12 河南协鑫光伏科技有限公司 一种太阳能单晶硅测试样片的制作方法
JP2015038919A (ja) * 2013-08-19 2015-02-26 株式会社ディスコ ウェーハの製造方法
JP6244962B2 (ja) * 2014-02-17 2017-12-13 株式会社Sumco 半導体ウェーハの製造方法
JP6040947B2 (ja) * 2014-02-20 2016-12-07 信越半導体株式会社 ワークの両頭研削方法
CN103847032B (zh) * 2014-03-20 2016-01-06 德清晶辉光电科技有限公司 一种大直径超薄石英晶片的生产工艺
CN103921205B (zh) * 2014-04-04 2016-08-24 德清晶辉光电科技有限公司 一种6英寸铌酸锂晶片或钽酸锂晶片的生产工艺
JP6045542B2 (ja) * 2014-09-11 2016-12-14 信越半導体株式会社 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法
DE102015220924B4 (de) * 2015-10-27 2018-09-27 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe
US10926378B2 (en) 2017-07-08 2021-02-23 Wayne O. Duescher Abrasive coated disk islands using magnetic font sheet
EP3567139B1 (en) 2018-05-11 2021-04-07 SiCrystal GmbH Chamfered silicon carbide substrate and method of chamfering
EP3567138B1 (en) * 2018-05-11 2020-03-25 SiCrystal GmbH Chamfered silicon carbide substrate and method of chamfering
US11691241B1 (en) * 2019-08-05 2023-07-04 Keltech Engineering, Inc. Abrasive lapping head with floating and rigid workpiece carrier
TWI802406B (zh) * 2021-07-29 2023-05-11 環球晶圓股份有限公司 碳化矽晶圓的加工方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3430499B2 (ja) * 1996-08-09 2003-07-28 三菱住友シリコン株式会社 半導体ウェ−ハおよびその製造方法
US5821166A (en) * 1996-12-12 1998-10-13 Komatsu Electronic Metals Co., Ltd. Method of manufacturing semiconductor wafers
JPH11188590A (ja) * 1997-12-22 1999-07-13 Speedfam Co Ltd エッジポリッシング装置
JP3964029B2 (ja) 1998-01-20 2007-08-22 沖電気工業株式会社 半導体基板の製造方法
JP3664593B2 (ja) * 1998-11-06 2005-06-29 信越半導体株式会社 半導体ウエーハおよびその製造方法
JP3329288B2 (ja) * 1998-11-26 2002-09-30 信越半導体株式会社 半導体ウエーハおよびその製造方法
JP3551300B2 (ja) 1999-02-18 2004-08-04 三菱住友シリコン株式会社 高平坦度ウェーハの製造方法
JP4154683B2 (ja) * 1999-09-30 2008-09-24 株式会社Ｓｕｍｃｏ 高平坦度裏面梨地ウェーハの製造方法および該製造方法に用いられる表面研削裏面ラップ装置
US6376378B1 (en) * 1999-10-08 2002-04-23 Chartered Semiconductor Manufacturing, Ltd. Polishing apparatus and method for forming an integrated circuit
DE19956250C1 (de) * 1999-11-23 2001-05-17 Wacker Siltronic Halbleitermat Kostengünstiges Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
DE10004578C1 (de) * 2000-02-03 2001-07-26 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
JP3846706B2 (ja) * 2000-02-23 2006-11-15 信越半導体株式会社 ウエーハ外周面取部の研磨方法及び研磨装置
EP1189266B1 (en) 2000-03-29 2017-04-05 Shin-Etsu Handotai Co., Ltd. Production method for silicon wafer and soi wafer, and soi wafer
JP4846915B2 (ja) * 2000-03-29 2011-12-28 信越半導体株式会社 貼り合わせウェーハの製造方法
WO2002001616A1 (fr) * 2000-06-29 2002-01-03 Shin-Etsu Handotai Co., Ltd. Procede de traitement d'une plaquette de semi-conducteur et plaquette de semi-conducteur
DE10058305A1 (de) * 2000-11-24 2002-06-06 Wacker Siltronic Halbleitermat Verfahren zur Oberflächenpolitur von Siliciumscheiben
DE10142400B4 (de) * 2001-08-30 2009-09-03 Siltronic Ag Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
KR100420205B1 (ko) * 2001-09-10 2004-03-04 주식회사 하이닉스반도체 웨이퍼 제조 방법
DE10159833C1 (de) * 2001-12-06 2003-06-18 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
JP4464033B2 (ja) * 2002-06-13 2010-05-19 信越半導体株式会社 半導体ウエーハの形状評価方法及び形状評価装置
JP2004022677A (ja) * 2002-06-13 2004-01-22 Shin Etsu Handotai Co Ltd 半導体ウエーハ
US7416962B2 (en) * 2002-08-30 2008-08-26 Siltronic Corporation Method for processing a semiconductor wafer including back side grinding
US20040108297A1 (en) * 2002-09-18 2004-06-10 Memc Electronic Materials, Inc. Process for etching silicon wafers

Also Published As

Publication number Publication date
EP1501119A4 (en) 2007-01-17
TWI264772B (en) 2006-10-21
KR100909140B1 (ko) 2009-07-23
JP2003324081A (ja) 2003-11-14
US20050142882A1 (en) 2005-06-30
TW200403738A (en) 2004-03-01
WO2003094215A1 (fr) 2003-11-13
EP1501119B1 (en) 2008-12-03
EP1501119A1 (en) 2005-01-26
DE60325039D1 (de) 2009-01-15
JP4093793B2 (ja) 2008-06-04
US7250368B2 (en) 2007-07-31
CN100365774C (zh) 2008-01-30
CN1650404A (zh) 2005-08-03

Similar Documents

Publication Publication Date Title
KR100909140B1 (ko) 반도체웨이퍼의 제조방법 및 웨이퍼
KR100818683B1 (ko) 경면 면취 웨이퍼, 경면 면취용 연마 클로스 및 경면 면취연마장치 및 방법
TWI515783B (zh) Processing method of semiconductor wafers
JP6324958B2 (ja) 研磨パッド及びその製造方法
EP1261020A1 (en) Wafer manufacturing method, polishing apparatus, and wafer
KR102117362B1 (ko) 실리콘 웨이퍼의 연마 방법 및 실리콘 웨이퍼의 제조 방법
JP5061694B2 (ja) 研磨パッドの製造方法及び研磨パッド並びにウエーハの研磨方法
KR20000017512A (ko) 웨이퍼 기판 재생방법 및 웨이퍼 기판 재생을 위한 연마액 조성물
US9748089B2 (en) Method for producing mirror-polished wafer
US7695347B2 (en) Method and pad for polishing wafer
EP1145296B1 (en) Semiconductor wafer manufacturing method
KR20140056046A (ko) 각형 금형용 기판
US6599760B2 (en) Epitaxial semiconductor wafer manufacturing method
JP5169321B2 (ja) ワークの研磨方法
JP4681970B2 (ja) 研磨パッドおよび研磨機
JP2020015138A (ja) 圧電性酸化物単結晶ウエハの製造方法
JPH11138422A (ja) 半導体基板の加工方法
JPH1131670A (ja) 半導体基板の製造方法
JP2004319717A (ja) 半導体ウェーハの製造方法
JP2002158196A (ja) シリコンウエハー鏡面研磨用研磨板及びシリコンウエハーの鏡面研磨方法
JP2003133264A (ja) 鏡面ウエーハの製造方法
JP2003039310A (ja) ウェーハの研磨方法及びウェーハ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190627

Year of fee payment: 11