JP2009537076A - 絶縁体上半導体構造を形成するための方法 - Google Patents

絶縁体上半導体構造を形成するための方法 Download PDF

Info

Publication number
JP2009537076A
JP2009537076A JP2009510982A JP2009510982A JP2009537076A JP 2009537076 A JP2009537076 A JP 2009537076A JP 2009510982 A JP2009510982 A JP 2009510982A JP 2009510982 A JP2009510982 A JP 2009510982A JP 2009537076 A JP2009537076 A JP 2009537076A
Authority
JP
Japan
Prior art keywords
wafer
substrate
semiconductor
glass
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009510982A
Other languages
English (en)
Inventor
アンドルー ストッカー，マーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of JP2009537076A publication Critical patent/JP2009537076A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Abstract

薄い半導体膜を矩形基板（２２）上に接合する方法が開示される。方法は円形の母体半導体ウエハからの矩形半導体膜の隔離を可能にし、よって基板の半導体膜による効率的な敷詰めを提供する。方法は、母体ウエハ（１０）へのイオン注入によりウエハ内に損傷帯（１２）を形成する工程、台地領域（１８）を形成するためにウエハの一部領域（１６）を除去する工程、ウエハ（１０）の台地領域の基板（２２）への接合を形成する工程、及び接合された台地領域を剥離する工程を含む。

Description

本発明は絶縁体上半導体構造、特に、ガラス上シリコン構造を形成する方法に向けられる。
半導体デバイスの生産に用いられるシリコンウエハの経済的製造は周知である。そのようなウエハは全て薄い円板であり、半導体製造システムは薄い円板の生産に対して最適化されている。シリコンウエハについての現行の標準寸法はほぼ３００ｍｍ径である。
例えば液晶ディスプレイの製造に用いられるパネルのような、フラットディスプレイガラスパネルには、半導体ピクセルスイッチを作成するため、パネル上にシリコン薄膜を被着する必要がある。この被着を実施する一方法は、母体シリコンウエハから剥離された薄膜をディスプレイガラス上に移載することによる方法である。
剥離に先立ち、研磨ウエハ表面下に損傷層を作成するため、ウエハにイオンが注入される。ウエハはディスプレイガラスに接合され、イオン注入層で形成された破断面に沿って薄膜が剥離される。
剥離厚一様性はイオン注入前のウエハ面の表面テキスチャー一様性に決定的に依存する。一様な注入及び剥離には極めて高い半導体研磨品質をもつウエハ表面が必要である。
矩形ディスプレイパネルの生産に利用できるシリコンの面積を最大化するためには、被着されるシリコン膜も矩形とすべきである。さらに、経済的に実行できるためには、膜を被着するために用いられるウエハは何度も再使用できなければならない。これには、別の剥離プロセスの準備としてウエハの再研磨及び再注入が必要となるであろう。
半導体デバイスは通常正方形または矩形であるが、これらは必ず円形ウエハ上に作製され、この結果、かなりのウエハ屑が生じる。この屑発生レベルは、矩形ウエハに対する円形ウエハ製造の利点が屑になる材料にともなうコストを上回るため、半導体技術内では許容される。
フラットパネル歩留を最大化するためには、矩形半導体膜は可能な限り大きくなければならず、一般には、標準的な（一般に、１００ｍｍ径，１５０ｍｍ径，２００ｍｍ径及び３００ｍｍ径の）ウエハからとり得る最大の一枚板であり、これがフラットパネル基板の表面にわたって敷き詰められる。理想的には、フラットパネルディスプレイデバイスの製造に用いられるフラットガラスパネルが矩形であるから、半導体膜も矩形になるであろう。しかし、矩形半導体ウエハが入手できるとしても、研磨表面の一様性は達成が困難であろう。
研磨一様性は、円形ウエハにおいては、円形研磨パッドに対して円形ウエハを回転させることで維持される。表面テキスチャー及びウエハ厚の制御は円形パッドによって研磨される円形ウエハの平均化効果によって維持される。ウエハの全面積が研磨パッドとの接触において同じ圧力を同じ時間受ける。
矩形ウエハが研磨される場合、全ウエハ面内での研磨パッドとの接触における圧力及び時間は円形ウエハとの接触におけるより、特にコーナー部において、大きく変動する。コーナー部では優先的に加工が進む傾向があり、この結果、ウエハ厚及び表面テキスチャーが一様にならない。したがって、円形半導体ウエハから矩形の薄い半導体膜を形成して、矩形ガラスパネルに移載する方法が必要とされている。
本発明の一実施形態において、シリコンからなるウエハを提供する工程、シリコンウエハにイオンを注入する工程、台地領域を形成するためにシリコンウエハのいくらかの領域を除去する工程、台地領域を基板に接合する工程、及び基板上半導体薄膜を形成するためにウエハから台地領域を分離する工程により、ＳＯＩ（絶縁体上半導体）構造が形成される。
別の実施形態において、半導体ウエハ内に分離帯を形成する工程、台地領域を形成するために半導体ウエハの一領域を除去する工程、台地領域をガラス基板に陽極接合する工程及び台地領域をウエハから分離する工程を含む、基板上半導体膜を形成する方法が提示される。接合する工程はウエハのエッジを拘束する工程及び台地領域を基板に押し付ける工程を含む。
また別の実施形態において、
ａ. 実質的に平坦な第１の表面及び、第１の表面の裏側の、第２の表面の内の少なくとも一方を有する円形半導体ウエハを提供する工程、
ｂ. ウエハの第１の表面からあらかじめ定められた深さにおいてウエハ内にイオン注入によって欠陥境界を形成する工程、
ｃ. ウエハの第１の表面上に矩形の台地領域が形成されるように、ウエハから材料を除去する工程、
ｄ. 矩形の台地領域の表面が基板の表面と実質的に平行になるように、ウエハを平坦基板の上方に配置する工程、
ｅ. ウエハのエッジを拘束する工程、
ｆ. ウエハの第２の表面に加熱プレートを押し付けることによって矩形の台地領域を基板に接触させる工程、
ｇ. 矩形の台地領域を陽極接合形成によって基板に接合する工程、及び
ｈ. 欠陥境界に沿ってウエハを分離して、基板上半導体層を形成する工程、
によってＳＯＩ構造が形成される。
添付図面を参照して、決して限定を意味せずに、与えられる以下の説明を通して、本発明はさらに容易に理解され、本発明のその他の目的、特徴、詳細及び利点はさらに一層明白になるであろう。そのようなさらなるシステム、方法、特徴及び利点は全て、本説明に含められ、本発明の範囲内にあって、添付される特許請求の範囲によって保護されるとされる。
半導体ウエハの損傷帯すなわち分離帯及び基板に接合されて剥離されることになる島領域を示す、半導体ウエハの断面図である 島領域を作成するために除去されたウエハの領域を示す、図１のウエハの斜視図である 基板に接触させられて、基板に接合されかけている、図２のウエハの島領域の断面図である 基板を半導体薄膜で敷き詰めるために、図３の態様で基板に接合されかけている別の半導体薄膜の斜視図である
以下の詳細な説明においては、限定ではなく説明の目的のため、特定の詳細を開示する例示実施形態が本発明の完全な理解を提供するために述べられる。しかし、本開示の恩恵を得ている当業者には、本発明が本明細書に開示される特定の詳細に依存しない別の実施形態で実施され得ることが明らかであろう。さらに、周知のデバイス、方法及び材料の説明は本発明の説明を曖昧にしないように省略されることがある。最後に、適用可能であれば必ず、同様の参照数字は同様の要素を指す。
本発明の一実施形態にしたがえば、円形の母体ウエハから半導体材料の矩形につくられたウエハを移載する方法が開示される。図１〜２を参照すれば、実質的に平坦で平行な第１及び第２の表面を有する円形半導体ウエハ１０に、円形ウエハ１０の第１の表面１４の下の規定された深さδに損傷境界１２を形成するため、既知の技法にしたがってイオンが注入される。半導体ウエハ材料のいくらかの領域１６が損傷境界１２の深さδに対応する深さδまで除去され、露出された表面２０の上に高さδまで立ち上がる、材料が除去されていないシリコンウエハの領域１８が残される。表面２０より上に立ち上がる領域は以降半導体ウエハ１０の島領域１８と称される。図３を参照すれば、イオンが注入された半導体ウエハ１０は次いで、島領域１８の表面１４がガラス基板２２の表面２４に近接して、実質的に平行であるように、ガラス基板２２の上方に配置される。半導体ウエハ１０のエッジは拘束され、加熱素子２６がウエハ１０の裏面２８に接触させられる。加熱素子２６がウエハ２０の裏側の第２の表面を押しながら下げられ、半導体ウエハ１０の島領域１８をガラス基板２２に押し付ける。熱、圧力、（加熱素子／電極２６によって印加される）電位及び時間の作用によって、島領域１８の表面１４がガラス基板２２の表面２４に接合される。接合形成が完了すると、加熱素子／電極２６が上げられて、半導体ウエハ１０の島領域１８が損傷境界１２に沿って分離し、ガラス基板に接合された半導体材料の薄膜が残る。本実施形態及びその他の実施形態の詳細は以下が以下に説明される。
支持基板として安価な材料を使用するにあたり、特に支持基板としてガラス系材料（例えば酸化物ガラス及び酸化物ガラス−セラミック）を使用するにあたっての主要な難題は、ガラス系ウエハを構成するガラスのほとんどが技術上通常用いられているような１１００℃の接合形成処理に耐えられないことである。したがって、１１００℃よりかなり低い温度でガラスベース層と半導体材料、例えばシリコンの間に共有結合が形成されなければならない。この低温要件により、例えば水素イオン注入によって形成された、損傷境界すなわち分離帯における半導体ウエハの分割も難題になる。
さらに、支持基板材料としてシリコンをガラス系材料で置き換える場合、絶縁性支持基板からの半導体層の分離を避けるため、ガラス系材料の熱膨張を絶縁体上半導体（ＳＯＩ）構造の半導体層の熱膨張に整合させるべきである。半導体材料、例えばシリコンの熱膨張に近い熱膨張をもつガラス系材料はいくつか知られているが、それでも正確な整合を得ることは困難である。熱膨張の不整合は、高応力が半導体層の剥離をおこさせ得る、大形ウエハにとって特に問題になる。
したがって、ガラス系材料からなる支持基板を用いるＳＯＩ構造を提供するためには多くの問題を扱い、解決しなければならない。半導体材料へのイオン注入及び半導体材料のガラス系基板への陽極接合形成により、上述した問題のいくつかに対処できることがわかっている。半導体材料の陽極接合形成の実施に有用な方法は、例えば、２００４年２月１２日に出願された米国特許出願第１０/７７９５８２号の明細書に説明されており、この明細書はその全体が本明細書に参照として含まれる。提示を簡潔にする目的のため、ガラス系材料は以降、ガラス−セラミックのようなその他のガラス系材料もそのように称されるとの理解の下に、ガラス基板と称される。
現行の実施において陽極接合の効果が発揮されない一問題は、米国特許出願第１０/７７９５８２号明細書に説明されているように、半導体材料のブールを作成するためのプロセスの、全てではないにしても、ほとんどにおいて円柱形のブールが作成されることである。したがって、引き続いてブールから切り出される半導体ウエハも円形になる。市販されている半導体ウエハ一般に約１００ｍｍ径から３００ｍｍ径の範囲にある。他方で、ディスプレイデバイス、例えばコンピュータモニタ、フラットパネルテレビジョン等は、必然的に矩形であり、数万平方センチメートルに達する場合もある表面積を有する。
要約すると、水素イオン注入プロセスにおいては、水素イオンが半導体ウエハ内の規定の深さに注入され、ウエハがガラス基板に接触させられて、ウエハを基板に接合させるために陽極接合形成が用いられる。ウエハ及び基板は冷却され、次いでウエハが基板から引き剥がされる。ウエハはイオン注入によって形成された欠陥境界に沿って破断して、すなわち開割して、基板に接合された半導体材料の薄膜が残される。半導体薄膜を残すための半導体の開割は剥離と称されることがある。基板から引き剥がされた半導体に、次いで、表面仕上げを施すことができ、上記プロセスが再び開始される。すなわち、ガラス基板の表面を覆うために一般に多くの半導体膜がガラス基板表面上に「敷き詰め」られる。残念ながら、説明したばかりの注入／接合形成プロセスでは基板上に半導体材料の円形膜が残り、半導体膜でガラス基板を完全に覆うことが困難になる。
敷詰めプロセスを用いる利点には、寸法の制限なしに実質的に単結晶の半導体膜をもつ大形のガラスまたはガラス−セラミックの基板を提供できる能力がある。ディスプレイ用途については、必要なガラス基板の寸法が３００ｍｍ径の半導体ウエハより大きいことが多い。同様に、光発電用途にも大面積ＳＯＩ構造が必要である。
敷詰めにより、ガラスまたはガラス−セラミックの基板の所望の場所上に実質的に単結晶の半導体材料を配置することも可能になる。この能力により、大形基板の面積内での、ドライバ回路及びメモリ回路を配することができる高性能半導体膜、例えばシリコン膜の配置が可能になり、したがって基板全体を半導体膜で覆う必要がなくなり、よってコストが低減される。
単一のガラスまたはガラス−セラミックの基板上に多くの半導体膜が敷き詰められる場合、完成ＳＯＩ基板の半導体膜間隔は初期組立中の半導体基板の近接度に依存する。この近接度は、隣接半導体膜間の隙間を最小限に抑えるために半導体ウエハのエッジを機械加工することによるように、半導体膜を密接させて精確に嵌め合わせるために微細機械加工することによって、制御することができる。例えば、半導体ウエハ、またはブール自体を、個々の半導体膜を密に嵌め合わせることができるように、例えば機械加工によって、円形（ブールの場合は円柱形）から矩形にすることができる。
敷詰め作業の一手法において、１つないしさらに多くの半導体ウエハピースを所望のパターンで組み立てることができ、次いで、支持構造体としてはたらく導電性基板に接合させることができる。接合形成は、ハンダ付け、鑞付けまたは耐熱導電性接着剤の使用によって行うことができる。支持構造体は、プロセス温度に耐えることができる金属ホイルまたはその他の導電性基板とすることができる。次いで、導電性基板上の半導体ピースに、例えば水素イオンが注入されて、ガラスまたはガラス−セラミックへの陽極接合形成が行われる。半導体ピースの本体からの半導体膜の分離後、導電性基板上の半導体ピースの露出剥離表面を研磨して表面粗さを除去し、再びイオンを注入することができ、この結果として、別のガラスまたはガラス−セラミックの基板との接合形成プロセスを反復することができる。このようにすれば、ＳＯＩ構造を作成する毎に半導体ピースの再組立てを行う必要はない。導電性支持体を用いる半導体膜敷詰めは、大面積ＳＯＩ構造を作成しなければならない場合に、特に有用である。
本発明の一実施形態にしたがえば、図１に示されるように、従来態様で形成された半導体ウエハ１０に、損傷帯すなわち分離帯１２を形成するため、従来方法にしたがってイオンが注入される。半導体材料はシリコン系半導体または、III-Ｖ族半導体、II-IV族半導体、II-IV-Ｖ族半導体等のような、その他いずれかのタイプの半導体とすることができる。半導体は実質的に単結晶の材料の形態にあることが好ましい。「実質的に」は、半導体材料が通常、格子欠陥または僅かな結晶粒界のような、本来的であるかまたは意図的に加えられた、少なくともいくらかの内部欠陥または表面欠陥を含むことを考慮に入れるために、半導体の表現に用いられる。「実質的に」は、いくつかのドーパントがバルク半導体の結晶構造を歪ませるか、そうではなくとも、結晶構造に影響を与え得るという事実も反映している。
分離帯１２は、当業者には現在既知の、または将来開発され得る、タイプの注入／剥離手法を用いて形成される。現在、分離帯１２は上に論じた文献の水素イオン注入手法を用いて形成されることが好ましい。水素イオンとヘリウムイオンまたは水素イオンとホウ素イオンの共注入のような、その他の現在既知の手法を、分離帯を形成するために用いることもできる。どの手法が選ばれるにしても、半導体ウエハが分離帯において第１の部分と第２の部分に分離され得ることが必要である。
用い得るに適する注入深さ（すなわち、分離帯１４の深さ）は一般に１０ｎｍ〜９００ｎｍの範囲にある。いくつかの実施形態において、好ましい深さは２００ｎｍ〜９００ｎｍの範囲にある。別の実施形態において、好ましい深さは５００ｎｍ〜９００ｎｍの範囲にある。注入深さδは１０ｎｍより浅くすることができるが、半導体層が薄すぎると一般に半導体デバイスを作成するに十分な材料が得られないであろう。酸化または技術上既知のその他の方法によって、半導体層を薄くすることができる。
一般に、イオン注入深さδが半導体ウエハの層厚に占める分率は極めて小さなものでしかない。次いで、ウエハの損傷／分離帯に最近接する側での一部またはいくらかの領域１６が除去され、半導体の台地領域−島領域１８が残される。領域１６は、フォトリソグラフィ、サブアパーチャ決定論的−選択性研磨、プラズマ支援化学エッチングによるサブアパーチャ加工等のような方法で除去することができる。島領域１８は矩形であることが好ましいが、敷詰めに必要であるようなその他の形状とすることができる。例えば島領域１８は八角形とすることができよう。しかし、矩形のディスプレイ基板上に敷き詰める目的のためには、図２に最善に示されるように、矩形が最も効率的な形状である。島領域１８の露出表面１４は半導体ウエハ１０の接合形成表面１４になるであろう。
半導体領域１６が除去されて島領域１８が形成されると、ウエハ１０は洗浄され、島領域１８の表面１４がガラス基板２２の接合形成表面２４に近接して、接合形成表面２４と実質的に平行に、配置される。ガラス基板２２の表面２４と島領域１８の表面１４の間に、例えば１〜２°までの、若干の角度が生じ得ることを考慮して、本明細書では完全に平行な場合と若干の角度がある場合のいずれをも含む「実質的に平行」であるとして表面が表現される。「実質的に平行」は表面の１つないしさらに多く、あるいは分離帯が、完全に平坦ではないかもしれないという可能性も含む。
ＳＯＩ構造が、例えば円形ウエハの径方向に、一様な特性、例えば半導体材料とガラス基板の間の界面における一様な接合強度、を有することを保証するためには、外表面１４，２４及び分離帯１２の平行性のいかなる偏差も最小に保たれることが好ましい。
基板２２は、必須ではないが、酸化物ガラスまたは酸化物ガラス−セラミックからなることが好ましく、本明細書に説明される実施形態は１０００℃より低い歪点を示す酸化物ガラスまたはガラス−セラミックを含む。ガラス作成技術での通常通り、歪点はガラスまたはガラス−セラミックが１０１４.６ポアズ（１０１３.６Ｐａ・秒）の粘度を有する温度である。酸化物ガラスと酸化物ガラス−セラミックの間では、ガラスは一般に作成がより簡単であり、したがってより広範に入手できるかまたはより安価になるから、ガラスが現在好ましい。
図３に示されるように、基板２２は厚さＤを有し、厚さＤは０.１ｍｍ〜１０ｍｍの範囲にあることが好ましく、０.５ｍｍ〜１ｍｍの範囲にあることが最も好ましい。ＳＯＩ構造のいくつかの用途については、例えば、シリコン／二酸化シリコン／シリコン構成を有する標準的ＳＯＩ構造を高周波で動作させるときに生じる寄生容量効果を避けるため、厚さが１μｍ以上の絶縁層が望ましい。これまで、そのような厚さを達成することは困難であった。本発明にしたがえば、１μｍより厚い絶縁層を有するＳＯＩ構造が、単に厚さが１μｍ以上の基板を用いることで容易に達成される。したがって基板２２の厚さの好ましい下限は１μｍである。
一般的に言って、基板２２は、本発明のプロセス工程を通して、また引き続いてＳＯＩ構造に施される処理を通しても、半導体ウエハ１０を支持するに十分に厚い必要がある。基板２２の厚さに関する理論的上限はないが、支持機能に必要であるかまたは最終ＳＯＩ構造に望ましい厚さをこえる厚さは一般に、基板が厚くなるほど本プロセスの電位差印加工程中の基板内の電場強度が低下するから、好ましくない。
酸化物ガラスまたは酸化物ガラス−セラミックはシリカ系であることが好ましい。すなわち、酸化物ガラスまたは酸化物ガラス−セラミック内のＳｉＯ２のモル％は、３０モル％より高いことが好ましく、４０モル％より高いことが最も好ましい。ガラス−セラミックの場合、結晶相は、ムライト、コージェライト、アノーサイト、スピネルまたはガラス−セラミックについて技術上既知のその他の結晶相であり得る。ガラス−セラミックのガラス相は、接合形成プロセス中に半導体ウエハとガラス基板の間の界面から離れる方向への正イオンの移動を可能にするに十分であるべきである。
非シリカ系のガラス及びガラス−セラミックを本発明の実施に用いることができるが、そのようなガラス及びガラス−セラミックはコストが高く、及び／または性能特性が劣るため、一般にはそれほど好ましくない。同様に、いくつかの用途については、例えばシリコン系ではない半導体材料を用いるＳＯＩ構造については、酸化物系ではない、例えば非酸化物ガラスの基板２２が望ましいことがあり得るが、コストがさらに高くなるから、一般には好ましくない。
特定の用途、例えばディスプレイ用途では、ガラスまたはガラス−セラミックが、可視波長範囲、近ＵＶ波長範囲及び／またはＩＲ波長範囲で透明であることが好ましく、例えば、ガラスまたはガラス−セラミックは３５０ｎｍ〜２μｍの波長範囲で透明であることが好ましい。
基板２２のガラスまたはガラス−セラミックはガラス作成技術で既知の様々な技法を用いて通常の原材料から作成することができる。
酸化物ガラスまたは酸化物ガラス−セラミックは、接合形成プロセス中に印加電場の方向に、すなわち表面２４から離れて表面３０に向かって、基板２２内を移動する少なくともいくつかの正イオンを含有する。アルカリイオン、例えば、Ｌｉ＋１イオン，Ｎａ＋１イオンおよび／またはＫ＋１イオンが、酸化物ガラス及び酸化物ガラス−セラミックに一般に導入される他のタイプの正イオン、例えばアルカリ土類イオンより高い易動度を一般に有するから、この目的に適する正イオンである。しかし、アルカリイオン以外の正イオンを有する酸化物ガラス及び酸化物ガラス−セラミック、例えばアルカリ土類イオンだけを有する酸化物ガラス及び酸化物ガラス−セラミックを、本発明の実施に用いることができる。
アルカリイオン及びアルカリ土類イオンの濃度は広い範囲にわたって変えることができ、代表的な濃度は、酸化物基準で、０.１重量％と４０重量％の間である。好ましいアルカリイオン及びアルカリ土類イオンの濃度は、アルカリイオンの場合に酸化物基準で０.１〜１０重量％であり、アルカリ土類イオンの場合に酸化物基準で０〜２５重量％である。
単一のガラスまたはガラス−セラミックからなる基板２２が好ましいが、望ましければ、積層構造を用いることができる。積層構造が用いられる場合、積層の半導体ウエハに接する層は単一のガラスまたはガラス−セラミックからなる基板２２について本明細書で論じた特徴を有するべきである。半導体ウエハ１０に接していない層もそのような特性を有することが好ましいが、ウエハ１０の半導体材料と直接に相互作用することはないから、緩和された特性を有することができる。後者の場合、基板２２に対して指定された特性がもはや満たされなくなったときに基板２２は終端したと見なされる。
同様に、半導体ウエハ１０及びガラス基板２２のいずれかまたはいずれもその外表面の一部または全てを覆う表面層、例えば半導体上の酸化物層を有することができる。半導体ウエハ１０の表面１４上及び／または基板２２の表面２４上に存在する場合、そのような表面層はウエハ１０と基板２２の間の強固な接合の形成を妨げるであろうような組成及び／または厚さを有するべきではない。特に、約１００ｎｍより厚い半導体ウエハ上の酸化物層は、ガラスまたはガラス−セラミックの基板との弱い接合を生じさせ得るかまたは全く接合を生じさせない。
いかなる特定の動作理論にも束縛されるつもりはないが、酸化物層が厚くなるほど電流に対する抵抗が高くなり、したがって所望の強固な接合を生じさせると考えられる半導体ウエハ１０と基板２２の間の界面における電気分解型の反応が減退すると考えられる。したがって、半導体ウエハ１０の接合形成表面上に酸化物層が存在する場合、酸化物層は主として、絶縁層としてではなく、パッシベーション層として機能するべきである。同様に、基板２２の接合形成表面２４上に形成されたいかなる酸化物層も電流を妨げるべきではなく、したがってその厚さは一般には（また好ましくは）約１００ｎｍより薄いことになろう。半導体ウエハ１０及び／または基板２２の接合形成表面上に表面層が存在する場合に、そのような表面層は完成ＳＯＩ構造において半導体ウエハ１０と基板２２の間の中間層を構成する。
特定のウエハと基板の組合せに対して、半導体ウエハ１０の接合形成表面１４の水素濃度を低減するための前処理が、基板２２への半導体ウエハ１０の島領域１８の接合形成の達成に有益であることが見いだされた。特に、そのような水素濃度の低減は、例えば液晶ディスプレイの生産に用いられる、コーニング社（Corning Incorporated）ガラス製品番号１７３７またはコーニング社ガラス製品番号ＥＡＧＬＥ２０００（商標）でつくられた基板のような、アルカリ土類イオンを含有するガラス基板に水素イオンが注入されたシリコンウエハからシリコン膜を移載する場合に特に重要であることが見いだされた。水素濃度の低減は、無線及びその他のエレクトロニクス応用におけるＲＦ用途に必要であると考えられる、例えば８５０℃〜９００℃の範囲の、高歪点を有するガラス及びガラス−セラミックにも有益であろうと考えられる。
特に、水素イオン注入後、注入されたシリコンウエハの表面は高い水素濃度、例えば高い水素イオン濃度を有する。Ｓｉ表面における水素終端は接合形成プロセスを阻害し、したがって、前述したタイプのガラス基板への有効なＳｉ層移載を得るためには、注入されたＳｉウエハ表面上の水素濃度を軽い酸化処理を用いて低減することが望ましいことが見いだされた。水素濃度低減の結果、注入されたＳｉウエハはより親水性になり、電圧及び熱の印加中の接合形成の進行が可能になる。プロセス中に形成される強固な接合により、母体ウエハからのＳｉ膜の一様な分離が可能になる。
定量的には、水素低減処理を行わない場合、ガラス基板の約１０％しかＳｉ膜で覆われず、被覆領域においても、Ｓｉ膜は一様にならない傾向がある。しかし、酸化処理によってＳｉの表面における水素濃度が低減された場合には、一様なＳｉ膜がガラス基板に、ガラス基板の全表面を覆って、貼り付くようになる。
注入されたウエハの表面上の水素濃度を低減するために様々な手法を用いることができる。好ましい手法には、酸素プラズマによるウエハの処理、過酸化水素による処理、過酸化水素とアンモニアによる処理、過酸化水素とアンモニア及びその後の過酸化水素と酸による処理、またはこれらの処理の組合せのような、表面の軽い酸化処理がある。特に生産環境においては、酸素プラズマによる処理が好ましい手法である。いかなる特定の動作理論にも束縛されるつもりはないが、そのような処理中に水素終端表面基が酸化されて水酸基になり、続いてこの水酸基がシリコンウエハ表面を親水性にすると考えられる。処理は、酸素プラズマについては室温で行われることが好ましく、[アンモニア＋過酸化水素]処理または[アンモニア＋過酸化水素]及びその後の[酸＋過酸化水素]処理については２５〜１００℃の温度で行われることが好ましい。
前述の議論はシリコンウエハに関してなされたが、水素注入された、シリコン以外の半導体材料からなる半導体ウエハにも、水素濃度低減は有益であろうと考えられる。
図３〜４に移れば、これらの図は、半導体ウエハ１０及び基板２２がそれぞれの接合形成表面１４及び２４で接触させられる、本発明のプロセスを表す。本発明の一実施形態において、ウエハ１０は、前述したように、表面１４を基板表面２４に近接させ、実質的に平行にして、基板２２のやや上方に懸垂される。ウエハ１０は、例えばウエハ１０のエッジを１つまたは複数のエッジリテーナー２５で支持することによって懸垂される。例えば、４つのエッジリテーナー２５を用い、ウエハエッジの四方点に配置することができる。すなわち、４つのエッジリテーナー２５はウエハの周に沿って等角度間隔で（例えば、０°，９０°，１８０°及び２７０°に）配置することができる、個別リテーナーが図３に示されているが、リテーナー２５はウエハ１０の全周を取り巻くクランプ機構とすることができる。知られているように、その他の様々な構成及び機構を、適宜に、基板２２の表面２４に対して固定された位置でウエハのエッジを確保及び／または保持するために用いることができる。押し付け前の表面１４と表面２４の間隔は大きい必要はなく、いくつかの実施形態では約１０μｍより小さくすることができる。次いでヒーター２６が上からウエハ１０の裏面２８に押し付けられ、島領域１８の表面１４を基板２２の表面２４に強制的に接触させる。ヒーター／電極２６は基板２２の島領域１８と同じ寸法及び形状を有し、基板２２に島領域１８を押し付けている間、島領域１８に精確に位置合せされることが望ましい。
本発明の好ましい実施形態において、半導体ウエハ１０及び基板２２は接触前に、例えば、それぞれの裏面２８及び３０の温度がそれぞれＴ１及びＴ２であるように、加熱することができる。このようにすれば、接合形成プロセス中の半導体ウエハ１０と基板２２の間の膨張差が回避される。あるいは、接触前は半導体ウエハ１０及び基板２２を無加熱のままにしておき、接合形成表面１４及び２４が接触させられた後で、半導体ウエハ１０と基板２２の間の電圧印加の開始前に、及び／または電圧印加中で実質的な接合形成がおこる前に、加熱することができる。予備加熱が実施される場合、半導体ウエハ１０及び基板２２が所望の温度に達すると取り外されるスペーサで接合形成表面を離しておくことができる。
接合形成を行うためのプロセスチャンバ（図示せず）は様々な構成を有することができる。実験目的のためには、独国ミュンヘン（Munich）のSuess Microtecから販売されているタイプのボンダーをプロセスチャンバとして用いることができる。工業応用にも同じ装置を用いることができるが、多くのウエハ／基板集成体を同時に処理することができる装置が一般に好ましいであろう。
本発明では低レベルから中レベルの温度、圧力、電場強度及び真空が用いられるから、プロセスチャンバが満たす必要がある要件は厳格ではなく、これは本発明の別の重要な利点である。すなわち、本発明は、比較的安価であり、広く入手できるかまたは受注用途のために容易に作成もできる、装置で実施することができる。
接合形成プロセス（例えば、矢印３２で表される、電圧、圧力及び温度の印加）は半導体ウエハの接合形成表面１４と基板の接合形成表面２４が互いに接合するに十分な時間をかけて実施される。例えば、接合形成は４５分と９０分の間の時間をかけて実施することができる。当然、時間は一般に短い方（例えば３０分未満の時間）が好ましく、生産環境においては、半導体ウエハ１０と基板２２を接合させるに必要な時間は、基板材料、処理温度及び印加電圧の最適化によって５〜１５分ないしさらに短い時間まで短縮できると考えられる。
ウエハと基板の接合形成は、接合形成が行われるチャンバ内において、中レベルの真空条件下で実施されることが好ましい。チャンバ内圧力は、１ミリバール（１ｈＰａ）以下であることが好ましく、１０−３ミリバール（０.１Ｐａ）以下であることが最も好ましい。あるいは、接合形成プロセスは、アルゴン、ヘリウム等の雰囲気のような、不活性雰囲気内で実施することができる。
上で論じられ、図３に示されるように、接合形成は、表面２８における電圧及び温度をそれぞれＶ１及びＴ１とし、表面３０における電圧及び温度をそれぞれＶ２及びＴ２として、Ｖ１＞Ｖ２及び好ましくはＴ１＜Ｔ２で実施される。
Ｖ１及びＶ２は関係式：
１００Ｖ/ｃｍ≦（Ｖ１−Ｖ２）/Ｄ≦４０ｋＶ/ｃｍ
を満たすことが好ましく、ここで、Ｄは接合形成中の表面２８，３０間の距離である。（Ｖ１−Ｖ２）/Ｄ比についての好ましい値は約５〜２０ｋＶ/ｃｍの範囲にある。
Ｔ１及びＴ２は関係式：
Ｔｓ−３５０≦Ｔ１≦Ｔｓ＋３５０，及び
Ｔｓ−３５０≦Ｔ２≦Ｔｓ＋３５０
を満たすことが好ましく、ここで、Ｔｓは酸化物ガラスまたは酸化物ガラス−セラミックの歪点であり、Ｔｓ，Ｔ１及びＴ２は摂氏温度である。上で論じたように、Ｔｓは１０００℃未満であり、８００℃未満であり得るし、約７００℃未満でもあり得る。
一般に、Ｔ１及びＴ２はいずれも３００℃以上であり、かつ８００℃以下であろうが、望ましければ、より高いかまたはより低い温度を用いることができる。この範囲内で、低い温度ほど一般に好ましく、例えば、コーニング社ガラス製品番号７０７０及び７７４０のようなガラスに対しては、約４５０℃の温度が好ましい。
半導体ウエハ１０と基板２２の接合形成を達成する役割に加えて、上で論じたように、Ｔ１及びＴ２は、本発明の好ましい実施形態において、基板２２がウエハ１０より大きく収縮しようとし、よって分離域１２においてウエハ１０を弱化させて、半導体膜が引っ張り応力ではなく圧縮応力下にあるＳＯＩ構造がつくられるように、冷却時に半導体ウエハ１０と基板２２の収縮差を与えるために選ばれる。一般に、また好ましくは、Ｔ２がＴ１より高くなり、Ｔ１及びＴ２は一般に関係式：
５℃≦Ｔ２−Ｔ１≦１５０℃
を満たし、好ましくは、関係式：
１０℃≦Ｔ２−Ｔ１≦１５０℃
を満たす。
さらに、ウエハ１０と基板２２の熱膨張係数及び選ばれる温度差は、関係式：
ＣＴＥ１−２０×１０−７/℃≦ＣＴＥ２≦ＣＴＥ１＋２０×１０−７/℃
及び／または
（Ｔ２−Ｔ１）・|ＣＴＥ２−ＣＴＥ１|≦３０×１０−５，Ｔ２＞Ｔ１
の少なくとも一方を満たすことが好ましく、いずれをも満たすことが最も好ましいであろう。ここでＣＴＥ１は実質的に単結晶の半導体材料の０℃熱膨張係数であり、ＣＴＥ２は酸化物ガラスまたは酸化物ガラス−セラミックの０〜３００℃熱膨張係数である。これらの関係式の適用において、酸化物ガラスまたは酸化物ガラス−セラミックの０〜３００℃熱膨張係数（すなわちＣＴＥ２）は関係式：
５×１０−７/℃≦ＣＴＥ２≦７５×１０−７/℃
を満たすことが好ましい。
表面１４と表面２４の接合形成後、接合された半導体ウエハ１０と基板２２は、例えば室温まで、冷却され、島領域１８がウエハ１０の残余部分、すなわち領域３４から分離される。冷却中におこる分離帯１２の弱化のため、分離は、島領域１８と基板２２の間の接合を乱さずに、あるいは島領域１８または基板２２に損傷を与えずに、行うことができる。多くの場合、冷却中に島領域１８はウエハ領域３４から完全に離れることができるから、分離にはウエハ裏面２８にかかる力を解放することしか必要ではない。ウエハ１０はかなり硬質で弾性があるから、エッジを拘束し、裏面に力を印加することによってウエハ１０に生じる撓みによっても弾性復元力が生じる。ウエハ１０の裏面に印加されていた力が除かれたときの復元力は、島領域１８をウエハ１０の残余部分から分離するに十分になり得る。平滑な物体から家事用プラスチックラップを剥がすために行われるような、若干の剥き取り作業が２つのパーツ（１８，３４）を分離するために冷却の終了時に用いられる場合があるかもしれないが、ウエハ１０と基板２２の収縮差及びその結果の分離帯の弱化のため、それ以上の作業が必要になることはない。
ウエハ領域３４からの島領域１８の分離の結果、一般に島領域１８に付随して終端する分離帯１２の部分及びウエハ１０の残余領域３４に付随して終端する部分が生じるであろう。プロセス条件及び最終使用目的に依存して、この分離によってつくられた島領域１８及びウエハ領域３４の外部露出表面、すなわち剥離面は、そのまま用いることができ、あるいは引き続いて、使用の前に処理、例えば、研磨、エッチング、ドーピング等が必要になり得る。例えば、総プロセスの次の反復における母体ウエハとしての再使用に先立って、新しい基板への接合形成に十分に平滑な表面を提供するため、ウエハ領域３４の剥離面を通常の接触研磨（例えば化学機械研磨）にかけることができる。接合された島領域１８の剥離面についても、薄膜トランジスタまたはその他の電子デバイスの作成への使用に先立つ、そのような研磨またはその他の表面処理が適切であり得る。
一般的には好ましくないが、ウエハ１０及び基板２２をある程度冷却し、次いで、ウエハ及び基板に高温、電場及び印加圧力をかけ続けたままでの、分離力の印加、例えばウエハ及び基板の互いに対するひねり、を考えることができる。そのような分離は、例えば、接合形成プロセスの途中で開始することができる。
上述したように、島領域１８がウエハ１０の残余部分から分離されると、得られたＳＯＩ構造、すなわち島部分１８及び貼り付けられた基板２２に、その構造の目的用途に適切であるようにさらに処理を施すことができる。特に、接合領域１８の露出された剥離面は、例えば、分離プロセスで生じるいかなる粗さまたはその他の欠陥も除去するために処理することができる。同様に、ウエハ領域３４の露出された剥離面を、例えば新しい（若干薄くなった）ウエハとしての、以降の使用のために処理することができる。
上述したプロセスを何度も反復できることが当業者には明らかなはずである。すなわち、半導体ウエハはイオン注入され、台地領域を残すためにウエハの一部領域が除去され、次いで、ウエハのエッジを拘束し、ウエハを背面から押し下げて台地領域を基板に接触させ、同時に圧力、電圧及び熱を印加し、次いでイオン注入で形成された欠陥境界に沿ってウエハを分離することによって、台地領域が基板に接合される。ウエハは次いで、剥離面でウエハを研磨し、ウエハに再びイオンを注入して、先と同様のプロセスを実施することで、再使用することができる。すなわち、本発明は上述したように、また図４に示されるように、基板２２の表面を敷き詰めるために用いることができる。図４では先に接合された半導体膜３６と新しく接合されかけている半導体膜との間隔が大きく示されているが、この距離は明解さのために過ぎない。実際上は、基板上に接合されて剥離されたそれぞれの半導体膜領域は先行半導体膜ピース（例えば図４に示される膜３６）に、ピース間の隙間を最小限に抑えるように、密に嵌め合されることが好ましいであろう。さらに、基板がシリコン膜ピースで覆われると、シリコン膜表面は、望ましければ、研磨して膜の平滑性及び／または厚さを確保することができる。必要であれば、研磨に先立ち従来方法にしたがって隙間を埋めることができる。
本発明の上述した実施形態が、特にいかなる「好ましい」実施形態も、考え得る実施形態の例でしかなく、本発明の原理の明解な理解のために述べられているに過ぎないことは強調されるべきである。本発明の精神及び原理を実質的に逸脱せずに、多くの変形及び改変が本発明の上述した実施形態になされ得る。そのような改変及び変形の全ては本開示の範囲内において本発明に含まれ、以下の特許請求の範囲で保護されるとされる。
１０ 円形ウエハ
１２ 損傷帯
１８ 島領域
２２ 矩形ガラス基板
２６ 加熱素子

Claims (9)

  1. 基板（２２）上の半導体膜を形成する方法において、
    半導体ウエハ（１０）を提供する工程、
    前記半導体ウエハにイオンを注入する工程、
    前記ウエハ上に台地領域（１８）を形成するために前記半導体ウエハ（１０）のいくらかの領域（１６）を除去する工程、
    前記ウエハ（１０）の前記台地領域（１８）の前記基板（２２）への接合を形成する工程、及び
    前記基板上の前記半導体膜を形成するために前記ウエハ（１０）から前記台地領域（１８）を分離する工程、
    を含むことを特徴とする方法。
  2. 前記接合形成工程が、前記ウエハのエッジを拘束し、前記台地領域（１８）を前記基板に押し付ける工程を含むことを特徴とする請求項１に記載の方法。
  3. 前記台地領域（１８）が矩形であることを特徴とする請求項１に記載の方法。
  4. 前記接合形成工程が陽極接合形成工程であることを特徴とする請求項１に記載の方法。
  5. ガラス基板（２２）上の半導体膜を形成する方法において、
    半導体ウエハ（１０）内に分離帯（１２）を形成する工程、
    前記ウエハ上に台地領域（１８）を形成するために前記半導体ウエハ（１０）の一部領域（１６）を除去する工程、
    前記台地領域（１８）の前記ガラス基板（２２）への陽極接合を形成する工程、及び
    前記ウエハ（１０）から前記台地領域（１８）を分離する工程、
    を含み、
    前記接合形成工程が、前記ウエハのエッジを拘束し、前記台地領域を前記基板に押し付ける工程を含む、
    ことを特徴とする方法。
  6. 前記接合形成工程に先立ち、前記ウエハ及び前記基板を加熱する工程をさらに含むことを特徴とする請求項５に記載の方法。
  7. 前記除去工程が、フォトリソグラフィ、サブアパーチャ決定論的−選択性研磨、プラズマ支援化学エッチングによるサブアパーチャ加工からなる群から選ばれる方法を含むことを特徴とする請求項５に記載の方法。
  8. 分離帯を形成する前記工程が、水素、ヘリウム、ホウ素及びこれらの組合せからなる群から選ばれるイオンの注入を含むことを特徴とする請求項５に記載の方法。
  9. 前記基板の表面を半導体膜で敷き詰める工程をさらに含むことを特徴とする請求項５に記載の方法。
JP2009510982A 2006-05-12 2007-05-09 絶縁体上半導体構造を形成するための方法 Withdrawn JP2009537076A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/433,086 US20070264796A1 (en) 2006-05-12 2006-05-12 Method for forming a semiconductor on insulator structure
PCT/US2007/011246 WO2007133604A2 (en) 2006-05-12 2007-05-09 Method for forming a semiconductor on insulator structure

Publications (1)

Publication Number Publication Date
JP2009537076A true JP2009537076A (ja) 2009-10-22

Family

ID=38659632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009510982A Withdrawn JP2009537076A (ja) 2006-05-12 2007-05-09 絶縁体上半導体構造を形成するための方法

Country Status (7)

Country Link
US (1) US20070264796A1 (ja)
EP (1) EP2030076A2 (ja)
JP (1) JP2009537076A (ja)
KR (1) KR20090020612A (ja)
CN (1) CN101479651A (ja)
TW (1) TW200807618A (ja)
WO (1) WO2007133604A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014143381A (ja) * 2012-12-28 2014-08-07 Sumitomo Electric Ind Ltd 複合基板、複合基板を用いた半導体ウエハの製造方法、および複合基板用の支持基板

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080128641A1 (en) * 2006-11-08 2008-06-05 Silicon Genesis Corporation Apparatus and method for introducing particles using a radio frequency quadrupole linear accelerator for semiconductor materials
US8377825B2 (en) * 2009-10-30 2013-02-19 Corning Incorporated Semiconductor wafer re-use using chemical mechanical polishing
US10804010B2 (en) * 2017-05-12 2020-10-13 American Superconductor Corporation High temperature superconducting wires having increased engineering current densities

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4294602A (en) * 1979-08-09 1981-10-13 The Boeing Company Electro-optically assisted bonding
US5442205A (en) * 1991-04-24 1995-08-15 At&T Corp. Semiconductor heterostructure devices with strained semiconductor layers
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5273827A (en) * 1992-01-21 1993-12-28 Corning Incorporated Composite article and method
US5395481A (en) * 1993-10-18 1995-03-07 Regents Of The University Of California Method for forming silicon on a glass substrate
FR2715501B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
CN1104746C (zh) * 1996-05-28 2003-04-02 松下电工株式会社 热电组件的制造方法
DE19647635A1 (de) * 1996-11-18 1998-05-20 Wacker Siltronic Halbleitermat Verfahren und Vorrichtung zum Entfernen einer Halbleiterscheibe von einer ebenen Unterlage
CA2232796C (en) * 1997-03-26 2002-01-22 Canon Kabushiki Kaisha Thin film forming process
US6162705A (en) * 1997-05-12 2000-12-19 Silicon Genesis Corporation Controlled cleavage process and resulting device using beta annealing
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
KR100400808B1 (ko) * 1997-06-24 2003-10-08 매사츄세츠 인스티튜트 오브 테크놀러지 그레이드된 ＧｅＳｉ층 및 평탄화를 사용한 Ｓｉ상의 Ｇｅ의 쓰레딩 전위 밀도 제어
US6823693B1 (en) * 1998-03-06 2004-11-30 Micron Technology, Inc. Anodic bonding
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
US5909627A (en) * 1998-05-18 1999-06-01 Philips Electronics North America Corporation Process for production of thin layers of semiconductor material
US6093623A (en) * 1998-08-04 2000-07-25 Micron Technology, Inc. Methods for making silicon-on-insulator structures
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1130135B1 (en) * 1999-10-08 2007-08-08 Hoya Corporation Silicon carbide film and method for manufacturing the same
CN1160268C (zh) * 1998-11-30 2004-08-04 康宁股份有限公司 用于平板显示器的玻璃
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
JP3762157B2 (ja) * 1999-09-02 2006-04-05 旭テクノグラス株式会社 陽極接合用ガラス
JP4649027B2 (ja) * 1999-09-28 2011-03-09 株式会社東芝 セラミックス回路基板
TW452866B (en) * 2000-02-25 2001-09-01 Lee Tien Hsi Manufacturing method of thin film on a substrate
JP2001284622A (ja) * 2000-03-31 2001-10-12 Canon Inc 半導体部材の製造方法及び太陽電池の製造方法
JP2004507084A (ja) * 2000-08-16 2004-03-04 マサチューセッツ　インスティテュート　オブ　テクノロジー グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス
US6593641B1 (en) * 2001-03-02 2003-07-15 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
JP2003017667A (ja) * 2001-06-29 2003-01-17 Canon Inc 部材の分離方法及び分離装置
US6610582B1 (en) * 2002-03-26 2003-08-26 Northrop Grumman Corporation Field-assisted fusion bonding
FR2842651B1 (fr) * 2002-07-17 2005-07-08 Procede de lissage du contour d'une couche utile de materiau reportee sur un substrat support
US20040020173A1 (en) * 2002-07-30 2004-02-05 Cho Steven T. Low temperature anodic bonding method using focused energy for assembly of micromachined systems
US6818529B2 (en) * 2002-09-12 2004-11-16 Applied Materials, Inc. Apparatus and method for forming a silicon film across the surface of a glass substrate
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7691723B2 (en) * 2005-01-07 2010-04-06 Honeywell International Inc. Bonding system having stress control
US20060292823A1 (en) * 2005-06-28 2006-12-28 Shriram Ramanathan Method and apparatus for bonding wafers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014143381A (ja) * 2012-12-28 2014-08-07 Sumitomo Electric Ind Ltd 複合基板、複合基板を用いた半導体ウエハの製造方法、および複合基板用の支持基板
WO2014136573A1 (ja) * 2013-03-04 2014-09-12 住友電気工業株式会社 複合基板、複合基板を用いた半導体ウエハの製造方法、および複合基板用の支持基板

Also Published As

Publication number Publication date
EP2030076A2 (en) 2009-03-04
WO2007133604A3 (en) 2008-01-31
US20070264796A1 (en) 2007-11-15
WO2007133604B1 (en) 2008-04-03
CN101479651A (zh) 2009-07-08
WO2007133604A2 (en) 2007-11-22
TW200807618A (en) 2008-02-01
KR20090020612A (ko) 2009-02-26

Similar Documents

Publication Publication Date Title
KR101575917B1 (ko) 실리콘 박막 전사 절연성 웨이퍼의 제조 방법
JP5152819B2 (ja) ガラスベースｓｏｉ構造
WO2007072632A1 (ja) Ｓｏｉ基板およびｓｏｉ基板の製造方法
JP2007184581A (ja) 改善されたイオン注入プロセスを用いて作成されたガラス絶縁体上半導体
JP2006049911A (ja) 単層および多層の単結晶シリコンおよびシリコンデバイスをプラスチック上に犠牲ガラスを用いて製造する方法
JP2006210898A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
JP5536465B2 (ja) 高温貼り合わせ法による貼り合わせウェーハの製造方法
JP2006295037A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
US8703580B2 (en) Silicon on insulator (SOI) wafer and process for producing same
US8980729B2 (en) Silicon-on-insulator substrate and fabrication method
JP2009537076A (ja) 絶縁体上半導体構造を形成するための方法
JPH11330438A (ja) Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
WO2010137683A1 (ja) Ｓｏｉ基板の製造方法
KR102568640B1 (ko) 도너 기판의 잔류물을 제조하는 방법, 그 방법에 의해 제조된 기판 및 그 기판의 사용
WO2020008882A1 (ja) デバイス層転写基板の製造方法及びデバイス層転写基板
JP5443833B2 (ja) 貼り合わせｓｏｉ基板の製造方法
KR100691311B1 (ko) 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된에스오아이 웨이퍼
KR20160052551A (ko) 접합 웨이퍼의 제조방법
JP2009246320A (ja) Ｓｏｉ基板の製造方法
KR20090044831A (ko) Ｓｏｉ 웨이퍼 제조 방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100803