CN101479651A - 形成绝缘体上半导体结构的方法 - Google Patents

形成绝缘体上半导体结构的方法 Download PDF

Info

Publication number
CN101479651A
CN101479651A CNA2007800223898A CN200780022389A CN101479651A CN 101479651 A CN101479651 A CN 101479651A CN A2007800223898 A CNA2007800223898 A CN A2007800223898A CN 200780022389 A CN200780022389 A CN 200780022389A CN 101479651 A CN101479651 A CN 101479651A
Authority
CN
China
Prior art keywords
wafer
substrate
semiconductor
glass
bossing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800223898A
Other languages
English (en)
Inventor
M·A·斯托克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of CN101479651A publication Critical patent/CN101479651A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Element Separation (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Thin Film Transistor (AREA)

Abstract

公开了一种将半导体薄膜接合到矩形衬底(22)的方法。该方式使矩形半导体膜从圆形前体半导体晶片剥落成为可能，从而用半导体膜提供衬底的有效平铺。该方法包括通过晶片的离子注入在前体晶片(10)中产生损伤带(12)的步骤、去除晶片的部分(16)以形成凸起部分(18)、将晶片(10)的凸起部分接合到衬底(22)、以及剥落所接合的凸起部分。

Description

形成绝缘体上半导体结构的方法
发明背景
发明领域
本发明涉及一种形成绝缘体上半导体结构的方法，尤其涉及形成玻璃体上硅结构的方法。
技术背景
经济制造用于生产半导体器件的硅晶片是已知的。所有这些晶片都是薄的圆盘，并且半导体制造系统已被最优化以便进行薄圆盘的生产。当前硅晶片的标准大小是直径约为300mm。
诸如那些用于制造例如液晶显示器的平面显示玻璃板需要硅薄膜被沉积在其上以生产半导体像素开关。执行此沉积的一种方法是通过将剥落薄膜从生产用硅晶片(prime silicon wafer)转移到显示玻璃上。
在剥落之前，晶片被离子注入以在经抛光晶片表面下方产生损伤层。晶片被接合到显示玻璃，且薄膜沿着从离子注入层形成的破裂面剥落。
剥落厚度的均匀性决定性地取决于离子注入之的晶片表面纹理的均匀性。为了均匀的离子注入和剥落，对生产用半导体晶片表面的抛光质量有要求。
为了最大化可用于生产矩形显示板的硅的面积，所沉积的硅膜也应当为矩形。更进一步地，为了在经济上可行，用于沉积膜的晶片必须能被重复使用很多次。这将要求晶片在准备用于另一剥落过程时被重新抛光和重新注入。
半导体器件通常是正方形或矩形的，然而它们总在圆形晶片上制造，从而导致相当的晶片浪费。这种浪费程度在半导体领域内能被忍受是因为制造圆形晶片相比矩形晶片的优点胜过与所浪费材料相关联的成本。
为了最大化平板生产率，矩形半导体膜必须尽可能地大，通常是能从标准晶片生产出的最大可能单个小片(tile)(通常直径为100mm、150mm、200mm和300mm)，并且被平铺在平板衬底的表面上。理想地，因为用于制造平板显示器件的玻璃平板是矩形的，所以半导体小片也是矩形的。但是即使矩形半导体晶片可用，经抛光表面的均匀性也很难实现。
抛光均匀性在圆形晶片内通过相对于圆形抛光垫旋转圆形晶片来维持。表面纹理和晶片厚度控制是通过由圆形垫抛光的圆形晶片的平均效应来维持。晶片的所有区域都经历相同的压力和与抛光垫接触的时间。
如果矩形晶片被抛光，则在整个表面上压力以及与抛光垫接触的时间都比圆形晶片更可变，尤其在晶片趋于被优先机械加工的角落上，从而导致晶片厚度和表面纹理不均匀。因而，所需要的是形成矩形半导体薄膜并将该矩形半导体薄膜从圆形半导体晶片转移到矩形玻璃板的方法。
概要
在本发明一实施例中，绝缘体上半导体(SOI)结构是通过提供包含硅的晶片、离子注入硅晶片，去除硅晶片的一部分以形成凸起部分，将凸起部分接合到衬底上、并使该凸起部分与晶片分离从而在衬底上形成半导体膜来形成的。
在另一实施例中，提出了一种在衬底上形成半导体膜的方法，包括：在半导体晶片中形成分离带，去除半导体晶片的一部分从而形成凸起部分，将凸起部分阳极接合到玻璃衬底，使凸起部分与晶片分离。接合包括约束(restrain)晶片的边缘并向凸起部分施压使其与衬底接触。
在又一实施例中，SOI结构通过以下步骤形成：
a.提供具有至少一个基本平坦的第一表面和与该第一表面相对的第二表面的圆形半导体晶片；
b.通过离子注入在晶片内距晶片第一表面预定深度处形成缺陷边界；
c.从晶片去除材料，以使凸起的矩形区在晶片的第一表面上形成；
d.将晶片置于平坦衬底之上，以使凸起矩形区的表面与衬底的表面基本平行；
e.约束晶片的边缘；
f.通过将加热板推向晶片第二表面而使凸起矩形区与硅晶片接触；
g.通过阳极接合使凸起矩形区与衬底接合；
h.沿缺陷边界分离晶片，从而在衬底上形成半导体层。
在以下参考附图给出的说明性描述过程中，本发明将更容易被理解且其其他目的、特性、细节和优点也将变得更显而易见，该说明性描述过程并非旨在以任何方式表示限制。其旨在将所有这些附加的系统、方法特征和优点包括在本说明书内，本发明的范围内，且受所附权利要求书保护。
附图简述
图1是示出损伤或分离带以及晶片的将被接合并剥落到衬底的岸面部分(land portion)的半导体晶片的截面图。
图2是图1的晶片的透视图，示出晶片的被去除以产生岸面部分的部分。
图3是被推动与衬底接触并与之接合的图2晶片的岸面部分的截面图。
图4是以图3的方式接合到衬底从而用半导体膜平铺衬底的附加半导体膜的透视图。
详细描述
在以下详细描述中，为了说明而非限制的目的，陈述公开具体细节的示例实施例以提供对本发明的透彻理解。然而，对受益于本公开的本领域技术人员而言将显而易见的是：本发明可在背离在此公开的具体细节的其他实施例中实践。此外，关于已知器件、方法及材料的描述可被省略，以便于不混淆本发明的描述。最后在适用的情况下，相同的附图标记指的是相同的元件。
根据本发明一实施例，公开了一种从圆形前体晶片转移矩形半导体材料晶片的方法。参考图1-2，具有基本平坦和平行的第一和第二表面的圆形半导体晶片10根据已知技术被离子注入以在圆形晶片10的第一表面14下面的预定深度δ处形成损伤边界12。半导体晶片材料的部分16被去除到与损伤边界12的深度δ相对应的深度δ，从而使硅晶片的未去除材料的部分18在暴露表面20上延伸到高度δ。在表面14上延伸的部分在以下将称为半导体晶片10的岸面部分18。参考图3，经离子注入的半导体晶片10然后被置于玻璃衬底22上方，以使岸面部分18的表面14靠近并基本平行于玻璃衬底22的表面24。半导体晶片10的边缘被约束，且使加热元件26与晶片10的背面28接触。加热元件26向晶片10背面的第二表面降低，推动半导体晶片10的岸面部分18与玻璃衬底22接触。通过热、压力、电势(由或经由加热元件/电极26传递)和时间的作用，岸面部分16的表面14被接合到玻璃衬底22的表面24。一旦接合完成，加热元件/电极26被抬高，且半导体晶片10的岸面部分18沿损伤边界12分离，从而留下半导体材料的薄膜接合到玻璃衬底。以下将详细描述这个以及其他实施例的详情。
使用便宜的材料作为支承衬底，且尤其使用基于玻璃的材料(例如氧化物玻璃和氧化物玻璃-陶瓷)作为支承衬底的一个主要挑战是包括基于玻璃晶片的多数玻璃不能耐受如通常用于本领域的1100℃的接合处理。因而，玻璃基层和例如硅的半导体材料之间的共价键合必须在显著低于1100℃的温度下完成。对于更低温度的需求还使得将半导体晶片在通过例如氢离子注入形成的损伤边界或分离带分离成各部分成为挑战。
此外，在基于玻璃的材料代替硅用作支承衬底材料时，基于玻璃的材料的热膨胀应与绝缘体上半导体(SOI)结构的半导体层的热膨胀匹配，从而避免半导体层从绝缘支承衬底分离。虽然一些其热膨胀接近例如硅的半导体材料的热膨胀的玻璃基材料是已知的，但是精确匹配仍然难以获得。热膨胀失配对高应力可引起半导体层松解的大晶片尤其棘手。
因而，多个问题必须被解决并克服以提供采用由基于玻璃材料的构成的支承衬底的SOI结构。离子注入和半导体材料与玻璃基衬底的阳极接合已被发现能解决一些上述问题。一种用于执行半导体材料的阳极接合的有用方法在例如2004年2月12日提交的美国专利申请No.10/779,582中描述，该专利申请通过引用完全结合于此。为表达清楚起见，以下将称基于玻璃的材料为玻璃衬底，并且理解还引用诸如玻璃-陶瓷之类的其他基于玻璃的材料。
如美国专利申请No.10/779,582中所述的使阳极接合在其当前实践中低效的一个问题是大多数的(如果不是所有的)用于生产半导体材料晶锭的工艺生产出形状为圆柱形的晶锭。随后从该晶锭切下的半导体晶片因此也是圆形的。可购得的半导体晶片通常直径在约100mm到300mm的范围内。另一方面，例如计算机监控器、平板电视机等的显示设备总是矩形的，并在某些情况下具有达到数万平方厘米的表面积。
简言之，在氢离子注入工艺中，氢离子被注入半导体晶片中的指定深度，使晶片与玻璃衬底接触，且阳极接合被用来将晶片接合到衬底上。晶片和衬底被冷却，且晶片然后被拉离衬底。晶片沿由离子注入产生的缺陷边界破裂或裂开，从而留下接合到衬底的半导体材料薄膜。半导体裂开以留下半导体薄膜有时被称为剥落。被拉离衬底的半导体晶片然后可被表面抛光，且过程再次开始。即，多个半导体薄膜通常被“平铺”到玻璃衬底的表面上以覆盖衬底表面。不幸地是，刚才所述的离子注入和接合工艺在衬底上留下圆形半导体材料膜，从而很难用半导体膜完全覆盖玻璃衬底。
使用平铺工艺的优点包括提供具有基本单晶半导体膜的大玻璃或玻璃-陶瓷衬底而不受大小限制的能力。对于显示应用，所需玻璃衬底的大小经常大于半导体晶片的300mm直径。类似地，光伏应用也需要大面积的SOI结构。
平铺还能使基本单晶半导体材料被置于玻璃或玻璃-陶瓷衬底上的所需位置。此能力使例如硅膜的高性能半导体膜能被放置在大衬底的可放置驱动器和存储电路的区域，因而避免了不得不用半导体膜来覆盖整个衬底，从而降低成本。
在多个半导体衬底被平铺在单个玻璃或玻璃-陶瓷衬底上时，完成的SOI结构的半导体膜之间的距离取决于初始组装期间的半导体衬底的接近度。接近度可通过精加工半导体片以正好紧密地贴合在一起来控制，诸如通过加工半导体晶片的边缘以最小化相邻片之间的间隙。例如，半导体晶片或晶锭自身可诸如通过加工来从圆形(在晶锭的情况下为圆柱形)成形为矩形，以使各个小片可紧密地贴合。
在一种平铺操作的方法中，一片或多片半导体晶片可按所需图案组装，然后接合到起支承结构作用的导电衬底。接合可通过焊接、铜焊或使用难熔的导电胶水来完成。支承结构可以是金属箔或其他能耐受工艺温度的导电衬底。然后可使用例如氢离子对导电衬底上的半导体片进行离子注入，并执行到玻璃或玻璃陶瓷的阳极接合。在半导体膜从半导体片体分离之后，导电衬底上半导体片的暴露剥落表面可被抛光以去除表面粗糙，且再次被离子注入，由此与另一玻璃或玻璃陶瓷衬底的接合工艺可被重复。这样，半导体片不需要在每生产一SOI结构时重新组装。使用导电支承的平铺在要生产大面积SOI结构时特别有用。
根据本发明一实施例且如图1中所描绘地，常规形成的半导体晶片10根据常规方法被离子注入以形成损伤或分离带12。半导体材料可以是硅基半导体或诸如半导体的III-V族、II-IV、II-IV-V族等之类的任何其它类型的半导体。半导体优选是基本单晶材料的形式。术语“基本”被用来描述半导体晶片，从而考虑半导体材料通常包含诸如晶格缺陷或一些晶界之类的至少一些固有或故意添加的内部或表面缺陷。术语“基本”还反映出某些掺杂剂可能扭曲或者影响体半导体的晶体结构的事实。
使用本领域技术人员当前已知类型的或将来可开发的离子注入/剥落技术来形成分离带12。目前，分离带24优选使用以上讨论的参考文献的氢离子注入技术形成。诸如氢离子和氦离子或氢离子和硼离子的共同离子注入之类的其他当前已知技术也可被用来形成分离带。无论选择哪种技术，半导体晶片需要在分离带被分离成第一和第二部分。
可使用的适当的离子注入深度(即分离带14的深度)通常在10nm～900nm范围内。在一些实施例中，优选深度在200nm～900nm范围内。在其他实施例中，优选深度在500nm～900nm范围内。离子注入深度δ可小于10纳米，然而超薄半导体层将通常无法为半导体器件的生产提供足够材料。更薄的半导体层可通过氧化或本领域其他已知方法产生。
通常，离子注入深度δ仅是半导体晶片的总厚度的非常小的一部分。半导体晶片10的最靠近损伤/分离带的一侧上的一部分或各部分16然后被去除，从而留下半导体的凸起部分—岸面部分18。各部分16可通过如光刻、子孔径(subaperture)确定性和选择性抛光、通过等离子体辅助化学蚀刻的子孔径加工等之类的方法去除。岸面部分18优选是矩形的，但可按平铺所需为其他形状。例如，岸面部分18可以是八角形的。然而，如图2中最佳所示的矩形对在矩形显示衬底上平铺来说是最有效形状。岸面部分18的暴露表面14将变成半导体晶片10的接合表面14。
一旦半导体部分16已被去除从而形成岸面部分18，晶片10就被清洗，且岸面部分18的表面14就与玻璃衬底22的接合表面24接近并基本平行地放置。考虑到在玻璃衬底22的表面24与岸面部分18的表面14之间可能有一些例如为1-2度的微小角度，表面在此被描述成包括完全平行和成微小角度的两种情况的“基本平行”。短语“基本平行”还包括一个或多个表面或分离带可能不是完全平坦的可能性。
为保证SOI结构在例如圆形晶片的径向方向上具有均匀性质、例如半导体材料和玻璃衬底之间的界面具有均匀接合强度，外部表面14、24与分离带12的平行的任何偏差优选被保持为最小值。
衬底22优选包括氧化物玻璃或氧化物玻璃-陶瓷；虽然不是必需的，但是在此描述的各实施例包括展示出小于1,000℃的应变点的氧化物玻璃或玻璃-陶瓷。如在玻璃制造领域中是常规地，应变点是玻璃或玻璃-陶瓷具有1014.6泊(1013.6Pa.s)的粘度时的温度。在氧化物玻璃和氧化物玻璃-陶瓷之间，玻璃目前是优选的，因为它们通常更容易制造，由此使得它们更广泛地可用且更便宜。
如图3所示，基本22具有厚度D，其优选在0.1mm～10mm范围内，且更优选在0.5mm～1mm范围内。对于一些SOI结构的应用，例如厚度大于或等于1微米的绝缘层是合乎需要的，从而避免在具有硅/二氧化硅/硅配置的标准SOI结构在高频下工作时出现的寄生电容效应。在过去，难以实现这些厚度。根据本发明，通过简单地使用其厚度大于或等于1微米的衬底22，容易获得具有厚度大于1微米的绝缘层的SOI结构。对衬底22的厚度的优选较低限制因而是1微米。
一般来说，衬底22需要足够厚以在本发明的工艺步骤以及在SOI结构上执行的后续加工中支承半导体晶片10。虽然对衬底22的厚度没有理论上限，但是超出支承功能所需的厚度或最终SOI结构所期望的厚度通常不是优选的，因为衬底厚度越大，在施加相同电压差的步骤期间衬底内的电场强度就越低。
氧化物玻璃或氧化物玻璃-陶瓷优选是基于硅石的。因而，氧化物玻璃或氧化物玻璃-陶瓷中SiO2的摩尔百分比优选大于30摩尔％，且更优选大于40摩尔％。在玻璃-陶瓷的情况下，其晶相可以是多铝红柱石、堇青石、钙长石、尖晶石、或玻璃-陶瓷领域已知的其它晶相。玻璃-陶瓷的玻璃相应当足以允许在接合工艺期间正离子移离半导体晶片和玻璃衬底之间的界面。
非基于硅土的玻璃和玻璃-陶瓷可用于本发明的实践中，但是通常因为它们较高的成本和/或较差的性能特性不是优选的。同样地，对于一些应用，例如对于采用非硅基半导体材料的SOI结构，例如非氧化物玻璃的不是基于氧化物的衬底22可以是合乎需要的，但通常因为它们成本较高而不是优选的。
对于例如显示应用的某些应用，玻璃或玻璃-陶瓷在可见的、近紫外(UV)和/或红外(IR)波长范围中优选是透明的，例如玻璃或玻璃陶瓷在350nm～2微米波长范围中优选是透明的。
玻璃或玻璃-陶瓷衬底22可使用多种玻璃制造领域已知技术从常规原料制造。
氧化物玻璃或氧化物玻璃-陶瓷包括至少一些正离子，这些正离子在接合工艺期间在衬底22内在所施加电场的方向上移动，即移离表面24并移向表面30。例如Li+1、Na+1和/或K+1离子的碱离子是适于此目的的正离子，因为它们通常具有比通常纳入氧化物玻璃和氧化物玻璃-陶瓷中的例如碱土离子的其他类型的正离子更高的迁移率。然而，具有除碱离子以外的正离子的氧化物玻璃和氧化物玻璃陶瓷，例如只具有碱土离子的氧化物玻璃和氧化物玻璃-陶瓷可用于本发明的实践。
碱和碱土离子的浓度可在宽泛范围内变化，代表性浓度在氧化物基础上在0.1到40重量百分比(wt.％)之间。优选碱和碱土离子浓度在碱离子的情况下在氧化物基础上为0.1～10wt.％，而在碱土离子的情况下在氧化物基础上为0-25wt.％。
虽然由单层玻璃或玻璃-陶瓷组成的衬底22是优选的，但是如果需要则可使用叠层结构。在使用叠层结构时，叠层的最靠近半导体晶片的层应具有在此针对由单层玻璃或玻璃-陶瓷组成的衬底22讨论的性质。远离半导体晶片10的层优选也具有那些性质，但可具有弛豫性质，因为它们不与晶片10的半导体材料直接作用。在后一种情况下，在不再满足对衬底22指定的性质时，可认为衬底22已经终结。
遵循这些相同准则，半导体晶片10和玻璃衬底22中的一个或两者都可在它们部分或所有外表面上包括表面层，例如半导体上的氧化物层。当出现在半导体晶片10的表面14和/或衬底22的表面24上时，这些表面层不应具有防止在晶片10和衬底22之间形成强接合的化合物和/或厚度。特别地，半导体晶片上的具有大于约100纳米厚度的氧化物层可导致与玻璃或玻璃-陶瓷衬底弱接合或没有接合。
虽然不希望受任何特殊操作理论的限制，但是相信具有更大厚度的氧化物层对电流提供高阻抗，因而减少半导体晶片10与衬底22之间界面处的被相信生产所需强接合的电解型反应。因此，当氧化物层出现在半导体晶片10的接合表面时，它与绝缘层相反应主要起钝化层的作用。同样地，在衬底22的键合表面24上形成的氧化物层不应干扰电流，且因而将通常(且优选)具有小于约100纳米的厚度。当表面层出现在半导体晶片10和/或衬底22的接合表面时，它们在完成的SOI结构中构成半导体晶片10和衬底22之间的中间层。
对于某些晶片/衬底组合，减小其氢浓度的半导体晶片10的接合表面14的预处理已被发现在实现半导体晶片10的岸面部分18到衬底22的接合时有益。特别地，这种氢浓度的降低已被发现在将硅膜从注入有氢离子的硅晶片转移到含碱土离子的玻璃衬底时尤其重要，这些玻璃衬底诸如用于例如液晶显示器的生产的由康宁股份有限公司(Corning Incorporated)玻璃合成物No.1737或康宁股份有限公司玻璃合成物No.EAGLE 2000TM制成的衬底。相信氢浓度的降低也将对具有例如在850℃～900℃范围内的高应变点的玻璃和玻璃陶瓷有益，高应变点被预期在无线和其他电子应用中为射频(RF)应用所需。
特别地，已发现在氢离子注入之后，被离子注入的硅晶片的表面具有例如高氢离子浓度的高氢浓度。硅表面处的氢端接约束接合过程，且因此已发现为获得硅层向前述类型玻璃衬底的有效转移，通过使用温和氧化处理降低经离子注入硅晶片表面上的氢浓度是合乎需要的。氢浓度的降低导致经离子注入的硅晶片更亲水，并允许接合在施加电压和热期间发生。在工艺期间形成的强接合允许硅膜与母晶片的均匀分离。
定量地，已发现在缺乏降低氢处理时，只有约10％的玻璃衬底被硅膜覆盖，并且即使在被覆盖区域硅膜也趋于不均匀。然而，在硅表面上的氢浓度通过氧化处理被降低时，均匀的硅膜被附连到玻璃衬底的整个表面上。
可使用各种方法来降低经离子注入晶片的表面上的氢浓度。优选方法包括表面的温和氧化处理，诸如使用氧等离子体处理晶片，使用过氧化氢、过氧化氢和氨水、过氧化氢和氨水加过氧化氢和酸的处理，或这些工艺的组合。用氧等离子体的处理是优选方法，特别在商业环境中。虽然不希望受任何特殊操作理论的限制，但是相信在这些处理期间，氢端接表面基团氧化成羟基，该反应又使硅晶片的表面亲水。该处理优选在室温下对氧等离子体执行，以及对氨水+过氧化氢或氨水+过氧化氢加酸+过氧化氢的处理在25～100℃之间的温度下执行。
虽然前述讨论是关于硅晶片的，但是相信氢浓度的降低将对由除硅以外的半导体材料构成的经氢离子注入的半导体晶片有益。
转到图3～4，这些附图表示其中半导体晶片10和衬底18分别与它们的接合表面14和24接触的本发明工艺。在本发明一实施例中，晶片10悬挂于略高于衬底22之处，且表面14接近并基本平行于如上所述的表面24。晶片10例如通过用边缘止动器或止动器25支承晶片10的边缘来悬挂。例如，可使用四个边缘止动器25，且它们被置于晶片边缘的基点。即以相同的角距(例如0°、90°、180°和270°)置于晶片的圆周周围。虽然分立止动器在图3中示出，但是止动器25可以是环绕晶片10的圆周的夹紧机构。在适当时，已知的各种其他配置和机构可被用来相对于衬底22的表面24在固定位置上保护和/或止动晶片的边缘。施压之前的表面14和表面24之间的间隔无需很大，且在一些实施例中可以小于约10μm。然后将加热器26压向晶片10的背面28，从而推动岸面部分18的表面14与衬底22的表面24接触。加热器/电极26具有与衬底22的岸面部分18相同的大小和形状，且在将岸面部分18压向衬底22时精确对准到岸面部分18是合乎需要的。
在本发明的优选实施例中，半导体晶片10和衬底22可以在接触前被加热，例如被加热以使背面28和30分别为T1和T2。这样，在接合工艺期间避免了半导体晶片10和衬底22之间的有差别膨胀。或者，半导体晶片10和衬底22可在接触前保持不加热，但可在已使接合表面14和24接触之后以及开始在半导体晶片10和衬底22之间施加电压之前和/或在基本接合已发生之前的施加电压期间被加热。在执行预加热时，接合表面可通过隔离物分隔，该隔离物一旦已达到半导体晶片和衬底22的所需温度就被去除。
用于进行接合的处理室(未示出)可具有多种配置。为试验的目的，由德国慕尼黑的Süss Microtec所售类型的接合器可被用作处理室。相同的器件可被用于商业应用，虽然能够同时加工多个晶片/衬底组件的设备一般将是优选的。
因为本发明使用较低到中等的温度、压力、电场强度、以及真空等级，所以处理室需要满足的要求不是苛刻的，这是本发明的另一重要优点，即本发明可使用既相对便宜又广泛可用或容易为客户应用制造的设备来实践。
接合工艺(例如由箭头32表示施加电压、压力和温度)被执行一段足以使半导体晶片接合表面14和衬底接合表面24相互接合的时间。例如，可执行接合45到90分钟。当然通常更短的时段是优选的(例如少于30分钟的时间)，且在商业环境中，预期接合半导体晶片10和衬底22所需的时间可通过衬底材料、工艺温度和所施加电压的最优化被减少到5-15分钟的时段或更短。
晶片和衬底的接合优选在中等真空条件下在其中发生接合的室内执行。优选腔内的压力小于或等于1毫巴，且更优选地小于或等于10-3毫巴。或者，接合工艺可在诸如氩、氦等的气氛之类的惰性气氛中执行。
如以上所讨论和图3中所示地，接合在V1>V2且优选T1<T2的条件下执行，其中V1和T1分别是表面28的电压和温度，而V2和T2分别是表面30的电压和温度。
V1和V2优选满足以下关系：
100伏特/厘米≤(V1-V2)/D≤40千伏特/厘米，
其中D是在接合期间表面28、30之间的距离。(V1-V2)/D比率的优选值在约5-20千伏/厘米的范围内。
T1和T2优选满足以下关系：
Ts-350≤T1≤Ts+350；以及
Ts-350≤T2≤Ts+350；
其中Ts是氧化物玻璃或氧化物玻璃-陶瓷的应变点，且Ts、T1和T2是摄氏度。如以上所讨论地，Ts小于1000℃，可以小于800℃，且还可以小于约700℃。
通常，T1和T2都将大于或等于300℃且小于或等于800℃，虽然如果需要可使用更高或更低的温度。在此范围内，对如康宁股份有限公司玻璃合成物No.7070和7740，例如450℃左右温度的低温通常是优选的。
除它们在实现接合半导体晶片10和衬底22中的作用之外，如上所讨论地，T1和T2被选择成在冷却时提供第一和第二衬底的有差别收缩，以使在本发明优选实施例中，衬底22比晶片10更大程度地收缩，从而在分离带12弱化晶片10、并产生半导体膜处于与拉应力相反的压应力之下的SOI结构。通常地并优选地，T2将大于T1，且T1和T2通常满足以下关系：
5℃≤T2-T1≤150℃，
且优选满足以下关系：
10℃≤T2-T1≤150℃。
此外，晶片10和衬底22的热膨胀系数以及所选温差将优选满足以下关系中的至少一个，且更优选以下两个关系都满足。
CTE1-20×10-7/℃≤CTE2≤CTE1+20×10-7/℃；和/或
(T2-T1)·|CTE2-CTE1|≤30×10-5，T2>T1；
其中CTE1是基本单晶半导体材料在0℃的热膨胀系数，且CTE2是氧化物玻璃或氧化物玻璃-陶瓷在0-300℃的热膨胀系数。在应用这些关系时，氧化物玻璃或氧化物玻璃-陶瓷在0-300℃的CTE(即CTE2)优选满足关系：
5×10-7/℃≤CTE2≤75×10-7/℃。
在接合表面14和24之后，所接合的半导体晶片10和衬底22被冷却例如到室温，且岸面部分18与晶片10的剩余部分即部分34分离。因为在冷却期间发生的分离带12弱化，所以分离可在不干扰岸面部分18和衬底22之间的接合或不破坏岸面部分18或衬底22的情况下执行。在许多情况下，分离仅涉及晶片背面28上力的释放，因为在冷却期间，岸面部分18可变得完全脱离晶片部分34。因为晶片10实质上既刚性又有弹性，所以在晶片10中通过约束边缘并将力施加到背侧产生的弯曲还产生弹性恢复力。在施加到晶片10背侧的力被去除时，恢复力可足以使岸面部分18与晶片10的剩余部分分离。在一些情况下，类似被用来从光滑物体去除家用塑料保鲜膜的轻柔剥离动作可被用来在冷却结束时分离两个部分(18、34)，但因为晶片10和衬底22的有差别收缩以及分离带的所得弱化不需要比这更多。
岸面部分18与晶片部分34的分离通常将导致分离带12的一部分结束与岸面部分18的关联并且部分地结束与晶片部分34的剩余部分的关联。取决于处理条件和最终用途，由此分离产生的岸面部分18和晶片部分34的暴露外表面，即剥落表面可按现状使用或可在使用前要求例如抛光、蚀刻、掺杂等的后续处理。例如，在另一轮整个工艺中再用作供体晶片(donor wafer)之前，晶片部分34的剥落表面可进行常规接触抛光(例如化学机械抛光)从而为接合到新衬底提供充分光滑的表面。这些抛光或其他表面处理还可适用于在用于制造薄膜晶体管或其他电子器件之前被接合岸面部分18的剥落表面。
虽然一般不是优选地，但可构想部分冷却晶片10和衬底22，然后例如使晶片和衬底相对彼此扭曲地施加分离力、同时继续使晶片和衬底经受升高的温度、电场和所施加的压力。这样的分离可例如在接合工艺的一半时开始。
如上所述，一旦岸面部分18从晶片10的剩余部分分离，则所得SOI结构即岸面部分18和所附连的衬底22可按需进行进一步加工，以供结构的预期使用。特别地，接合部分18的暴露剥落表面可例如被处理以去除任何粗糙度或其他由分离工艺引起的缺陷。类似地，可处理晶片部分34的暴露剥落表面以供后来用作例如新(略微薄些)晶片。
对本领域普通技术人员而言，上述工艺可被重复很多次应该是显而易见的。即半导体晶片被离子注入，晶片的一部分被去除以留下凸起部分，该凸起部分然后通过约束晶片的边缘并压低晶片的背侧以使凸起部分与衬底接触同时施加压力、电压和热来与衬底接合，然后使晶片沿由离子注入产生的缺陷边界分离晶片。晶片然后可通过在剥落表面抛光晶片、再次离子注入晶片以及与前面一样地进行处理被再使用。因而，本发明可被用来如上所述地且如在图4中被最佳示出地平铺衬底22的表面。虽然图4将先前所接合的半导体膜36与新接合的半导体膜之间的间隔示为较大的，但此距离仅为清楚起见示出。在实践中，优选接合到并剥落到基板上的半导体膜的各部分与前述半导体膜片(例如在图4中绘出的膜36)紧密贴合以最小化各片之间的间隙。此外，一旦衬底已覆盖有硅膜片，则硅膜的表面就可在需要时被抛光，以确保膜的光滑度和/或厚度。如果需要，则在抛光之前间隙可根据常规方法被填充。
应该强调本发明的上述各实施例、尤其任何“优选”实施例仅是实现的可能示例，仅为清楚理解本发明的原理而阐述。可对本发明的上述各实施例作许多变化和修改，而不完全背离本发明的精神和原理。所有这些修改和变化旨在被包括在本公开的范围内，且本发明受以下权利要求书保护。
权利要求书(按照条约第19条的修改)
1.一种在衬底(22)上形成半导体膜(36)的方法，包括：
提供圆形半导体晶片(10)；
离子注入所述圆形半导体晶片；
去除所述圆形半导体晶片(10)的各部分(16)以在所述圆形晶片上形成凸起矩形晶片部分(18)；
将所述凸起矩形晶片部分(18)接合到所述玻璃衬底(22)；
使所述凸起矩形晶片部分(18)与所述圆形晶片(10)分离以在所述衬底上形成所述半导体膜。
2.如权利要求1所述的方法，其特征在于，所述接合包括约束所述圆形晶片的边缘并向所述凸起矩形晶片部分(18)施压以使其与所述衬底接触。
3.如权利要求2所述的方法，其特征在于，所述约束包括以相同角间距将所述圆形晶片边缘约束在所述圆形晶片(10)的圆周周围。
4.如权利要求1所述的方法，其特征在于，所述接合是阳极接合。
5.一种在玻璃衬底(22)上形成半导体膜的方法，包括：
在圆形半导体晶片(10)上形成分离带(12)；
去除所述圆形半导体晶片(10)的各部分(16)以在形成凸起矩形晶片部分(18)；
使所述凸起矩形晶片部分(18)阳极接合到所述玻璃衬底(22)；
使所述凸起矩形晶片部分(18)与所述圆形晶片(10)分离以在所述衬底(22)上形成半导体膜(36)；以及
其中所述接合包括约束所述晶片的边缘，并且向所述凸起矩形晶片部分(18)施压以使其与所述衬底(22)接触。
6.如权利要求5所述的方法，其特征在于，进一步包括在所述接合之前加热所述圆形晶片(10)和所述衬底(22)。
7.如权利要求5所述的方法，其特征在于，所述圆形半导体晶片(10)包括硅。
8.如权利要求5所述的方法，其特征在于，所述去除包括从由光刻、子孔径确定性和选择性抛光、以及通过等离子体辅助化学蚀刻的子孔径加工构成的组中选出的方法。
9.如权利要求5所述的方法，其特征在于，所述形成分离带包括离子注入从由氢、氦、硼及其组合构成的组中选出的离子。
10.如权利要求5所述的方法，其特征在于，进一步包括用多个半导体膜(36)平铺衬底(22)。
11.一种由如权利要求5所述的方法制造的绝缘体上半导体结构。
12.一种用于形成SOI结构的方法，包括：
a.提供具有至少一个基本平坦的第一表面(14)和与所述第一表面相对的第二表面(28)的圆形半导体晶片(10)；
b.通过离子注入在所述圆形晶片内距所述圆形晶片第一表面(14)预定深度处形成缺陷边界(12)；
c.从所述圆形晶片去除材料以形成凸起的矩形晶片部分(18)；
d.将所述矩形晶片部分(18)置于平坦衬底(22)上以使表面(14)与所述衬底的表面基本平行；
e.约束所述圆形晶片的边缘；
f.使所述矩形晶片部分(18)与所述玻璃衬底(22)接触；
g.通过阳极接合使所述矩形晶片部分(18)与所述基板(22)接合；
h.使所述矩形晶片部分(18)沿所述缺陷边界(12)与所述圆形晶片(10)分离，从而在所述衬底(22)上形成半导体层(36)。
13.如权利要求12所述的方法，其特征在于，所述半导体晶片包括硅。
14.如权利要求12所述的方法，其特征在于，所述衬底(22)是玻璃或玻璃-陶瓷。
15.如权利要求12所述的方法，其特征在于，进一步包括反复步骤b.到h.以用半导体层(36)平铺所述衬底(22)。
16.如权利要求15所述的方法，其特征在于，进一步包括在重复步骤b.到h.之前抛光所述圆形晶片的第一表面(14)。
17.如权利要求15所述的方法，其特征在于，进一步包括抛光所述多个半导体层(36)。
18.如权利要求12所述的方法，其特征在于，所述约束包括以相同角间距将所述圆形晶片边缘约束在所述圆形晶片的圆周周围。
19.一种由如权利要求12所述的方法制造的绝缘体上半导体结构。

Claims (20)

1.一种在衬底(22)上形成半导体膜的方法，包括：
提供半导体晶片(10)；
离子注入所述半导体晶片；
去除所述半导体晶片(10)的各部分(16)以在所述晶片上形成凸起部分(18)；
将所述晶片(10)的所述凸起部分(18)接合到所述衬底(22)；
使所述凸起部分(18)与所述晶片(10)分离以在所述衬底上形成所述半导体膜。
2.如权利要求1所述的方法，其特征在于，所述接合包括约束所述晶片的边缘并向所述凸起部分(18)施压以使其与所述衬底接触。
3.如权利要求2所述的方法，其特征在于，所述约束包括以相同角间距将所述晶片边缘约束在所述晶片(10)的圆周周围。
4.如权利要求1所述的方法，其特征在于，所述凸起部分(18)是矩形的。
5.如权利要求1所述的方法，其特征在于，所述接合是阳极接合。
6.一种在玻璃衬底(22)上形成半导体膜的方法，包括：
在半导体晶片(10)上形成分离带(12)；
去除所述半导体晶片(10)的一部分(16)以在所述晶片上形成凸起部分(18)；
使所述凸起部分(18)阳极接合到所述玻璃衬底(22)；
使所述凸起部分(18)与所述晶片(10)分离；以及
其中所述接合包括约束所述晶片的边缘，并且向所述凸起部分施压以使其与所述衬底接触。
7.如权利要求6所述的方法，其特征在于，进一步包括在所述接合之前加热所述晶片和所述衬底。
8.如权利要求6所述的方法，其特征在于，所述半导体晶片包括硅。
9.如权利要求6所述的方法，其特征在于，所述去除包括从由光刻、子孔径确定性和选择性抛光、以及通过等离子体辅助化学蚀刻的子孔径加工构成的组中选出的方法。
10.如权利要求6所述的方法，其特征在于，所述形成分离带包括离子注入从由氢、氦、硼及其组合构成的组中选出的离子。
11.如权利要求6所述的方法，其特征在于，进一步包括用半导体膜平铺所述衬底的所述表面。
12.一种由如权利要求6所述的方法制造的绝缘体上半导体结构。
13.一种用于形成SOI结构的方法，包括：
a.提供具有至少一个基本平坦的第一表面(14)和与所述第一表面相对的第二表面(28)的圆形半导体晶片(10)；
b.通过离子注入在所述晶片内距所述晶片第一表面(14)预定深度处形成缺陷边界(12)；
c.从所述晶片去除材料以形成凸起的矩形区(18)；
d.将所述晶片(10)置于平坦衬底(22)上以使表面(14)与所述衬底的表面基本平行；
e.约束所述晶片的边缘；
f.使所述凸起矩形区(18)与所述衬底接触；
g.通过阳极接合使所述凸起矩形区(18)与所述基板(22)接合；
h.使所述晶片沿所述缺陷边界(12)分离，从而在所述衬底(22)上形成半导体层。
14.如权利要求13所述的方法，其特征在于，所述半导体晶片包括硅。
15.如权利要求13所述的方法，其特征在于，所述衬底是玻璃或玻璃-陶瓷。
16.如权利要求13所述的方法，其特征在于，进一步包括反复步骤b.到h.以用半导体层平铺所述衬底。
17.如权利要求16所述的方法，其特征在于，进一步包括在重复步骤b.到h.之前抛光所述晶片的第一表面。
18.如权利要求16所述的方法，其特征在于，进一步包括抛光所述被平铺的半导体层。
19.如权利要求13所述的方法，其特征在于，所述约束包括以相同角间距将所述晶片边缘约束在所述晶片的圆周周围。
20.一种由如权利要求13所述的方法制造的绝缘体上半导体结构。
CNA2007800223898A 2006-05-12 2007-05-09 形成绝缘体上半导体结构的方法 Pending CN101479651A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/433,086 2006-05-12
US11/433,086 US20070264796A1 (en) 2006-05-12 2006-05-12 Method for forming a semiconductor on insulator structure

Publications (1)

Publication Number Publication Date
CN101479651A true CN101479651A (zh) 2009-07-08

Family

ID=38659632

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800223898A Pending CN101479651A (zh) 2006-05-12 2007-05-09 形成绝缘体上半导体结构的方法

Country Status (7)

Country Link
US (1) US20070264796A1 (zh)
EP (1) EP2030076A2 (zh)
JP (1) JP2009537076A (zh)
KR (1) KR20090020612A (zh)
CN (1) CN101479651A (zh)
TW (1) TW200807618A (zh)
WO (1) WO2007133604A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102668043A (zh) * 2009-10-30 2012-09-12 康宁股份有限公司 采用化学机械抛光的半导体晶片再利用

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080128641A1 (en) * 2006-11-08 2008-06-05 Silicon Genesis Corporation Apparatus and method for introducing particles using a radio frequency quadrupole linear accelerator for semiconductor materials
JP6149428B2 (ja) * 2012-12-28 2017-06-21 住友電気工業株式会社 複合基板、複合基板を用いた半導体ウエハの製造方法、および複合基板用の支持基板
US10804010B2 (en) * 2017-05-12 2020-10-13 American Superconductor Corporation High temperature superconducting wires having increased engineering current densities

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4294602A (en) * 1979-08-09 1981-10-13 The Boeing Company Electro-optically assisted bonding
US5442205A (en) * 1991-04-24 1995-08-15 At&T Corp. Semiconductor heterostructure devices with strained semiconductor layers
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5273827A (en) * 1992-01-21 1993-12-28 Corning Incorporated Composite article and method
US5395481A (en) * 1993-10-18 1995-03-07 Regents Of The University Of California Method for forming silicon on a glass substrate
FR2715501B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
RU2154325C2 (ru) * 1996-05-28 2000-08-10 Мацушита Электрик Уорк, Лтд. Способ изготовления термоэлектрического модуля
DE19647635A1 (de) * 1996-11-18 1998-05-20 Wacker Siltronic Halbleitermat Verfahren und Vorrichtung zum Entfernen einer Halbleiterscheibe von einer ebenen Unterlage
CA2232796C (en) * 1997-03-26 2002-01-22 Canon Kabushiki Kaisha Thin film forming process
US6155909A (en) * 1997-05-12 2000-12-05 Silicon Genesis Corporation Controlled cleavage system using pressurized fluid
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
DE69827824T3 (de) * 1997-06-24 2009-09-03 Massachusetts Institute Of Technology, Cambridge Kontrolle der verspannungsdichte durch verwendung von gradientenschichten und durch planarisierung
US6823693B1 (en) * 1998-03-06 2004-11-30 Micron Technology, Inc. Anodic bonding
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
US5909627A (en) * 1998-05-18 1999-06-01 Philips Electronics North America Corporation Process for production of thin layers of semiconductor material
US6093623A (en) * 1998-08-04 2000-07-25 Micron Technology, Inc. Methods for making silicon-on-insulator structures
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1130135B1 (en) * 1999-10-08 2007-08-08 Hoya Corporation Silicon carbide film and method for manufacturing the same
US6319867B1 (en) * 1998-11-30 2001-11-20 Corning Incorporated Glasses for flat panel displays
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
JP3762157B2 (ja) * 1999-09-02 2006-04-05 旭テクノグラス株式会社 陽極接合用ガラス
JP4649027B2 (ja) * 1999-09-28 2011-03-09 株式会社東芝 セラミックス回路基板
TW452866B (en) * 2000-02-25 2001-09-01 Lee Tien Hsi Manufacturing method of thin film on a substrate
JP2001284622A (ja) * 2000-03-31 2001-10-12 Canon Inc 半導体部材の製造方法及び太陽電池の製造方法
US6573126B2 (en) * 2000-08-16 2003-06-03 Massachusetts Institute Of Technology Process for producing semiconductor article using graded epitaxial growth
US6593641B1 (en) * 2001-03-02 2003-07-15 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
JP2003017667A (ja) * 2001-06-29 2003-01-17 Canon Inc 部材の分離方法及び分離装置
US6610582B1 (en) * 2002-03-26 2003-08-26 Northrop Grumman Corporation Field-assisted fusion bonding
FR2842651B1 (fr) * 2002-07-17 2005-07-08 Procede de lissage du contour d'une couche utile de materiau reportee sur un substrat support
US20040020173A1 (en) * 2002-07-30 2004-02-05 Cho Steven T. Low temperature anodic bonding method using focused energy for assembly of micromachined systems
US6818529B2 (en) * 2002-09-12 2004-11-16 Applied Materials, Inc. Apparatus and method for forming a silicon film across the surface of a glass substrate
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7691723B2 (en) * 2005-01-07 2010-04-06 Honeywell International Inc. Bonding system having stress control
US20060292823A1 (en) * 2005-06-28 2006-12-28 Shriram Ramanathan Method and apparatus for bonding wafers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102668043A (zh) * 2009-10-30 2012-09-12 康宁股份有限公司 采用化学机械抛光的半导体晶片再利用

Also Published As

Publication number Publication date
KR20090020612A (ko) 2009-02-26
WO2007133604B1 (en) 2008-04-03
WO2007133604A3 (en) 2008-01-31
JP2009537076A (ja) 2009-10-22
US20070264796A1 (en) 2007-11-15
EP2030076A2 (en) 2009-03-04
TW200807618A (en) 2008-02-01
WO2007133604A2 (en) 2007-11-22

Similar Documents

Publication Publication Date Title
US7279400B2 (en) Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass
KR100709689B1 (ko) 에피택셜 공정을 사용한 ｓｏｉ 기판의 표면 마무리 방법
KR101828635B1 (ko) 경화층을 갖는 유리-상-반도체 기판 및 이를 제조하는 방법
EP1929511B1 (en) Semiconductor on glass insulator with deposited barrier layer
US7892934B2 (en) SOI substrate and method for manufacturing SOI substrate
JP4728030B2 (ja) Ｓｏｉウエーハの製造方法
KR101575917B1 (ko) 실리콘 박막 전사 절연성 웨이퍼의 제조 방법
EP1798765A2 (en) Semiconductor on glass insulator made using improved ion implantation process
US20090061593A1 (en) Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment
CN101836298A (zh) 超薄单晶半导体tft及其制造工艺
CN101188190B (zh) Soq基板以及soq基板的制造方法
EP2525390A1 (en) Bonded wafer manufacturing method
US20080057678A1 (en) Semiconductor on glass insulator made using improved hydrogen reduction process
CN101479651A (zh) 形成绝缘体上半导体结构的方法
WO2010137683A1 (ja) Ｓｏｉ基板の製造方法
TWI786782B (zh) 製造絕緣體上矽晶片的方法
KR100722523B1 (ko) 웨이퍼 표면 식각 방법
CN116344436A (zh) 制备双层soi材料的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication