JP2014143381A - 複合基板、複合基板を用いた半導体ウエハの製造方法、および複合基板用の支持基板 - Google Patents
複合基板、複合基板を用いた半導体ウエハの製造方法、および複合基板用の支持基板 Download PDFInfo
- Publication number
- JP2014143381A JP2014143381A JP2013041828A JP2013041828A JP2014143381A JP 2014143381 A JP2014143381 A JP 2014143381A JP 2013041828 A JP2013041828 A JP 2013041828A JP 2013041828 A JP2013041828 A JP 2013041828A JP 2014143381 A JP2014143381 A JP 2014143381A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- composite
- film
- support substrate
- chemical composition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/34—Silicates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【解決手段】複合基板1は、金属元素Mを含むMAl2Si2O8の化学組成を有するアノーサイトで形成される結晶相を含む支持基板11と、支持基板11の主面11m側に配置されている主膜13と、を含む。半導体ウエハ3の製造方法は、上記の複合基板1を準備する工程と、複合基板1の主膜13上に、少なくとも1層の半導体層20を成長させることにより、半導体層付複合基板2を得る工程と、半導体層付複合基板2から支持基板11を除去することにより、半導体層20を含む半導体ウエハ3を得る工程と、を含む。
【選択図】図7
Description
図1を参照して、本発明の一実施形態である複合基板1は、金属元素Mを含むMAl2Si2O8の化学組成を有するアノーサイトで形成される結晶相(以下、MAl2Si2O8結晶相、または単にMAl2Si2O8相ともいう。)を含む支持基板11と、支持基板11の主面11m側に配置されている主膜13と、を含む。本実施形態の複合基板1は、支持基板11が金属元素Mを含むMAl2Si2O8の化学組成を有するアノーサイトで形成される結晶相を含んでいることから、支持基板11の除去を安定な状態で効率よく進めることができるため、低コストで効率よく半導体ウエハを製造することができる。ここで、アノーサイトとは、一般にCaAl2Si2O8の化学組成を有する鉱物名であるが、本願においては、Caをその他の金属元素で置き換えたものも含めてMAl2Si2O8(金属元素Mは、Caおよび/またはその他の金属元素)の化学組成を有するものの総称名とする。
図1を参照して、本実施形態の複合基板1に含まれる支持基板11は、金属元素Mを含むMAl2Si2O8の化学組成を有するアノーサイトで形成される結晶相を含む。かかるアノーサイトで形成される結晶相は、フッ化水素酸などの酸に溶解して除去されるとともに、研削または研磨などにより除去される。また、アノーサイトで形成される結晶相は、結晶相であるためその化学組成が安定しているため、フッ化水素酸などの酸による分解による除去および研磨または研磨などによる除去が安定して進行する。このため、本実施形態の複合基板1の支持基板11の除去を安定な状態で効率よく進めることができる。
図1を参照して、本実施形態の複合基板1に含まれ、支持基板11の主面11m側に配置されている主膜13は、その上に半導体層を成長させることができるなどの物性を有する主膜であれば特に制限はなく、GaN膜、AlN膜、GaAs膜、InP膜などのIII−V族化合物半導体膜、ダイヤモンド膜などのC(カーボン)膜、Si膜、Ge膜などのIV族元素半導体膜、SiC膜、SiGe膜などのIV族化合物半導体膜などが挙げられる。また、主膜13は、上記の物性を有する主膜であれば結晶性の有無および結晶の形態を問わず、単結晶膜であっても、多結晶膜であっても、非晶質(アモルファス)膜であってもよい。
本実施形態の複合基板1は、支持基板11と主膜13との接合強度を高める観点から、支持基板11と主膜13との間に接合膜12が形成されていることが好ましい。接合膜12は、特に制限はないが、支持基板11と主膜13との接合強度を高める効果が高い観点から、SiO2膜、Si3N4膜、TiO2膜、Ga2O3膜などが好ましい。さらに、フッ化水素酸などの酸に溶解する観点から、SiO2膜、Si3N4膜などがより好ましい。
本実施形態の複合基板1は、複合基板1の主膜13上に反りが小さく転位密度が小さく結晶性の高い半導体層を成長させる観点から、支持基板11の主面11m内の熱膨張係数αSが、主膜13の主面13内の熱膨張係数αFに比べて、0.8倍以上1.2倍以下が好ましく、0.9倍以上1.1倍以下がより好ましい。
本実施形態の複合基板1の製造方法は、支持基板11の主面11m側に主膜13を配置する方法であれば特に制限はなく、以下の方法が挙げられる。第1の方法は、支持基板11の主面11m上に主膜13を成長させる方法である(図示せず)。第2の方法は、図3を参照して、支持基板11の主面11mに、下地基板30の主面30n上に成膜させた主膜13を貼り合わせた後、下地基板30を除去する方法である。第3の方法は、図4および図5を参照して、支持基板11の主面11mに主膜ドナー基板13Dを貼り合わせた後、その主膜ドナー基板13Dを貼り合わせ面から所定の深さの面で分離することにより支持基板11の主面11m上に主膜13を形成する方法である。第4の方法は、図6を参照して、支持基板11の主面11mに主膜ドナー基板13Dを貼り合わせた後、その主膜ドナー基板13Dを貼り合わせ面の反対側の主面から研削、研磨およびエッチングの少なくともいずれかにより厚さを減少させて調整することにより支持基板11の主面11m上に主膜13を形成する方法である。単結晶または多結晶で結晶性の高い主膜13を形成する場合は、上記の第1の方法が困難であるため、上記の第2〜第4のいずれかの方法が好ましく用いられる。
図7を参照して、本発明の別の実施形態である半導体ウエハの製造方法は、金属元素Mを含むMAl2Si2O8の化学組成を有するアノーサイトで形成される結晶相を含む支持基板11と、支持基板11の主面11m側に配置されている主膜13と、を含む複合基板1を準備する工程(図7(A))と、複合基板1の主膜13上に、少なくとも1層の半導体層20を成長させることにより、半導体層付複合基板2を得る工程(図7(B))と、半導体層付複合基板2から支持基板11を除去することにより、半導体層20を含む半導体ウエハ3を得る工程(図7(C))と、を含む。本実施形態の半導体ウエハの製造方法は、支持基板11が金属元素Mを含むMAl2Si2O8の化学組成を有するアノーサイトで形成される結晶相を含む支持基板11と支持基板11の主面11m側に配置されている主膜13とを含む複合基板1を用いることにより、主膜13上に少なくとも1層の半導体層20を成長させた後、支持基板11の除去を安定な状態で効率よく進めることができるため、低コストで効率よく半導体ウエハを製造することができる。
図7(A)を参照して、複合基板1を準備する工程は、上記の実施形態1の複合基板1の製造方法と同様である。
図7(B)を参照して、半導体層付複合基板2を得る工程は、複合基板1の主膜13上に、少なくとも1層の半導体層20を成長させることにより行なわれる。少なくとも1層の半導体層20を成長させる方法は、特に制限はなく、MOCVD(有機金属化学気相堆積)法、スパッタ法、MBE(分子線エピタキシ)法、PLD(パルス・レーザ堆積)法、HVPE(ハイドライド気相エピタキシ)法、昇華法、フラックス法、高窒素圧溶液法などが好適に挙げられる。
図7(C)を参照して、半導体層20を含む半導体ウエハ3を得る工程は、半導体層付複合基板2から支持基板11を除去することにより行なわれる。支持基板11を除去する方法は、特に制限はないが、支持基板11を効率的に除去する観点から、支持基板11をエッチングにより溶解させて除去する方法、支持基板11を研削または研磨により除去する方法が好ましい。
図1および図8を参照して、本発明のさらに別の実施形態である複合基板1用の支持基板11は、金属元素Mを含むMAl2Si2O8の化学組成を有するアノーサイトで形成される結晶相を含み、直径が3インチ以上で、主面11mの算術平均粗さRaが50nm以下である。
1.支持基板の準備
表1に示す支持基板の化学組成の形成に必要な化学量論比のアルカリ金属元素炭酸塩(MIICO3)粉末(MIIはアルカリ土類金属元素、以下同じ。)、アルミナ(Al2O3)粉末、およびシリカ(SiO2)粉末を出発原料として、圧力50MPaにてプレス成型後、大気雰囲気中1500℃で20時間焼結した後、1650℃、2000気圧で3時間HIP(熱間等方圧プレス)焼結することにより、26種類の焼結体SR1、S1〜S25を得た。
図4(A)中の(A1)を参照して、支持基板11である支持基板SR1、S1〜S25のそれぞれの主面11m上に厚さ1μmのSiO2膜をCVD(化学気相堆積)法により成膜した。次いで、かかる支持基板SR1、S1〜S25のそれぞれの主面11m上の厚さ1μmのSiO2膜を研磨することにより、厚さ0.5μmのSiO2膜だけ残存させて、主面12amが鏡面化(本願においては、JIS B0601に規定する算術平均粗さRaが1nm以下の状態にすることをいう、以下同じ。)された接合膜12aを形成した。
図7(B)を参照して、複合基板1である複合基板SR1、S1〜S25の主膜13であるGaN膜の主面13m(かかる主面はGa原子面である(0001)面である。)上に、それぞれMOCVD法により半導体層20としてGaN層を成長させた。かかる半導体層20の成長においては、まず、500℃で、半導体バッファ層21として厚さ0.1μmのGaNバッファ層を成長させ、次いで、1050℃で、半導体結晶層23として厚さ5μmのGaN結晶層を成長させた。こうして、26種類の半導体層付複合基板SR1、S1〜S25が得られた。
図7(C)を参照して、得られた半導体層付複合基板SR1、S1〜S25を室温(25℃)で50質量%のフッ化水素酸水溶液中に浸漬することにより、支持基板11をエッチングにより除去して26種類の半導体ウエハSR1、S1〜S25が得られた。半導体層付複合基板SR1、S1〜S25について、それぞれの支持基板11の除去時間を表1にまとめた。
表2および表3に示す支持基板の化学組成の形成に必要な化学量論比の炭酸カルシウム(CaCO3)粉末、アルミナ(Al2O3)粉末、およびシリカ(SiO2)粉末を出発原料としてCaAl2Si2O8結晶相を含む焼結体を形成したこと以外は、実施例1と同様にして、支持基板A1〜A18、複合基板A1〜A18、半導体層付複合基板A1〜A18、および半導体ウエハA1〜A18を順次形成した。
表4および表5に示す支持基板の化学組成の形成に必要な化学量論比の炭酸ストロンチウム(SrCO3)粉末、アルミナ(Al2O3)粉末、およびシリカ(SiO2)粉末を出発原料としてSrAl2Si2O8結晶相を含む焼結体を形成したこと以外は、実施例2Aと同様にして、支持基板B1〜B20、複合基板B1〜B20、半導体層付複合基板B1〜B20、および半導体ウエハB1〜B20を順次形成した。
表6および表7に示す支持基板の化学組成の形成に必要な化学量論比の炭酸バリウム(BaCO3)粉末、アルミナ(Al2O3)粉末、およびシリカ(SiO2)粉末を出発原料としてBaAl2Si2O8結晶相を含む焼結体を形成したこと以外は、実施例2Aと同様にして、支持基板C1〜C20、複合基板C1〜C20、半導体層付複合基板C1〜C20、および半導体ウエハC1〜C20を順次形成した。
表8に示す支持基板の化学組成の形成に必要な化学量論比の炭酸カルシウム(CaCO3)粉末、アルミナ(Al2O3)粉末、およびシリカ(SiO2)粉末を出発原料としてCaAl2Si2O8結晶相を含む焼結体を形成したこと、主膜としてAlN膜を形成し、半導体層としてAlN層を形成した以外は、実施例2Aと同様にして、支持基板D1〜D8、複合基板D1〜D8、半導体層付複合基板D1〜D8、および半導体ウエハD1〜D8を順次形成した。
表9および表10に示す支持基板の化学組成の形成に必要な化学量論比の炭酸ストロンチウム(SrCO3)粉末、アルミナ(Al2O3)粉末、およびシリカ(SiO2)粉末を出発原料としてSrAl2Si2O8結晶相を含む焼結体を形成したこと以外は、実施例2Dと同様にして、支持基板E1〜E16、複合基板E1〜E16、半導体層付複合基板E1〜E16、および半導体ウエハE1〜E16を順次形成した。
表11および表12に示す支持基板の化学組成の形成に必要な化学量論比の炭酸バリウム(BaCO3)粉末、アルミナ(Al2O3)粉末、およびシリカ(SiO2)粉末を出発原料としてBaAl2Si2O8結晶相を含む焼結体を形成したこと以外は、実施例2Dと同様にして、支持基板F1〜F20、複合基板F1〜F20、半導体層付複合基板F1〜F20、および半導体ウエハF1〜F20を順次形成した。
表13および表14に示す支持基板の化学組成の形成に必要な化学量論比の炭酸カルシウム(CaCO3)粉末、アルミナ(Al2O3)粉末、およびシリカ(SiO2)粉末を出発原料としてCaAl2Si2O8結晶相を含む焼結体を形成したこと、主膜としてGaAs膜を形成し、半導体層としてGaAs層を形成した以外は、実施例2Aと同様にして、支持基板G1〜G18、複合基板G1〜G18、半導体層付複合基板G1〜G18、および半導体ウエハG1〜G18を順次形成した。
表15および表16に示す支持基板の化学組成の形成に必要な化学量論比の炭酸ストロンチウム(SrCO3)粉末、アルミナ(Al2O3)粉末、およびシリカ(SiO2)粉末を出発原料としてSrAl2Si2O8結晶相を含む焼結体を形成したこと以外は、実施例2Gと同様にして、支持基板H1〜H20、複合基板H1〜H20、半導体層付複合基板H1〜H20、および半導体ウエハH1〜H20を順次形成した。
表17および表18に示す支持基板の化学組成の形成に必要な化学量論比の炭酸バリウム(BaCO3)粉末、アルミナ(Al2O3)粉末、およびシリカ(SiO2)粉末を出発原料としてBaAl2Si2O8結晶相を含む焼結体を形成したこと以外は、実施例2Gと同様にして、支持基板I1〜I20、複合基板I1〜I20、半導体層付複合基板I1〜I20、および半導体ウエハI1〜I20を順次形成した。
表19および表20に示す支持基板の化学組成の形成に必要な化学量論比の炭酸カルシウム(CaCO3)粉末、アルミナ(Al2O3)粉末、およびシリカ(SiO2)粉末を出発原料としてCaAl2Si2O8結晶相を含む焼結体を形成したこと、主膜としてInP膜を形成し、半導体層としてInP層を形成した以外は、実施例2Aと同様にして、支持基板J1〜J12、複合基板J1〜J12、半導体層付複合基板J1〜J12、および半導体ウエハJ1〜J12を順次形成した。
表21および表22に示す支持基板の化学組成の形成に必要な化学量論比の炭酸ストロンチウム(SrCO3)粉末、アルミナ(Al2O3)粉末、およびシリカ(SiO2)粉末を出発原料としてSrAl2Si2O8結晶相を含む焼結体を形成したこと以外は、実施例2Jと同様にして、支持基板K1〜K18、複合基板K1〜K18、半導体層付複合基板K1〜K18、および半導体ウエハK1〜K18を順次形成した。
表23および表24に示す支持基板の化学組成の形成に必要な化学量論比の炭酸バリウム(BaCO3)粉末、アルミナ(Al2O3)粉末、およびシリカ(SiO2)粉末を出発原料としてBaAl2Si2O8結晶相を含む焼結体を形成したこと以外は、実施例2Jと同様にして、支持基板L1〜L20、複合基板L1〜L20、半導体層付複合基板L1〜L20、および半導体ウエハL1〜L20を順次形成した。
表25に示す支持基板の化学組成の形成に必要な化学量論比の炭酸カルシウム(CaCO3)粉末、アルミナ(Al2O3)粉末、およびシリカ(SiO2)粉末を出発原料としてCaAl2Si2O8結晶相を含む焼結体を形成したこと、主膜としてSiC膜を形成し、半導体層としてSiC層を形成した以外は、実施例2Aと同様にして、支持基板M1〜M10、複合基板M1〜M10、半導体層付複合基板M1〜M10、および半導体ウエハM1〜M10を順次形成した。
表26および表27に示す支持基板の化学組成の形成に必要な化学量論比の炭酸ストロンチウム(SrCO3)粉末、アルミナ(Al2O3)粉末、およびシリカ(SiO2)粉末を出発原料としてSrAl2Si2O8結晶相を含む焼結体を形成したこと以外は、実施例2Mと同様にして、支持基板N1〜N18、複合基板N1〜N18、半導体層付複合基板N1〜N18、および半導体ウエハN1〜N18を順次形成した。
表28および表29に示す支持基板の化学組成の形成に必要な化学量論比の炭酸バリウム(BaCO3)粉末、アルミナ(Al2O3)粉末、およびシリカ(SiO2)粉末を出発原料としてBaAl2Si2O8結晶相を含む焼結体を形成したこと以外は、実施例2Mと同様にして、支持基板O1〜O20、複合基板O1〜O20、半導体層付複合基板O1〜O20、および半導体ウエハO1〜O20を順次形成した。
1.支持基板の準備
表30および表31に示す支持基板の化学組成の形成に必要な化学量論比の炭酸カルシウム(CaCO3)粉末、アルミナ(Al2O3)粉末、およびシリカ(SiO2)粉末を出発原料として、圧力50MPaにてプレス成型後、大気雰囲気中1500℃で20時間焼結した後、1650℃、2000気圧で3時間HIP(熱間等方圧プレス)焼結することにより、18種類の焼結体P1〜P18を得た。
図5(A)中の(A1)を参照して、支持基板11である支持基板P1〜P18のそれぞれの主面11m上に厚さ1μmのSiO2膜をCVD(化学気相堆積)法により成膜した。次いで、かかる支持基板P1〜P18のそれぞれの主面11m上の厚さ1μmのSiO2膜を研磨することにより、厚さ0.5μmのSiO2膜だけ残存させて、主面12amが鏡面化された接合膜12bを形成した。
図7(B)を参照して、複合基板1である複合基板P1〜P18の主膜13であるGaN膜の主面13m(かかる主面はGa原子面である(0001)面である。)上に、それぞれMOCVD法により半導体層20としてGaN層を成長させた。かかる半導体層20の成長においては、まず、500℃で、半導体バッファ層21として厚さ0.1μmのGaNバッファ層を成長させ、次いで、1050℃で、半導体結晶層23として厚さ5μmのGaN結晶層を成長させた。こうして、18種類の半導体層付複合基板P1〜P18が得られた。
図7(C)を参照して、得られた半導体層付複合基板P1〜P18を室温(25℃)で50質量%のフッ化水素酸水溶液中に浸漬することにより、支持基板11をエッチングにより除去して18種類の半導体ウエハP1〜P18が得られた。
表32および表33に示す支持基板の化学組成の形成に必要な化学量論比の炭酸ストロンチウム(SrCO3)粉末、アルミナ(Al2O3)粉末、およびシリカ(SiO2)粉末を出発原料としてSrAl2Si2O8結晶相を含む焼結体を形成したこと以外は、実施例2Pと同様にして、支持基板Q1〜Q20、複合基板Q1〜Q20、半導体層付複合基板Q1〜Q20、および半導体ウエハBQ1〜Q20を順次形成した。
表34および表35に示す支持基板の化学組成の形成に必要な化学量論比の炭酸バリウム(BaCO3)粉末、アルミナ(Al2O3)粉末、およびシリカ(SiO2)粉末を出発原料としてBaAl2Si2O8結晶相を含む焼結体を形成したこと以外は、実施例2Pと同様にして、支持基板R1〜R20、複合基板R1〜R20、半導体層付複合基板R1〜R20、および半導体ウエハR1〜R20を順次形成した。
1.支持基板の準備
実施例1と同様の出発原料および方法により、SrAl2Si2O8が15モル%およびAl2O3が85モル%の化学組成を有する焼結体Tを形成した。焼結体Tの化学組成はX線回折により測定および同定した。
支持基板として上記の支持基板T1〜T8を用いたこと、および主膜ドナー基板として直径4インチ(10.16cm)で厚さ2cmのGaN基板を用いたこと以外は、実施例1と同様にして、複合基板T1〜T8を形成した。
Claims (10)
- 金属元素Mを含むMAl2Si2O8の化学組成を有するアノーサイトで形成される結晶相を含む支持基板と、前記支持基板の主面側に配置されている主膜と、を含む複合基板。
- 前記金属元素Mがアルカリ土類金属元素MIIである請求項1に記載の複合基板。
- 前記アルカリ土類金属元素MIIがCa、SrおよびBaからなる群から選ばれる少なくとも1種類の元素を含み、前記支持基板の化学組成が、MIIO−Al2O3−SiO2系の3成分相図において、MIIAl2Si2O8の化学組成を示す第1点、MIIAl12O19の化学組成を示す第2点、Al2O3の化学組成を示す第3点、およびAl6Si2O13の化学組成を示す第4点、および前記第1点をこの順に直線で結んで形成される領域内の点で示される請求項2に記載の複合基板。
- 前記支持基板の少なくとも一部が酸に溶解する請求項1から請求項3のいずれかに記載の複合基板。
- 前記支持基板の主面内の熱膨張係数が、主膜の主面内の熱膨張係数に比べて、0.8倍以上1.2倍以下である請求項1から請求項4のいずれかに記載の複合基板。
- 金属元素Mを含むMAl2Si2O8の化学組成を有するアノーサイトで形成される結晶相を含む支持基板と、前記支持基板の主面側に配置されている主膜と、を含む複合基板を準備する工程と、
前記複合基板の前記主膜上に、少なくとも1層の半導体層を成長させることにより、半導体層付複合基板を得る工程と、
前記半導体層付複合基板から前記支持基板を除去することにより、前記半導体層を含む半導体ウエハを得る工程と、を含む半導体ウエハの製造方法。 - 金属元素Mを含むMAl2Si2O8の化学組成を有するアノーサイトで形成される結晶相を含み、直径が3インチ以上で、主面の算術平均粗さRaが50nm以下である複合基板用の支持基板。
- 前記金属元素Mがアルカリ土類金属元素MIIである請求項7に記載の複合基板用の支持基板。
- 前記アルカリ土類金属元素MIIがCa、SrおよびBaからなる群から選ばれる少なくとも1種類の元素を含み、前記支持基板の化学組成が、MIIO−Al2O3−SiO2系の3成分相図において、MIIAl2Si2O8の化学組成を示す第1点、MIIAl12O19の化学組成を示す第2点、Al2O3の化学組成を示す第3点、およびAl6Si2O13の化学組成を示す第4点、および前記第1点をこの順に直線で結んで形成される領域内の点で示される請求項8に記載の複合基板用の支持基板。
- 少なくとも一部が酸に溶解する請求項7から請求項9のいずれかに記載の複合基板用の支持基板。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013041828A JP6149428B2 (ja) | 2012-12-28 | 2013-03-04 | 複合基板、複合基板を用いた半導体ウエハの製造方法、および複合基板用の支持基板 |
PCT/JP2014/053864 WO2014136573A1 (ja) | 2013-03-04 | 2014-02-19 | 複合基板、複合基板を用いた半導体ウエハの製造方法、および複合基板用の支持基板 |
TW103107308A TW201445765A (zh) | 2013-03-04 | 2014-03-04 | 複合基板、使用複合基板之半導體晶圓之製造方法、及複合基板用之支持基板 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012287987 | 2012-12-28 | ||
JP2012287987 | 2012-12-28 | ||
JP2013041828A JP6149428B2 (ja) | 2012-12-28 | 2013-03-04 | 複合基板、複合基板を用いた半導体ウエハの製造方法、および複合基板用の支持基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014143381A true JP2014143381A (ja) | 2014-08-07 |
JP6149428B2 JP6149428B2 (ja) | 2017-06-21 |
Family
ID=51492124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013041828A Active JP6149428B2 (ja) | 2012-12-28 | 2013-03-04 | 複合基板、複合基板を用いた半導体ウエハの製造方法、および複合基板用の支持基板 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6149428B2 (ja) |
TW (1) | TW201445765A (ja) |
WO (1) | WO2014136573A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018107271A (ja) * | 2016-12-26 | 2018-07-05 | 国立大学法人 東京大学 | 半導体装置の製造方法 |
KR20200019581A (ko) * | 2018-08-14 | 2020-02-24 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 얇은 절연체 상의 반도체(soi) 기판을 형성하기 위한 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006518116A (ja) * | 2003-02-18 | 2006-08-03 | コーニング インコーポレイテッド | ガラスベースsoi構造 |
JP2007184581A (ja) * | 2005-12-19 | 2007-07-19 | Corning Inc | 改善されたイオン注入プロセスを用いて作成されたガラス絶縁体上半導体 |
JP2008510315A (ja) * | 2004-08-18 | 2008-04-03 | コーニング インコーポレイテッド | 絶縁体上歪半導体構造及び絶縁体上歪半導体構造を作成する方法 |
JP2009537076A (ja) * | 2006-05-12 | 2009-10-22 | コーニング インコーポレイテッド | 絶縁体上半導体構造を形成するための方法 |
-
2013
- 2013-03-04 JP JP2013041828A patent/JP6149428B2/ja active Active
-
2014
- 2014-02-19 WO PCT/JP2014/053864 patent/WO2014136573A1/ja active Application Filing
- 2014-03-04 TW TW103107308A patent/TW201445765A/zh unknown
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006518116A (ja) * | 2003-02-18 | 2006-08-03 | コーニング インコーポレイテッド | ガラスベースsoi構造 |
JP2008510315A (ja) * | 2004-08-18 | 2008-04-03 | コーニング インコーポレイテッド | 絶縁体上歪半導体構造及び絶縁体上歪半導体構造を作成する方法 |
JP2007184581A (ja) * | 2005-12-19 | 2007-07-19 | Corning Inc | 改善されたイオン注入プロセスを用いて作成されたガラス絶縁体上半導体 |
JP2009537076A (ja) * | 2006-05-12 | 2009-10-22 | コーニング インコーポレイテッド | 絶縁体上半導体構造を形成するための方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018107271A (ja) * | 2016-12-26 | 2018-07-05 | 国立大学法人 東京大学 | 半導体装置の製造方法 |
KR20200019581A (ko) * | 2018-08-14 | 2020-02-24 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 얇은 절연체 상의 반도체(soi) 기판을 형성하기 위한 방법 |
KR102309993B1 (ko) | 2018-08-14 | 2021-10-12 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 얇은 절연체 상의 반도체(soi) 기판을 형성하기 위한 방법 |
US11264469B2 (en) | 2018-08-14 | 2022-03-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming thin semiconductor-on-insulator (SOI) substrates |
US11855159B2 (en) | 2018-08-14 | 2023-12-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming thin semiconductor-on-insulator (SOI) substrates |
Also Published As
Publication number | Publication date |
---|---|
WO2014136573A1 (ja) | 2014-09-12 |
JP6149428B2 (ja) | 2017-06-21 |
TW201445765A (zh) | 2014-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10697085B2 (en) | Defect reduction in seeded aluminum nitride crystal growth | |
TWI310795B (en) | A method of fabricating an epitaxially grown layer | |
JP2008303137A (ja) | エピタキシー用の複合構造の製造方法及び複合構造を含む多層構造 | |
EP3109894A1 (en) | Handle substrate of composite substrate for semiconductor, and composite substrate for semiconductor | |
JP2018049868A (ja) | 半導体積層構造体および半導体デバイス | |
JPWO2005027204A1 (ja) | 貼り合わせウェーハおよびその製造方法 | |
TW201434173A (zh) | Iii族氧化物複合基板及其製造方法、積層iii族氧化物複合基板、與iii族氧化物半導體裝置及其製造方法 | |
CN102465343A (zh) | 制造GaN基膜的方法 | |
JP2019216180A (ja) | GaN積層基板の製造方法 | |
JP6232853B2 (ja) | Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法 | |
JP2005306680A (ja) | 半導体基板、自立基板及びそれらの製造方法、並びに基板の研磨方法 | |
US20120118222A1 (en) | METHOD OF MANUFACTURING GaN-BASED FILM | |
JP6149428B2 (ja) | 複合基板、複合基板を用いた半導体ウエハの製造方法、および複合基板用の支持基板 | |
KR20140074142A (ko) | GaN계 막의 제조 방법 및 그것에 이용되는 복합 기판 | |
JP6146042B2 (ja) | Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法 | |
JP2013258373A (ja) | 複合基板およびその製造方法 | |
JP5929520B2 (ja) | ダイヤモンド系膜の製造方法およびそれに用いられる複合基板 | |
JP2019052057A (ja) | 複合基板、iii族窒化物結晶付複合基板、およびiii族窒化物結晶の製造方法 | |
JP5929434B2 (ja) | AlN系膜の製造方法およびそれに用いられる複合基板 | |
JP2015182928A (ja) | 複合基板およびそれを用いた半導体ウエハの製造方法 | |
JP2016036016A (ja) | 支持基板、複合基板および半導体ウエハの製造方法 | |
JP2014237565A (ja) | 複合基板、および半導体ウエハの製造方法 | |
JP6094243B2 (ja) | 複合基板およびそれを用いた半導体ウエハの製造方法 | |
US20230010575A1 (en) | Method of manufacturing diamond substrate | |
KR20130051232A (ko) | 박막 접합 기판 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170425 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170508 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6149428 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |