JPWO2005027204A1 - 貼り合わせウェーハおよびその製造方法 - Google Patents

貼り合わせウェーハおよびその製造方法 Download PDF

Info

Publication number
JPWO2005027204A1
JPWO2005027204A1 JP2005513880A JP2005513880A JPWO2005027204A1 JP WO2005027204 A1 JPWO2005027204 A1 JP WO2005027204A1 JP 2005513880 A JP2005513880 A JP 2005513880A JP 2005513880 A JP2005513880 A JP 2005513880A JP WO2005027204 A1 JPWO2005027204 A1 JP WO2005027204A1
Authority
JP
Japan
Prior art keywords
wafer
bonded
active layer
supporting
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005513880A
Other languages
English (en)
Other versions
JP4552858B2 (ja
Inventor
遠藤 昭彦
昭彦 遠藤
西畑 秀樹
秀樹 西畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of JPWO2005027204A1 publication Critical patent/JPWO2005027204A1/ja
Application granted granted Critical
Publication of JP4552858B2 publication Critical patent/JP4552858B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

活性層用ウェーハおよび支持用ウェーハは、その貼り合わせ面が同一曲率の球面の一部で構成された嵌合面を有し、これらは貼り合わせ面同士を重ね合わせて貼り合わされる。その結果、張り合わせウェーハの外周部の未貼り合わせ領域が縮小し、平坦度適用領域の拡大が図れる。よって、貼り合わせSOIウェーハの歩留りが大きくなり、以降のウェーハ加工時におけるチッピング、ウェーハ剥がれを低減することができる。

Description

この発明は貼り合わせウェーハおよびその製造方法、詳しくはウェーハ外周部の未貼り合わせ領域を縮小し、平坦度適用領域(FQA;Fixed Quality Area)を拡大可能な貼り合わせウェーハおよびその製造方法に関する。
近年、デバイスの高集積化などに伴い、活性層の薄膜化(0.05μm未満)が進んでいる。これを実現するSOI(Silicon On Insulator)構造を有した半導体基板を製造する方法として、例えば、特許文献1に記載されたスマートカット法が開発されている。
スマートカット法では、まず、酸化膜が形成され、水素を所定深さ位置にイオン注入した活性層用ウェーハと、支持用ウェーハとを室温で貼り合わせる。その後、得られた貼り合わせウェーハを熱処理炉に挿入して500℃、30分間熱処理し、そのイオン注入領域から活性層用ウェーハの一部を剥離する。この際、ウェーハ形状に起因した活性層用ウェーハの外周部の未貼り合わせ部分は剥離されず、活性層用ウェーハの本体部分に残存する。次に、貼り合わせウェーハに貼り合わせ強度を増強する貼り合わせ熱処理を施す。貼り合わせ熱処理では、酸素を雰囲気ガスとする1100℃、2時間の熱処理が施される。こうして、支持用ウェーハと活性層との間に埋め込みシリコン酸化膜を介在した貼り合わせSOIウェーハが作製される。
日本国特開平5−211128号公報
ところで、活性層用ウェーハと支持用ウェーハとは、いずれも貼り合わせ面がMP(Mirror Polishing)により鏡面仕上げされている。鏡面仕上げを施すと、ウェーハ外周部に研磨だれが発生し易い。そのため、図6および図7に示すように、この研磨だれにより、活性層用ウェーハ100と支持用ウェーハ200とを、埋め込みシリコン酸化膜400を介して貼り合わせた貼り合わせウェーハ300の外周部では、未貼り合わせ領域(周辺部除外領域;EE(EdgeExclusion))111が拡大し、貼り合わせ界面間にボイド112が多発していた。その結果、貼り合わせSOIウェーハの平坦度適用領域113が縮小し、貼り合わせSOIウェーハから得られるデバイスの歩留りが小さくなっていた。
また、ウェーハ外周部の未貼り合わせ領域111に該当する部分は、他の部分(平坦度適用領域113の部分)に比べて機械的強度が低下する。その結果、未貼り合わせ領域111が拡大するほど、以降の工程ではチッピング、ウェーハ剥がれなどが発生し易くなっていた。
この発明は、上記問題点に鑑みなされたもので、ウェーハ外周部の未貼り合わせ領域を縮小し、平坦度適用領域を拡大することができる貼り合わせウェーハおよびその製造方法を提供することを目的としている。
第1の発明は、活性層用ウェーハと支持用ウェーハとを貼り合わせて貼り合わせウェーハを製造する貼り合わせウェーハの製造方法において、貼り合わせる上記活性層用ウェーハおよび上記支持用ウェーハは互いに嵌合する嵌合面をそれぞれ有し、これらの嵌合面がそれぞれ同一曲率の球面の一部により構成された貼り合わせウェーハの製造方法である。
第1の発明によれば、貼り合わされる活性層用ウェーハと支持用ウェーハとは、それぞれの貼り合わせ面を重ね合わせて貼り合わされる。このとき、両ウェーハの貼り合わせ面は、互いに嵌合可能な嵌合面をそれぞれ有している。そのため、貼り合わせウェーハの外周部においても両貼り合わせ面は重なり合う。その結果、ウェーハ外周部の未貼り合わせ領域が縮小する。よって、貼り合わせウェーハのうち、デバイスを形成可能な平坦度適用領域を拡大することができる。これにより、貼り合わせウェーハの歩留りが大きくなり、以降のウェーハ加工時におけるチッピング、ウェーハ剥がれを低減することができる。
活性層用ウェーハおよび支持用ウェーハの種類としては、例えば単結晶シリコンウェーハ、ゲルマニウムウェーハ、炭化珪素ウェーハなどを採用することができる。
貼り合わせウェーハの製造方法には、絶縁膜を形成し活性層用ウェーハおよび支持用ウェーハを結合させたのち研削、研磨してSOI層が形成されたSOIウェーハを製造する貼り合わせ法がある。そして、この貼り合わせ法には、活性層用ウェーハに絶縁膜を介して水素ガスまたは希ガス元素をイオン注入して、この活性層用ウェーハにイオン注入層を形成し、次いで、この活性層用ウェーハを絶縁膜を介して支持用ウェーハに貼り合わせて貼り合わせウェーハを形成し、この後、この貼り合わせウェーハを熱処理して、イオン注入層を境界として剥離するスマートカット法が含まれている。
両ウェーハの貼り合わせ面が嵌合面とは、互いの貼り合わせ面に存在する起伏の曲率が同じでありながら、凹凸が逆さまの面をいう。活性層用ウェーハおよび支持用ウェーハの曲率は限定されない。
第2の発明は、第1の発明にあって、上記活性層用ウェーハの嵌合面および支持用ウェーハの嵌合面の少なくともいずれか一方には厚さ方向にヘテロ構造が設けられた貼り合わせウェーハの製造方法である。
ヘテロ構造とは、異種の物質同士がある境界で接触している構造をいう。異種の物質の界面付近は、格子構造、化学組成および熱膨張係数が異なる2相のヘテロ接合部となる。したがって、このヘテロ接合部には応力が作用し、歪みが生じる。その歪みに起因し、ヘテロ構造を有したウェーハには反り(変形)が発生する。
また、異種の物質としては、例えばドーパント濃度だけが異なる同一物質、単結晶シリコンと多結晶シリコン、ウェーハのバルク物質と酸化膜、もしくはウェーハバルク物質と窒化膜などが挙げられる。
なお、ヘテロ構造が設けられる対象ウェーハは、活性層用ウェーハでもよいし、支持用ウェーハでもよい。または、活性層用ウェーハと支持用ウェーハとの両方でもよい。
第2の発明によれば、ヘテロ構造を配する対象ウェーハ(活性層用ウェーハおよびまたは支持用ウェーハ)に、対象ウェーハとは例えばドーパント濃度が異なる(無ドーパントの場合も含む)エピタキシャル層を成長させヘテロ構造を作製する。互いのドーパント濃度が異なることから、両ウェーハを構成する物質の格子定数も異なる。そのため、ヘテロ接合部となる貼り合わせ界面付近に歪みが生じ、対象ウェーハに反りが発生する。そして、この反りを積極的に使うことで、ウェーハ外周部の未貼り合わせ領域が縮小し、デバイスが形成される平坦度適用領域の拡大を図ることができる。
第3の発明は、第1または第2の発明にあって、上記ヘテロ構造は、エピタキシャル成長法により厚さ方向に設けられる貼り合わせウェーハの製造方法である。
エピタキシャル成長法には、気相エピタキシャル法、液相エピタキシャル法および固相エピタキシャル法が含まれている。また、気相エピタキシャル法には、化学的方法(CVD法:Chemical Vapor Deposition)および物理的方法(PVD法:Physical Vapor Deposition)が含まれている。
よって、ヘテロ構造は、例えば、シリコン単結晶をエピタキシャル成長させたり、CVD法により多結晶シリコンを成膜させたりすることにより達成することができる。活性層用ウェーハおよび支持用ウェーハの少なくとも一方の表裏面に上記膜を成膜すると、熱膨張係数または化学作用によりこれらのウェーハは湾曲する(反りを有する)。
第3の発明によれば、活性層用ウェーハまたは支持用ウェーハの表裏面に、例えばこれらのウェーハとはドーパント濃度が異なる(無ドーパントの場合も含む)エピタキシャル層を成長させる。これにより、エピタキシャル層とウェーハとの接合部には応力が作用し、歪みが生じる。その歪みに起因し、エピタキシャル層(ヘテロ構造)が設けられたウェーハには反り(変形)が発生する。そして、この反りを積極的に使うことで、ウェーハ外周部の未貼り合わせ領域が縮小し、デバイスが形成される平坦度適用領域の拡大を図ることができる。
第4の発明は、第1の発明にあって、上記活性層用ウェーハの嵌合面および支持用ウェーハの嵌合面の少なくともいずれか一方には厚さ方向に絶縁膜が設けられた貼り合わせウェーハの製造方法である。
絶縁膜としては、例えば酸化膜、窒化膜などを採用することができる。
絶縁膜の厚さは、例えば0.2μm未満、好ましくは0.1〜0.2μmである。
活性層の厚さは限定されない。例えば、厚膜の活性層では1〜10μmである。また、薄膜の活性層では0.01〜1μmである。
第4の発明によれば、対象ウェーハ(活性層用ウェーハまたは支持用ウェーハ)に絶縁膜を形成することで、対象ウェーハにヘテロ構造を作製することができる。例えば、対象ウェーハの表面に絶縁膜の一種である所定厚さの酸化膜を形成し、対象ウェーハの裏面に表面の酸化膜よりも厚い酸化膜を形成する。このとき、表面の酸化膜と裏面の酸化膜とでは熱膨張係数が異なっている。その結果、対象ウェーハに反りが発生する。
または、対象ウェーハの表面に絶縁膜の一種である酸化膜を形成し、対象ウェーハの裏面に別種の絶縁膜である窒化膜を形成して、対象ウェーハに反りを発生させてもよい。
第5の発明は、第1〜第4の発明のいずれか1つであって、上記ヘテロ構造または上記絶縁膜は、上記活性層用ウェーハまたは上記支持用ウェーハの表裏面にそれぞれ設けられ、これらの表裏面のヘテロ構造または酸化膜の厚みがそれぞれ異なる貼り合わせウェーハの製造方法である。
第5の発明によれば、対象ウェーハの表裏両面における絶縁膜の膜厚を異ならせる方法でも、対象ウェーハに反りを発生させることができる。絶縁膜の膜厚を異ならせるにはHF溶液を用いることにより簡単に達成できる。よって、この発明の効果を有する貼り合わせウェーハを安価に製造することができる。
第6の発明は、第1〜第5の発明のいずれか1つであって、上記活性層用ウェーハに水素ガスまたは希ガスをイオン注入して、この活性層用ウェーハにイオン注入層を形成し、次いで、上記活性層用ウェーハおよび上記支持用ウェーハを貼り合わせて貼り合わせウェーハを形成し、この後、この貼り合わせウェーハを所定温度に保持して熱処理することにより、イオン注入層を境界として剥離する貼り合わせウェーハの製造方法である。
イオン注入する元素(軽元素)としては、例えば水素(H)の他、ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、キセノン(Xe)、ラドン(Rn)などの希ガスの元素でもよい。これらは単体または化合物でもよい。
イオン注入時の軽元素のドーズ量は限定されない。例えば2×1016〜8×1016atoms/cmである。
軽元素のイオン注入時の加速電圧は、50keV以下、好ましくは30keV以下、さらに好ましくは20keV以下である。イオン注入は、低加速電圧ほど目標深さにイオンを集中させることができる。
剥離時の貼り合わせウェーハの加熱温度は400℃以上、好ましくは400〜700℃、さらに好ましくは450〜550℃である。400℃未満では、活性層用ウェーハにイオン注入された軽元素から軽元素バブルを形成することが難しい。また、700℃を超えると活性層内に酸素析出物が形成され、デバイス特性の低下を招くおそれがある。
剥離工程後、活性層用ウェーハと支持用ウェーハとの貼り合わせ熱処理の強度を高める貼り合わせ熱処理を施してもよい。この際の熱処理条件は、例えば1100℃、2時間である。熱酸化炉内の雰囲気ガスとしては、酸素などを採用することができる。
剥離時の炉内雰囲気は、非酸化性ガス(窒素、アルゴンなどの不活性ガス)の雰囲気でもよい。また、真空中でもよい。
剥離時の貼り合わせウェーハの加熱時間は1分間以上、好ましくは10〜60分間である。1分間未満では、貼り合わせウェーハにイオン注入された軽元素をバブル化することが困難になる。
第6の発明によれば、同一曲率の球面の一部により構成された嵌合面を有する活性層用ウェーハおよび支持用ウェーハを準備する。そして、活性層用ウェーハに水素ガスまたは希ガスをイオン注入して、この活性層用ウェーハにイオン注入層を形成する。次いで、上記活性層用ウェーハおよび上記支持用ウェーハを貼り合わせて貼り合わせウェーハを形成し、この後、この貼り合わせウェーハを所定温度に保持して熱処理する。イオン注入層を境界として活性層用ウェーハの一部が全面にて完全に剥離することができる。この結果、外周部の未貼り合わせ領域を縮小させ、平坦度適用領域を拡大させたスマートカット法により製造されたSOIウェーハを得ることができる。
第7の発明は、活性層用ウェーハと支持用ウェーハとを貼り合わせて製造する貼り合わせウェーハにおいて、貼り合わせる上記活性層用ウェーハおよび上記支持用ウェーハは互いに嵌合する嵌合面をそれぞれ有し、これらの嵌合面がそれぞれ同一曲率の球面の一部により構成された貼り合わせウェーハである。
この発明によれば、貼り合わせる活性層用ウェーハおよび支持用ウェーハは互いに嵌合する嵌合面をそれぞれ有し、これらの嵌合面がそれぞれ同一曲率の球面の一部により構成されている。貼り合わせ時、活性層用ウェーハと支持用ウェーハとは、嵌合面である貼り合わせ面同士を重ね合わせて貼り合わされる。そして、この嵌合面を積極的に使うことで、ウェーハ外周部の未貼り合わせ領域が縮小し、デバイスが形成される平坦度適用領域の拡大を図ることができる。その結果、貼り合わせウェーハの歩留りが大きくなり、以降のウェーハ加工時におけるチッピング、ウェーハ剥がれを低減することができる。
この発明の実施例1に係る貼り合わせウェーハの製造方法を示す工程図である。 この発明の実施例1に係る貼り合わせウェーハの製造方法の貼り合わせ工程を示す要部拡大断面図である。 この発明の実施例1に係る貼り合わせウェーハの未貼り合わせ領域を示す平面図である。 この発明の実施例1の他の実施形態に係る貼り合わせウェーハの製造方法のうち、貼り合わせ工程を示す貼り合わせウェーハの要部拡大断面図である。 この発明の実施例2に係る貼り合わせウェーハの製造方法を示す要部工程図である。 従来手段に係る貼り合わせウェーハの製造方法の貼り合わせ工程を示す要部拡大断面図である。 従来手段に係る貼り合わせウェーハの未貼り合わせ領域を示す平面図である。
符号の説明
10 活性層用ウェーハ、
12a シリコン酸化膜(絶縁膜)、
14 水素イオン注入領域(イオン注入領域)、
20 支持用ウェーハ、
30 貼り合わせウェーハ、
40 エピタキシャル層。
以下、この発明の実施例を図面を参照して説明する。
まず、図1のS101工程に示すように、ボロンが所定量ドープされたp型のシリコン単結晶インゴットをCZ法により引き上げる。引き上げ速度は、1.0mm/minである。その後、シリコン単結晶インゴットに、ブロック切断、スライス、面取り、鏡面研磨などを施す。これにより、厚さ725μm、直径200mm、面方位(100)面、比抵抗10Ωcm、p型の鏡面仕上げされた活性層用ウェーハ10と支持用ウェーハ20とが、それぞれ作製される。
その後、図1のS102工程に示すように、活性層用ウェーハ10を熱酸化装置に挿入し、酸素ガス雰囲気で熱酸化処理を施す。これにより、活性層用ウェーハ10の露出面の全域に、厚さ約0.15μmのシリコン酸化膜12aが形成される。熱処理条件は1000℃、8時間である。
続いて、活性層用ウェーハ10の鏡面仕上げされた表面から所定深さ位置に、中電流イオン注入装置を使用し、50keVの加速電圧で水素をイオン注入する。これにより、活性層用ウェーハ10に、水素イオン注入領域14が形成される。このときのドーズ量は、5×1016atoms/cmである。
次に、図1のS103工程に示すように、支持用ウェーハ20を図示しない枚葉式のCVD装置に挿入し、支持用ウェーハ20の鏡面仕上げされた表面に、ボロン濃度が5×1018〜8×1018atoms/cmのP型のエピタキシャル層40を成長させる。
すなわち、支持用ウェーハ20をエピタキシャル成長装置の反応炉に配備されたサセプタに載置する。その後、SiHClガス(0.1体積% Hガス希釈)にBガス(分圧2〜4×10−5)を混合し、全体で80リットル/minで反応炉に供給し、支持用ウェーハ20の表面にエピタキシャル層40を成長させる。
エピタキシャル成長温度は1100℃である。エピタキシャル層40の厚さは、活性層用ウェーハ10の表面(嵌合面)の曲率に応じ、エピタキシャル成長時間を変更させることで調整する。こうして、支持用ウェーハ20の表面に、比抵抗10〜15mΩcm、活性層用ウェーハ10の表面の起伏に合致した面(嵌合面)を有するエピタキシャル層40が成長される。エピタキシャル層40を成長させることで、図1のS103工程に示すように、支持用ウェーハ20には、ウェーハ中央部が裏面の方向に突出した反りが発生する。これにより、活性層用ウェーハ10および支持用ウェーハ20の嵌合面は、それぞれ同一曲率の球面の一部により構成される。そして、活性層用ウェーハ10と支持用ウェーハ20とは互いに嵌合可能となる。
なお、支持用ウェーハ20のボロン濃度を1×1019atoms/cmとし、エピタキシャル層40Aのボロン濃度をこれより低い1×1015atoms/cmとした場合には、支持用ウェーハ20の反りは、ウェーハ外周部が裏面の方向に突出した形状となる。この場合には、支持用ウェーハ20の裏面を貼り合わせ面として貼り合わせる(図4)。また、エピタキシャル層40は、支持用ウェーハ20ではなく、活性層用ウェーハ10の表面に成長させてもよい。こうすれば、活性層13のCOPなどの結晶欠陥を低減化することもできる。
続いて、図1のS104工程に示すように、シリコン酸化膜12aの表面とエピタキシャル層40の表面とを貼り合わせ面(重ね合わせ面)とし、例えば真空装置内で公知の治具により、活性層用ウェーハ10と支持用ウェーハ20とを貼り合わせて貼り合わせウェーハ30を作製する。このとき、活性層用ウェーハ10と支持用ウェーハ20との接合部分のシリコン酸化膜12aが、埋め込みシリコン酸化膜(絶縁膜)12bとなる。
この貼り合わせ時、両ウェーハ10,20の貼り合わせ面は、互いに嵌合可能な嵌合面である。そのため、貼り合わせウェーハ30の中央部だけでなくウェーハ外周部でも、両貼り合わせ面が重なり合う(図2,図3)。その結果、貼り合わせウェーハ30の外周部の未貼り合わせ領域101の幅104が2mm以下と、従来の場合の2〜3mmに比べて縮小し、ボイドの発生が抑制される。よって、貼り合わせウェーハ30のうち、デバイスが形成される平坦度適用領域103を、従来より1〜3%程度拡大することができる。その結果、貼り合わせSOIウェーハの歩留りが大きくなり、以降のウェーハ加工時におけるチッピング、ウェーハ剥がれを低減することができる。なお、ここでいう未貼り合わせ領域101の幅104とは、貼り合わせウェーハ30の半径方向における未貼り合わせ領域101の長さをいう。
それから、図1のS105工程に示すように、貼り合わせウェーハ30を図示しない剥離熱処理装置に挿入し、500℃の炉内温度、窒素ガスの雰囲気で熱処理する。熱処理時間は30分間である。この熱処理により、支持用ウェーハ20の貼り合わせ界面に活性層13を残し、活性層用ウェーハ10が水素イオン注入領域14から剥離する。剥離後の活性層用ウェーハ10は、その後の支持用ウェーハ20用のシリコンウェーハとして再利用することも可能である。
剥離後、図1のS106工程に示すように、貼り合わせウェーハ30に対して、窒素ガスの雰囲気で1150℃、2時間の貼り合わせ熱処理を施す。これにより、活性層用ウェーハ10と支持用ウェーハ20との貼り合わせ強度が増強される。
次いで、図1のS107工程に示すように、活性層13の表面に研磨装置による研磨を施す。こうして、スマートカット法を利用し、厚さ約0.2μmの活性層13を有した貼り合わせSOIウェーハ(貼り合わせウェーハ)が作製される。
ここで、実際に本発明法および従来法について、貼り合わせSOIウェーハにおける支持用ウェーハの表面に成長されたエピタキシャル層の膜厚と、支持用ウェーハの反りと、貼り合わせウェーハの最外周縁からウェーハ半径方向20mmまでのボイドの発生数(ウェーハ3枚の平均数)と、未貼り合わせ領域の幅(ウェーハ3枚の平均幅)との関係を、比較調査した結果を報告する。
試験条件は、比較例1が支持用ウェーハにエピタキシャル層を成長させない外は、実施例1と同じ条件とした。エピタキシャル層の層厚はSIMS(2次イオン質量分析装置)を用いて測定した。支持用ウェーハの反り(ワープ)は静電容量変位計により測定した。ボイドの発生数の検査には、剥離後の目視観察を採用した。また、未貼り合わせ領域の幅の測定には、剥離後に光学顕微鏡による測定を採用した。その結果を表1に示す。なお、表1中、ボイドの発生数と未貼り合わせ領域の幅とは、測定したウェーハ3枚の平均値を示す。
Figure 2005027204
表1から明らかなように、支持用ウェーハにエピタキシャル層を成長させた試験例1〜3は、ボイドの発生数および未貼り合わせ領域の幅の何れも、支持用ウェーハにエピタキシャル層が成長されていない比較例1に比べて改善された。
次に、図5の工程図を参照して、この発明の実施例2に係る貼り合わせウェーハの製造方法を説明する。
図5に示すように、この発明の実施例2は、支持用ウェーハ20の露出面の全域にシリコン酸化膜12c,12dを形成することでヘテロ構造を設け、その後、シリコン酸化膜の膜厚を表面側(シリコン酸化膜12c)と裏面側(シリコン酸化膜12d)とで異ならせて支持用ウェーハ20に反りを発生させた例である。
図5のS501工程およびS502工程に示すように、すなわち、まず貼り合わせ工程の前に支持用ウェーハ20を熱酸化装置に挿入し、酸素ガス雰囲気で熱酸化処理する。これにより、支持用ウェーハ20の露出面の全域に、厚さ0.3μmのシリコン酸化膜12cが形成される。熱処理条件は、ウェット酸化法(パイロジェニック酸化)950℃、1時間である。
その後、支持用ウェーハ20を片面枚葉洗浄装置に装着し、ウェーハ表面(貼り合わせ面)側のシリコン酸化膜12cだけを1重量%のHF溶液に所定時間接触させ、このウェーハ表面側にエッチングを施すことにより、薄膜のシリコン酸化膜12dを形成させる。その結果、図5のS503工程に示すように、支持用ウェーハ20に反りが発生する。エッチング量が増大するほど、ウェーハ裏面側のシリコン酸化膜12dとの膜厚差が大きくなる。その結果、支持用ウェーハ20の反りの度合いが大きくなる。図5のS504工程に示すように、支持用ウェーハ20の反り量は、貼り合わされる活性層用ウェーハ10の表面(嵌合面)の曲率に応じて調整される。
このように、支持用ウェーハ20の表裏両面において、シリコン酸化膜12c,12dの膜厚を異ならせ、支持用ウェーハ20に反りを発生させるようにしたので、実施例1の効果を有した貼り合わせSOIウェーハを安価に製造することができる。
その他の構成、作用、効果は実施例1と略同じであるので説明を省略する。
ここで、実際に本発明法および従来法について、貼り合わせSOIウェーハにおける支持用ウェーハの表裏面側のシリコン酸化膜の膜厚差と、支持用ウェーハの反りと、貼り合わせウェーハの最外周縁からウェーハ半径方向20mmまでのボイドの発生数(ウェーハ3枚の平均数)と、未貼り合わせ領域の幅(ウェーハ3枚の平均幅)との関係を、比較調査した結果を報告する。
試験条件は、比較例2が支持用ウェーハの表裏面側のシリコン酸化膜の膜厚差がない外は、実施例1と同じ条件とした。支持用ウェーハの表裏面側のシリコン酸化膜の膜厚差は、エリプソメーターにより測定した。支持用ウェーハの反りは、静電容量変位計により測定した。ボイドの発生数は目視による外観観察によって測定した。また、未貼り合わせ領域の幅は光学顕微鏡を利用した測定を採用した。その結果を表2に示す。なお、表2中、ボイドの発生数と未貼り合わせ領域の幅とは、測定したウェーハ3枚の平均値を示す。
Figure 2005027204
表2から明らかなように、支持用ウェーハの表裏面側のシリコン酸化膜に膜厚差を付与した試験例4〜6は、ボイドの発生数および未貼り合わせ領域の幅の何れについても、このウェーハの表裏面側のシリコン酸化膜の膜厚が同じ比較例2に比べて改善された。

Claims (7)

  1. 活性層用ウェーハと支持用ウェーハとを貼り合わせて貼り合わせウェーハを製造する貼り合わせウェーハの製造方法において、
    貼り合わせる上記活性層用ウェーハおよび上記支持用ウェーハは互いに嵌合する嵌合面をそれぞれ有し、これらの嵌合面がそれぞれ同一曲率の球面の一部により構成された貼り合わせウェーハの製造方法。
  2. 上記活性層用ウェーハの嵌合面および支持用ウェーハの嵌合面の少なくともいずれか一方には厚さ方向にヘテロ構造が設けられた請求項1の貼り合わせウェーハの製造方法。
  3. 上記ヘテロ構造は、エピタキシャル成長法により厚さ方向に設けられる請求項1または請求項2に記載の貼り合わせウェーハの製造方法。
  4. 上記活性層用ウェーハの嵌合面および支持用ウェーハの嵌合面の少なくともいずれか一方には厚さ方向に絶縁膜が設けられた請求項1に記載の貼り合わせウェーハの製造方法。
  5. 上記ヘテロ構造または上記絶縁膜は、上記活性層用ウェーハまたは上記支持用ウェーハの表裏面にそれぞれ設けられ、これらの表裏面のヘテロ構造または酸化膜の厚みがそれぞれ異なる請求項1〜請求項4のいずれか1項に記載の貼り合わせウェーハの製造方法。
  6. 上記活性層用ウェーハに水素ガスまたは希ガスをイオン注入して、この活性層用ウェーハにイオン注入層を形成し、次いで、上記活性層用ウェーハおよび上記支持用ウェーハを貼り合わせて貼り合わせウェーハを形成し、この後、この貼り合わせウェーハを所定温度に保持して熱処理することにより、イオン注入層を境界として剥離する請求項1〜請求項5のいずれか1項に記載の貼り合わせウェーハの製造方法。
  7. 活性層用ウェーハと支持用ウェーハとを貼り合わせて製造する貼り合わせウェーハにおいて、
    貼り合わせる上記活性層用ウェーハおよび上記支持用ウェーハは互いに嵌合する嵌合面をそれぞれ有し、これらの嵌合面がそれぞれ同一曲率の球面の一部により構成された貼り合わせウェーハ。
JP2005513880A 2003-09-08 2004-09-08 貼り合わせウェーハの製造方法 Active JP4552858B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003315986 2003-09-08
JP2003315986 2003-09-08
PCT/JP2004/013067 WO2005027204A1 (ja) 2003-09-08 2004-09-08 貼り合わせウェーハおよびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2005027204A1 true JPWO2005027204A1 (ja) 2007-11-08
JP4552858B2 JP4552858B2 (ja) 2010-09-29

Family

ID=34308432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005513880A Active JP4552858B2 (ja) 2003-09-08 2004-09-08 貼り合わせウェーハの製造方法

Country Status (4)

Country Link
US (1) US20070069335A1 (ja)
EP (1) EP1667207B1 (ja)
JP (1) JP4552858B2 (ja)
WO (1) WO2005027204A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4285244B2 (ja) * 2004-01-08 2009-06-24 株式会社Sumco Soiウェーハの作製方法
JP2006173568A (ja) * 2004-12-14 2006-06-29 Korea Electronics Telecommun Soi基板の製造方法
US7262112B2 (en) * 2005-06-27 2007-08-28 The Regents Of The University Of California Method for producing dislocation-free strained crystalline films
JP2007294849A (ja) * 2006-03-27 2007-11-08 Seiko Epson Corp 半導体素子、半導体装置およびそれらの製造方法
JP5082299B2 (ja) * 2006-05-25 2012-11-28 株式会社Sumco 半導体基板の製造方法
JP2008066500A (ja) * 2006-09-07 2008-03-21 Sumco Corp 貼り合わせウェーハおよびその製造方法
JP5119742B2 (ja) * 2007-05-25 2013-01-16 信越半導体株式会社 貼り合わせウエーハの製造方法
US7820527B2 (en) * 2008-02-20 2010-10-26 Varian Semiconductor Equipment Associates, Inc. Cleave initiation using varying ion implant dose
JP2009295695A (ja) * 2008-06-03 2009-12-17 Sumco Corp 半導体薄膜付基板およびその製造方法
JP2010153488A (ja) * 2008-12-24 2010-07-08 Rohm Co Ltd Soiウエハの製造方法およびsoiウエハ
EP2282332B1 (en) * 2009-08-04 2012-06-27 S.O.I. TEC Silicon Method for fabricating a semiconductor substrate
JP2011082443A (ja) * 2009-10-09 2011-04-21 Sumco Corp エピタキシャルウェーハおよびその製造方法
US8110483B2 (en) 2009-10-22 2012-02-07 International Business Machines Corporation Forming an extremely thin semiconductor-on-insulator (ETSOI) layer
US8124427B2 (en) * 2009-10-22 2012-02-28 International Business Machines Corporation Method of creating an extremely thin semiconductor-on-insulator (ETSOI) layer having a uniform thickness
US9018024B2 (en) * 2009-10-22 2015-04-28 International Business Machines Corporation Creating extremely thin semiconductor-on-insulator (ETSOI) having substantially uniform thickness
JP5821828B2 (ja) * 2012-11-21 2015-11-24 信越半導体株式会社 Soiウェーハの製造方法
JP5780234B2 (ja) * 2012-12-14 2015-09-16 信越半導体株式会社 Soiウェーハの製造方法
JP6107709B2 (ja) 2014-03-10 2017-04-05 信越半導体株式会社 貼り合わせsoiウェーハの製造方法
FR3024280A1 (fr) * 2014-07-25 2016-01-29 Soitec Silicon On Insulator Procede de detachement d'une couche utile
JP6210043B2 (ja) * 2014-09-26 2017-10-11 信越半導体株式会社 貼り合わせウェーハの製造方法
FR3034565B1 (fr) * 2015-03-30 2017-03-31 Soitec Silicon On Insulator Procede de fabrication d'une structure presentant une couche dielectrique enterree d'epaisseur uniforme
JP2018164006A (ja) * 2017-03-27 2018-10-18 信越半導体株式会社 貼り合わせウェーハの製造方法及び貼り合わせウェーハ
CN109545653A (zh) * 2017-09-22 2019-03-29 上海新昇半导体科技有限公司 改善外延硅片边缘平坦度的方法
DE102022000425A1 (de) * 2022-02-03 2023-08-03 Azur Space Solar Power Gmbh III-N-Silizium Halbleiterscheibe
DE102022000424A1 (de) * 2022-02-03 2023-08-03 Azur Space Solar Power Gmbh Herstellungsverfahren für eine Halbleiterscheibe mit Silizium und mit einer III-N-Schicht

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH043908A (ja) * 1990-04-20 1992-01-08 Fujitsu Ltd 半導体基板の製造方法
JPH08274285A (ja) * 1995-03-29 1996-10-18 Komatsu Electron Metals Co Ltd Soi基板及びその製造方法
JPH098124A (ja) * 1995-06-15 1997-01-10 Nippondenso Co Ltd 絶縁分離基板及びその製造方法
JPH09246127A (ja) * 1996-03-04 1997-09-19 Toyota Motor Corp 陽極接合方法
JP2002536843A (ja) * 1999-02-10 2002-10-29 コミツサリア タ レネルジー アトミーク 内部応力制御のなされた多層構造体、およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0355822A (ja) * 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
US5362667A (en) * 1992-07-28 1994-11-08 Harris Corporation Bonded wafer processing
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3500063B2 (ja) * 1998-04-23 2004-02-23 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP4846915B2 (ja) * 2000-03-29 2011-12-28 信越半導体株式会社 貼り合わせウェーハの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH043908A (ja) * 1990-04-20 1992-01-08 Fujitsu Ltd 半導体基板の製造方法
JPH08274285A (ja) * 1995-03-29 1996-10-18 Komatsu Electron Metals Co Ltd Soi基板及びその製造方法
JPH098124A (ja) * 1995-06-15 1997-01-10 Nippondenso Co Ltd 絶縁分離基板及びその製造方法
JPH09246127A (ja) * 1996-03-04 1997-09-19 Toyota Motor Corp 陽極接合方法
JP2002536843A (ja) * 1999-02-10 2002-10-29 コミツサリア タ レネルジー アトミーク 内部応力制御のなされた多層構造体、およびその製造方法

Also Published As

Publication number Publication date
US20070069335A1 (en) 2007-03-29
JP4552858B2 (ja) 2010-09-29
EP1667207A4 (en) 2009-07-01
WO2005027204A1 (ja) 2005-03-24
EP1667207B1 (en) 2019-07-17
EP1667207A1 (en) 2006-06-07

Similar Documents

Publication Publication Date Title
JP4552858B2 (ja) 貼り合わせウェーハの製造方法
TWI721223B (zh) 具有較佳電荷捕獲效率之高電阻率絕緣體上矽基板
US7442992B2 (en) Bonded SOI substrate, and method for manufacturing the same
EP2149898B1 (en) Method for manufacturing soi wafer
TWI693640B (zh) 使半導體表面平整之製造方法
JPWO2005022610A1 (ja) 貼り合わせウェーハの製造方法
KR20130023207A (ko) 실리콘 에피텍셜 웨이퍼 및 그 제조방법, 그리고 접합 soi 웨이퍼 및 그 제조방법
JP4419147B2 (ja) 貼り合わせウェーハの製造方法
EP2012346B1 (en) Method for producing soi wafer
JP5310004B2 (ja) 貼り合わせウェーハの製造方法
KR101766799B1 (ko) Soi 웨이퍼의 제조방법
JPH11191617A (ja) Soi基板の製造方法
JP2004281805A (ja) 半導体ウェーハの平坦化処理方法
JP7318580B2 (ja) Soiウェーハの製造方法
US10796946B2 (en) Method of manufacture of a semiconductor on insulator structure
JP5096780B2 (ja) Soiウエーハの製造方法
TW202331791A (zh) 用於製作在多晶碳化矽載體底材上包括單晶碳化矽薄層之複合結構之方法
JP2024072886A (ja) 貼り合わせウェーハ用の支持基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100705

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4552858

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250