JPWO2005027204A1 - 貼り合わせウェーハおよびその製造方法 - Google Patents
貼り合わせウェーハおよびその製造方法 Download PDFInfo
- Publication number
- JPWO2005027204A1 JPWO2005027204A1 JP2005513880A JP2005513880A JPWO2005027204A1 JP WO2005027204 A1 JPWO2005027204 A1 JP WO2005027204A1 JP 2005513880 A JP2005513880 A JP 2005513880A JP 2005513880 A JP2005513880 A JP 2005513880A JP WO2005027204 A1 JPWO2005027204 A1 JP WO2005027204A1
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- bonded
- active layer
- supporting
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Abstract
Description
スマートカット法では、まず、酸化膜が形成され、水素を所定深さ位置にイオン注入した活性層用ウェーハと、支持用ウェーハとを室温で貼り合わせる。その後、得られた貼り合わせウェーハを熱処理炉に挿入して500℃、30分間熱処理し、そのイオン注入領域から活性層用ウェーハの一部を剥離する。この際、ウェーハ形状に起因した活性層用ウェーハの外周部の未貼り合わせ部分は剥離されず、活性層用ウェーハの本体部分に残存する。次に、貼り合わせウェーハに貼り合わせ強度を増強する貼り合わせ熱処理を施す。貼り合わせ熱処理では、酸素を雰囲気ガスとする1100℃、2時間の熱処理が施される。こうして、支持用ウェーハと活性層との間に埋め込みシリコン酸化膜を介在した貼り合わせSOIウェーハが作製される。
また、ウェーハ外周部の未貼り合わせ領域111に該当する部分は、他の部分(平坦度適用領域113の部分)に比べて機械的強度が低下する。その結果、未貼り合わせ領域111が拡大するほど、以降の工程ではチッピング、ウェーハ剥がれなどが発生し易くなっていた。
貼り合わせウェーハの製造方法には、絶縁膜を形成し活性層用ウェーハおよび支持用ウェーハを結合させたのち研削、研磨してSOI層が形成されたSOIウェーハを製造する貼り合わせ法がある。そして、この貼り合わせ法には、活性層用ウェーハに絶縁膜を介して水素ガスまたは希ガス元素をイオン注入して、この活性層用ウェーハにイオン注入層を形成し、次いで、この活性層用ウェーハを絶縁膜を介して支持用ウェーハに貼り合わせて貼り合わせウェーハを形成し、この後、この貼り合わせウェーハを熱処理して、イオン注入層を境界として剥離するスマートカット法が含まれている。
両ウェーハの貼り合わせ面が嵌合面とは、互いの貼り合わせ面に存在する起伏の曲率が同じでありながら、凹凸が逆さまの面をいう。活性層用ウェーハおよび支持用ウェーハの曲率は限定されない。
ヘテロ構造とは、異種の物質同士がある境界で接触している構造をいう。異種の物質の界面付近は、格子構造、化学組成および熱膨張係数が異なる2相のヘテロ接合部となる。したがって、このヘテロ接合部には応力が作用し、歪みが生じる。その歪みに起因し、ヘテロ構造を有したウェーハには反り(変形)が発生する。
また、異種の物質としては、例えばドーパント濃度だけが異なる同一物質、単結晶シリコンと多結晶シリコン、ウェーハのバルク物質と酸化膜、もしくはウェーハバルク物質と窒化膜などが挙げられる。
なお、ヘテロ構造が設けられる対象ウェーハは、活性層用ウェーハでもよいし、支持用ウェーハでもよい。または、活性層用ウェーハと支持用ウェーハとの両方でもよい。
エピタキシャル成長法には、気相エピタキシャル法、液相エピタキシャル法および固相エピタキシャル法が含まれている。また、気相エピタキシャル法には、化学的方法(CVD法:Chemical Vapor Deposition)および物理的方法(PVD法:Physical Vapor Deposition)が含まれている。
よって、ヘテロ構造は、例えば、シリコン単結晶をエピタキシャル成長させたり、CVD法により多結晶シリコンを成膜させたりすることにより達成することができる。活性層用ウェーハおよび支持用ウェーハの少なくとも一方の表裏面に上記膜を成膜すると、熱膨張係数または化学作用によりこれらのウェーハは湾曲する(反りを有する)。
絶縁膜の厚さは、例えば0.2μm未満、好ましくは0.1〜0.2μmである。
活性層の厚さは限定されない。例えば、厚膜の活性層では1〜10μmである。また、薄膜の活性層では0.01〜1μmである。
または、対象ウェーハの表面に絶縁膜の一種である酸化膜を形成し、対象ウェーハの裏面に別種の絶縁膜である窒化膜を形成して、対象ウェーハに反りを発生させてもよい。
イオン注入時の軽元素のドーズ量は限定されない。例えば2×1016〜8×1016atoms/cm2である。
軽元素のイオン注入時の加速電圧は、50keV以下、好ましくは30keV以下、さらに好ましくは20keV以下である。イオン注入は、低加速電圧ほど目標深さにイオンを集中させることができる。
剥離時の貼り合わせウェーハの加熱温度は400℃以上、好ましくは400〜700℃、さらに好ましくは450〜550℃である。400℃未満では、活性層用ウェーハにイオン注入された軽元素から軽元素バブルを形成することが難しい。また、700℃を超えると活性層内に酸素析出物が形成され、デバイス特性の低下を招くおそれがある。
剥離工程後、活性層用ウェーハと支持用ウェーハとの貼り合わせ熱処理の強度を高める貼り合わせ熱処理を施してもよい。この際の熱処理条件は、例えば1100℃、2時間である。熱酸化炉内の雰囲気ガスとしては、酸素などを採用することができる。
剥離時の炉内雰囲気は、非酸化性ガス(窒素、アルゴンなどの不活性ガス)の雰囲気でもよい。また、真空中でもよい。
剥離時の貼り合わせウェーハの加熱時間は1分間以上、好ましくは10〜60分間である。1分間未満では、貼り合わせウェーハにイオン注入された軽元素をバブル化することが困難になる。
12a シリコン酸化膜(絶縁膜)、
14 水素イオン注入領域(イオン注入領域)、
20 支持用ウェーハ、
30 貼り合わせウェーハ、
40 エピタキシャル層。
続いて、活性層用ウェーハ10の鏡面仕上げされた表面から所定深さ位置に、中電流イオン注入装置を使用し、50keVの加速電圧で水素をイオン注入する。これにより、活性層用ウェーハ10に、水素イオン注入領域14が形成される。このときのドーズ量は、5×1016atoms/cm2である。
すなわち、支持用ウェーハ20をエピタキシャル成長装置の反応炉に配備されたサセプタに載置する。その後、SiHCl3ガス(0.1体積% H2ガス希釈)にB2H6ガス(分圧2〜4×10−5)を混合し、全体で80リットル/minで反応炉に供給し、支持用ウェーハ20の表面にエピタキシャル層40を成長させる。
なお、支持用ウェーハ20のボロン濃度を1×1019atoms/cm3とし、エピタキシャル層40Aのボロン濃度をこれより低い1×1015atoms/cm3とした場合には、支持用ウェーハ20の反りは、ウェーハ外周部が裏面の方向に突出した形状となる。この場合には、支持用ウェーハ20の裏面を貼り合わせ面として貼り合わせる(図4)。また、エピタキシャル層40は、支持用ウェーハ20ではなく、活性層用ウェーハ10の表面に成長させてもよい。こうすれば、活性層13のCOPなどの結晶欠陥を低減化することもできる。
この貼り合わせ時、両ウェーハ10,20の貼り合わせ面は、互いに嵌合可能な嵌合面である。そのため、貼り合わせウェーハ30の中央部だけでなくウェーハ外周部でも、両貼り合わせ面が重なり合う(図2,図3)。その結果、貼り合わせウェーハ30の外周部の未貼り合わせ領域101の幅104が2mm以下と、従来の場合の2〜3mmに比べて縮小し、ボイドの発生が抑制される。よって、貼り合わせウェーハ30のうち、デバイスが形成される平坦度適用領域103を、従来より1〜3%程度拡大することができる。その結果、貼り合わせSOIウェーハの歩留りが大きくなり、以降のウェーハ加工時におけるチッピング、ウェーハ剥がれを低減することができる。なお、ここでいう未貼り合わせ領域101の幅104とは、貼り合わせウェーハ30の半径方向における未貼り合わせ領域101の長さをいう。
剥離後、図1のS106工程に示すように、貼り合わせウェーハ30に対して、窒素ガスの雰囲気で1150℃、2時間の貼り合わせ熱処理を施す。これにより、活性層用ウェーハ10と支持用ウェーハ20との貼り合わせ強度が増強される。
次いで、図1のS107工程に示すように、活性層13の表面に研磨装置による研磨を施す。こうして、スマートカット法を利用し、厚さ約0.2μmの活性層13を有した貼り合わせSOIウェーハ(貼り合わせウェーハ)が作製される。
試験条件は、比較例1が支持用ウェーハにエピタキシャル層を成長させない外は、実施例1と同じ条件とした。エピタキシャル層の層厚はSIMS(2次イオン質量分析装置)を用いて測定した。支持用ウェーハの反り(ワープ)は静電容量変位計により測定した。ボイドの発生数の検査には、剥離後の目視観察を採用した。また、未貼り合わせ領域の幅の測定には、剥離後に光学顕微鏡による測定を採用した。その結果を表1に示す。なお、表1中、ボイドの発生数と未貼り合わせ領域の幅とは、測定したウェーハ3枚の平均値を示す。
図5に示すように、この発明の実施例2は、支持用ウェーハ20の露出面の全域にシリコン酸化膜12c,12dを形成することでヘテロ構造を設け、その後、シリコン酸化膜の膜厚を表面側(シリコン酸化膜12c)と裏面側(シリコン酸化膜12d)とで異ならせて支持用ウェーハ20に反りを発生させた例である。
その後、支持用ウェーハ20を片面枚葉洗浄装置に装着し、ウェーハ表面(貼り合わせ面)側のシリコン酸化膜12cだけを1重量%のHF溶液に所定時間接触させ、このウェーハ表面側にエッチングを施すことにより、薄膜のシリコン酸化膜12dを形成させる。その結果、図5のS503工程に示すように、支持用ウェーハ20に反りが発生する。エッチング量が増大するほど、ウェーハ裏面側のシリコン酸化膜12dとの膜厚差が大きくなる。その結果、支持用ウェーハ20の反りの度合いが大きくなる。図5のS504工程に示すように、支持用ウェーハ20の反り量は、貼り合わされる活性層用ウェーハ10の表面(嵌合面)の曲率に応じて調整される。
その他の構成、作用、効果は実施例1と略同じであるので説明を省略する。
試験条件は、比較例2が支持用ウェーハの表裏面側のシリコン酸化膜の膜厚差がない外は、実施例1と同じ条件とした。支持用ウェーハの表裏面側のシリコン酸化膜の膜厚差は、エリプソメーターにより測定した。支持用ウェーハの反りは、静電容量変位計により測定した。ボイドの発生数は目視による外観観察によって測定した。また、未貼り合わせ領域の幅は光学顕微鏡を利用した測定を採用した。その結果を表2に示す。なお、表2中、ボイドの発生数と未貼り合わせ領域の幅とは、測定したウェーハ3枚の平均値を示す。
Claims (7)
- 活性層用ウェーハと支持用ウェーハとを貼り合わせて貼り合わせウェーハを製造する貼り合わせウェーハの製造方法において、
貼り合わせる上記活性層用ウェーハおよび上記支持用ウェーハは互いに嵌合する嵌合面をそれぞれ有し、これらの嵌合面がそれぞれ同一曲率の球面の一部により構成された貼り合わせウェーハの製造方法。 - 上記活性層用ウェーハの嵌合面および支持用ウェーハの嵌合面の少なくともいずれか一方には厚さ方向にヘテロ構造が設けられた請求項1の貼り合わせウェーハの製造方法。
- 上記ヘテロ構造は、エピタキシャル成長法により厚さ方向に設けられる請求項1または請求項2に記載の貼り合わせウェーハの製造方法。
- 上記活性層用ウェーハの嵌合面および支持用ウェーハの嵌合面の少なくともいずれか一方には厚さ方向に絶縁膜が設けられた請求項1に記載の貼り合わせウェーハの製造方法。
- 上記ヘテロ構造または上記絶縁膜は、上記活性層用ウェーハまたは上記支持用ウェーハの表裏面にそれぞれ設けられ、これらの表裏面のヘテロ構造または酸化膜の厚みがそれぞれ異なる請求項1〜請求項4のいずれか1項に記載の貼り合わせウェーハの製造方法。
- 上記活性層用ウェーハに水素ガスまたは希ガスをイオン注入して、この活性層用ウェーハにイオン注入層を形成し、次いで、上記活性層用ウェーハおよび上記支持用ウェーハを貼り合わせて貼り合わせウェーハを形成し、この後、この貼り合わせウェーハを所定温度に保持して熱処理することにより、イオン注入層を境界として剥離する請求項1〜請求項5のいずれか1項に記載の貼り合わせウェーハの製造方法。
- 活性層用ウェーハと支持用ウェーハとを貼り合わせて製造する貼り合わせウェーハにおいて、
貼り合わせる上記活性層用ウェーハおよび上記支持用ウェーハは互いに嵌合する嵌合面をそれぞれ有し、これらの嵌合面がそれぞれ同一曲率の球面の一部により構成された貼り合わせウェーハ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003315986 | 2003-09-08 | ||
JP2003315986 | 2003-09-08 | ||
PCT/JP2004/013067 WO2005027204A1 (ja) | 2003-09-08 | 2004-09-08 | 貼り合わせウェーハおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2005027204A1 true JPWO2005027204A1 (ja) | 2007-11-08 |
JP4552858B2 JP4552858B2 (ja) | 2010-09-29 |
Family
ID=34308432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005513880A Active JP4552858B2 (ja) | 2003-09-08 | 2004-09-08 | 貼り合わせウェーハの製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20070069335A1 (ja) |
EP (1) | EP1667207B1 (ja) |
JP (1) | JP4552858B2 (ja) |
WO (1) | WO2005027204A1 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4285244B2 (ja) * | 2004-01-08 | 2009-06-24 | 株式会社Sumco | Soiウェーハの作製方法 |
JP2006173568A (ja) * | 2004-12-14 | 2006-06-29 | Korea Electronics Telecommun | Soi基板の製造方法 |
US7262112B2 (en) * | 2005-06-27 | 2007-08-28 | The Regents Of The University Of California | Method for producing dislocation-free strained crystalline films |
JP2007294849A (ja) * | 2006-03-27 | 2007-11-08 | Seiko Epson Corp | 半導体素子、半導体装置およびそれらの製造方法 |
JP5082299B2 (ja) * | 2006-05-25 | 2012-11-28 | 株式会社Sumco | 半導体基板の製造方法 |
JP2008066500A (ja) * | 2006-09-07 | 2008-03-21 | Sumco Corp | 貼り合わせウェーハおよびその製造方法 |
JP5119742B2 (ja) * | 2007-05-25 | 2013-01-16 | 信越半導体株式会社 | 貼り合わせウエーハの製造方法 |
US7820527B2 (en) * | 2008-02-20 | 2010-10-26 | Varian Semiconductor Equipment Associates, Inc. | Cleave initiation using varying ion implant dose |
JP2009295695A (ja) * | 2008-06-03 | 2009-12-17 | Sumco Corp | 半導体薄膜付基板およびその製造方法 |
JP2010153488A (ja) * | 2008-12-24 | 2010-07-08 | Rohm Co Ltd | Soiウエハの製造方法およびsoiウエハ |
EP2282332B1 (en) * | 2009-08-04 | 2012-06-27 | S.O.I. TEC Silicon | Method for fabricating a semiconductor substrate |
JP2011082443A (ja) * | 2009-10-09 | 2011-04-21 | Sumco Corp | エピタキシャルウェーハおよびその製造方法 |
US8110483B2 (en) | 2009-10-22 | 2012-02-07 | International Business Machines Corporation | Forming an extremely thin semiconductor-on-insulator (ETSOI) layer |
US8124427B2 (en) * | 2009-10-22 | 2012-02-28 | International Business Machines Corporation | Method of creating an extremely thin semiconductor-on-insulator (ETSOI) layer having a uniform thickness |
US9018024B2 (en) * | 2009-10-22 | 2015-04-28 | International Business Machines Corporation | Creating extremely thin semiconductor-on-insulator (ETSOI) having substantially uniform thickness |
JP5821828B2 (ja) * | 2012-11-21 | 2015-11-24 | 信越半導体株式会社 | Soiウェーハの製造方法 |
JP5780234B2 (ja) * | 2012-12-14 | 2015-09-16 | 信越半導体株式会社 | Soiウェーハの製造方法 |
JP6107709B2 (ja) | 2014-03-10 | 2017-04-05 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
FR3024280A1 (fr) * | 2014-07-25 | 2016-01-29 | Soitec Silicon On Insulator | Procede de detachement d'une couche utile |
JP6210043B2 (ja) * | 2014-09-26 | 2017-10-11 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
FR3034565B1 (fr) * | 2015-03-30 | 2017-03-31 | Soitec Silicon On Insulator | Procede de fabrication d'une structure presentant une couche dielectrique enterree d'epaisseur uniforme |
JP2018164006A (ja) * | 2017-03-27 | 2018-10-18 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法及び貼り合わせウェーハ |
CN109545653A (zh) * | 2017-09-22 | 2019-03-29 | 上海新昇半导体科技有限公司 | 改善外延硅片边缘平坦度的方法 |
DE102022000425A1 (de) * | 2022-02-03 | 2023-08-03 | Azur Space Solar Power Gmbh | III-N-Silizium Halbleiterscheibe |
DE102022000424A1 (de) * | 2022-02-03 | 2023-08-03 | Azur Space Solar Power Gmbh | Herstellungsverfahren für eine Halbleiterscheibe mit Silizium und mit einer III-N-Schicht |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH043908A (ja) * | 1990-04-20 | 1992-01-08 | Fujitsu Ltd | 半導体基板の製造方法 |
JPH08274285A (ja) * | 1995-03-29 | 1996-10-18 | Komatsu Electron Metals Co Ltd | Soi基板及びその製造方法 |
JPH098124A (ja) * | 1995-06-15 | 1997-01-10 | Nippondenso Co Ltd | 絶縁分離基板及びその製造方法 |
JPH09246127A (ja) * | 1996-03-04 | 1997-09-19 | Toyota Motor Corp | 陽極接合方法 |
JP2002536843A (ja) * | 1999-02-10 | 2002-10-29 | コミツサリア タ レネルジー アトミーク | 内部応力制御のなされた多層構造体、およびその製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0355822A (ja) * | 1989-07-25 | 1991-03-11 | Shin Etsu Handotai Co Ltd | 半導体素子形成用基板の製造方法 |
US5362667A (en) * | 1992-07-28 | 1994-11-08 | Harris Corporation | Bonded wafer processing |
FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
JP3500063B2 (ja) * | 1998-04-23 | 2004-02-23 | 信越半導体株式会社 | 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ |
JP4846915B2 (ja) * | 2000-03-29 | 2011-12-28 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
-
2004
- 2004-09-08 JP JP2005513880A patent/JP4552858B2/ja active Active
- 2004-09-08 EP EP04787750.1A patent/EP1667207B1/en active Active
- 2004-09-08 WO PCT/JP2004/013067 patent/WO2005027204A1/ja active Application Filing
- 2004-09-08 US US10/570,665 patent/US20070069335A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH043908A (ja) * | 1990-04-20 | 1992-01-08 | Fujitsu Ltd | 半導体基板の製造方法 |
JPH08274285A (ja) * | 1995-03-29 | 1996-10-18 | Komatsu Electron Metals Co Ltd | Soi基板及びその製造方法 |
JPH098124A (ja) * | 1995-06-15 | 1997-01-10 | Nippondenso Co Ltd | 絶縁分離基板及びその製造方法 |
JPH09246127A (ja) * | 1996-03-04 | 1997-09-19 | Toyota Motor Corp | 陽極接合方法 |
JP2002536843A (ja) * | 1999-02-10 | 2002-10-29 | コミツサリア タ レネルジー アトミーク | 内部応力制御のなされた多層構造体、およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20070069335A1 (en) | 2007-03-29 |
JP4552858B2 (ja) | 2010-09-29 |
EP1667207A4 (en) | 2009-07-01 |
WO2005027204A1 (ja) | 2005-03-24 |
EP1667207B1 (en) | 2019-07-17 |
EP1667207A1 (en) | 2006-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4552858B2 (ja) | 貼り合わせウェーハの製造方法 | |
TWI721223B (zh) | 具有較佳電荷捕獲效率之高電阻率絕緣體上矽基板 | |
US7442992B2 (en) | Bonded SOI substrate, and method for manufacturing the same | |
EP2149898B1 (en) | Method for manufacturing soi wafer | |
TWI693640B (zh) | 使半導體表面平整之製造方法 | |
JPWO2005022610A1 (ja) | 貼り合わせウェーハの製造方法 | |
KR20130023207A (ko) | 실리콘 에피텍셜 웨이퍼 및 그 제조방법, 그리고 접합 soi 웨이퍼 및 그 제조방법 | |
JP4419147B2 (ja) | 貼り合わせウェーハの製造方法 | |
EP2012346B1 (en) | Method for producing soi wafer | |
JP5310004B2 (ja) | 貼り合わせウェーハの製造方法 | |
KR101766799B1 (ko) | Soi 웨이퍼의 제조방법 | |
JPH11191617A (ja) | Soi基板の製造方法 | |
JP2004281805A (ja) | 半導体ウェーハの平坦化処理方法 | |
JP7318580B2 (ja) | Soiウェーハの製造方法 | |
US10796946B2 (en) | Method of manufacture of a semiconductor on insulator structure | |
JP5096780B2 (ja) | Soiウエーハの製造方法 | |
TW202331791A (zh) | 用於製作在多晶碳化矽載體底材上包括單晶碳化矽薄層之複合結構之方法 | |
JP2024072886A (ja) | 貼り合わせウェーハ用の支持基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091030 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100705 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4552858 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |