JP2024072886A - 貼り合わせウェーハ用の支持基板 - Google Patents
貼り合わせウェーハ用の支持基板 Download PDFInfo
- Publication number
- JP2024072886A JP2024072886A JP2024051515A JP2024051515A JP2024072886A JP 2024072886 A JP2024072886 A JP 2024072886A JP 2024051515 A JP2024051515 A JP 2024051515A JP 2024051515 A JP2024051515 A JP 2024051515A JP 2024072886 A JP2024072886 A JP 2024072886A
- Authority
- JP
- Japan
- Prior art keywords
- support substrate
- polycrystalline silicon
- silicon layer
- oxide film
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 96
- 235000012431 wafers Nutrition 0.000 title description 45
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 54
- 238000000034 method Methods 0.000 abstract description 35
- 230000007547 defect Effects 0.000 abstract description 12
- 239000011800 void material Substances 0.000 abstract description 9
- 230000001681 protective effect Effects 0.000 description 38
- 238000004519 manufacturing process Methods 0.000 description 34
- 238000004140 cleaning Methods 0.000 description 16
- 238000005498 polishing Methods 0.000 description 14
- 238000010438 heat treatment Methods 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000032798 delamination Effects 0.000 description 6
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/56—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Element Separation (AREA)
Abstract
【課題】貼り合わせ工程におけるボイド欠陥を抑制する。【解決手段】貼り合わせウェーハ用の支持基板は、活性層用基板と支持基板とを絶縁膜を介在させて貼り合わせてなる貼り合わせウェーハ用の支持基板であって、支持基板本体と、前記支持基板本体上に設けられた酸化膜と、前記酸化膜上に設けられた多結晶シリコン層と、を備え、前記多結晶シリコン層の表面を10μm×10μmの面積領域で測定した二乗平均平方根粗さRqが0.5nm以下であり、前記多結晶シリコン層の厚みが1.5μm以上、2.0μm以下であり、前記多結晶シリコン層の表面でKLA-Tencor社製SP-1のDICモードにて検出される2nm以上のピットの個数が1個/cm2以下である。【選択図】図2
Description
本発明は、貼り合わせウェーハ用の支持基板に関する。
従来、高周波(Radio Frequency,RF)デバイス用の基板として、SOI(Silicon On InSulator)ウェーハが使用されている。SOIウェーハは、支持基板(例えば、シリコン単結晶ウェーハ)上に酸化シリコン(SiO2)などの絶縁膜、および活性層(例えば、シリコン単結晶)が順次形成された構造を有している。
SOIウェーハを製造する方法の代表的なものの1つに、貼り合わせ法がある。この貼り合わせ法は、支持基板および活性層用基板の少なくとも一方に絶縁膜を形成し、次いで、これらの基板を絶縁膜を介して貼り合わせた後、1200℃程度の高温にて熱処理を施すことによりSOIウェーハを製造する方法である(以下、貼り合わせ法により製造されたSOIウェーハを「貼り合わせウェーハ」と言う。)。
上記貼り合わせウェーハにおいては、支持基板の高抵抗化(例えば、抵抗率が3000Ω・cm以上)により、RFに対処してきた。しかしながら、デバイスの更なる高速化に対応するためにより高い周波数に対応することが求められており、支持基板の高抵抗化のみでは対応できなくなりつつある。
そこで、支持基板の表面に、高周波数での動作中に発生したキャリアをトラップして消滅させるための多結晶シリコン層を、キャリアトラップ層として形成する方法が提案されている(例えば、特許文献1参照)。この方法では、支持基板のシリコン単結晶上にシリコンがエピタキシャル成長することを防ぐため、支持基板上に極薄酸化膜を形成し、その上に多結晶シリコンが形成される。そして、多結晶シリコンが形成された表面が研磨され、さらに活性層側に形成した絶縁膜と貼り合わせられる。
ところで、貼り合わせウェーハにおいては、貼り合わせ工程においてボイド欠陥が発生すると膜剥がれが生じて、貼り合わせ歩留まりが低下するという問題がある。特許文献1には、多結晶シリコン層の表面粗さを、中心線平均粗さRaで1nm以下とすることによって、貼り合わせ加熱時におけるボイド欠陥の発生を抑制し、必要な強度を得る技術が記載されている。
しかしながら、上記技術により貼り合わせウェーハを製造した場合でも、ボイド欠陥が発生する場合があり、貼り合わせウェーハ品質向上のための更なる対策が望まれている。
本発明は、貼り合わせ工程におけるボイド欠陥を抑制することができる貼り合わせウェーハ用の支持基板を提供することを目的とする。
本発明の貼り合わせウェーハ用の支持基板は、活性層用基板と支持基板とを絶縁膜を介在させて貼り合わせてなる貼り合わせウェーハ用の支持基板であって、支持基板本体と、
前記支持基板本体上に設けられた酸化膜と、前記酸化膜上に設けられた多結晶シリコン層と、を備え、研磨された前記多結晶シリコン層の表面を10μm×10μmの面積領域で測定した二乗平均平方根粗さRqが0.5nm以下であり、前記多結晶シリコン層の厚みが1.5μm以上、2.0μm以下であり、前記多結晶シリコン層の表面でKLA-Tencor社製SP-1のDICモードにて検出される2nm以上のピットの個数が1個/cm2以下であることを特徴とする。
前記支持基板本体上に設けられた酸化膜と、前記酸化膜上に設けられた多結晶シリコン層と、を備え、研磨された前記多結晶シリコン層の表面を10μm×10μmの面積領域で測定した二乗平均平方根粗さRqが0.5nm以下であり、前記多結晶シリコン層の厚みが1.5μm以上、2.0μm以下であり、前記多結晶シリコン層の表面でKLA-Tencor社製SP-1のDICモードにて検出される2nm以上のピットの個数が1個/cm2以下であることを特徴とする。
本発明によれば、活性層用基板と支持基板とを絶縁膜を介在させて貼り合わせてなる貼り合わせウェーハ用の支持基板において、貼り合わせ工程におけるボイド欠陥を抑制することができる。
以下に添付図面を参照しながら、本発明の好適な実施形態について詳細に説明する。本発明の貼り合わせウェーハ用の支持基板は、例えば、活性層用基板に形成された絶縁膜と貼り合わせてなるSOIウェーハなどの貼り合わせウェーハ用として用いられる支持基板である。
本発明の発明者らは、ボイド欠陥の発生を抑制することができる貼り合わせウェーハ用の支持基板について誠意研究を重ねた。その結果、支持基板の多結晶シリコン層を研磨する際、例えば研磨装置に起因するスラリー残渣などの不純物が多結晶シリコン層に付着し、この不純物が原因となり欠陥として検出されることを見出した。
具体的には、僅かなスラリー残渣が多結晶シリコン層に付着した状態での研磨により、多結晶シリコン層の表面が局所的にエッチングされてピット(ピット状欠陥)が形成され、このピットが貼り合わせ後の欠陥の要因となることを見出した。本発明の支持基板の製造方法では、不純物の影響を排除するために、多結晶シリコン層を保護する保護酸化膜を形成することを特徴としている。
具体的には、僅かなスラリー残渣が多結晶シリコン層に付着した状態での研磨により、多結晶シリコン層の表面が局所的にエッチングされてピット(ピット状欠陥)が形成され、このピットが貼り合わせ後の欠陥の要因となることを見出した。本発明の支持基板の製造方法では、不純物の影響を排除するために、多結晶シリコン層を保護する保護酸化膜を形成することを特徴としている。
図1は、本実施形態の貼り合わせウェーハを製造する工程を説明するためのフローチャートである。図2は、貼り合わせウェーハの製造方法を示す工程断面図である。
図1に示すように、貼り合わせウェーハの製造方法は、活性層用基板を製造する活性層用基板製造工程S1と、活性層用基板製造工程S1とは別に、支持基板を製造する支持基板製造工程S2(支持基板の製造方法)と、活性層用基板と支持基板とを貼り合わせて貼り合わせウェーハを製造する貼り合わせウェーハ製造工程S3と、を有する。
図1に示すように、貼り合わせウェーハの製造方法は、活性層用基板を製造する活性層用基板製造工程S1と、活性層用基板製造工程S1とは別に、支持基板を製造する支持基板製造工程S2(支持基板の製造方法)と、活性層用基板と支持基板とを貼り合わせて貼り合わせウェーハを製造する貼り合わせウェーハ製造工程S3と、を有する。
活性層用基板製造工程S1は、活性層用基板本体用意工程S11と、絶縁膜成長工程S12と、イオン注入層形成工程S13と、貼り合わせ前洗浄工程S14と、を有する。
活性層用基板本体用意工程S11では、図2(a)に示されるように、シリコン単結晶ウェーハである活性層用基板本体10を用意する。
絶縁膜成長工程S12では、図2(b)に示されるように、例えば熱酸化やCVDなどによって、活性層用基板本体10の周囲に、絶縁膜11(酸化膜)を成長させる。
絶縁膜成長工程S12では、図2(b)に示されるように、例えば熱酸化やCVDなどによって、活性層用基板本体10の周囲に、絶縁膜11(酸化膜)を成長させる。
イオン注入層形成工程S13では、絶縁膜11の上からイオン注入機により、水素イオンまたは希ガスイオンを注入して、活性層用基板本体10内にイオン注入層12を形成する。
貼り合わせ前洗浄工程S14では、活性層用基板本体10の貼り合わせ面のパーティクルを除去するために、貼り合わせ前洗浄を行う。
以上の工程により、貼り合わせウェーハ用の活性層用基板13が製造される。
以上の工程により、貼り合わせウェーハ用の活性層用基板13が製造される。
支持基板製造工程S2は、支持基板本体用意工程S21と、酸化膜形成工程S22と、多結晶シリコン層堆積工程S23と、保護酸化膜形成工程S24と、研磨工程S25と、貼り合わせ前洗浄工程S26と、を有する。
支持基板本体用意工程S21では、図2(d)に示されるように、シリコン単結晶ウェーハからなる支持基板本体20を用意する。シリコン単結晶ウェーハは、チョクラルスキー法(CZ法)や浮遊帯域溶融法(FZ法)により育成された単結晶シリコンインゴットを、ワイヤーソー等でスライスしたものを使用することができる。
酸化膜形成工程S22では、図2(e)に示されるように、支持基板本体20の貼り合わせ面側に、酸化膜21を形成する。酸化膜21の厚さは、例えば、0.3nm以上、10nm以下の厚さとすることが好ましい。酸化膜21の厚さを薄くすることによって、支持基板本体20と後述する多結晶シリコン層22との間に酸化膜21が介在することによるRFデバイスの特性への影響を少なくすることができる。
酸化膜21は、例えばアルカリ洗浄(SC-1洗浄)、酸洗浄(SC-2洗浄)などのウェット洗浄によって形成することができる。酸化膜21の形成方法はこれに限定されず、酸化性雰囲気下での熱酸化や、急速加熱・急速冷却装置を用いた酸化熱処理等により形成することができる。
多結晶シリコン層堆積工程S23では、図2(f)に示されるように、支持基板本体20の貼り合わせ面側であって、酸化膜21上に多結晶シリコン層22を堆積させる。多結晶シリコン層22は、例えば、CVD法により堆積することができる。多結晶シリコン層22の厚さは、2μm以上、4μm以下とすることが好ましい。
保護酸化膜形成工程S24は、図2(g)に示されるように、多結晶シリコン層22の表面に保護膜として機能する保護酸化膜23を形成する工程である。保護酸化膜23の厚さは、例えば、0.5nm以上、10nm以下の厚さとすることが好ましい。保護酸化膜23の厚さが0.5nmより小さいと、保護膜としての効果を発揮することができない。また、保護酸化膜23の厚さが10nmより大きいと、研磨工程S25における研磨にかかる時間が増え、製造コストの増大につながる。
保護膜としての効果と製造コストのバランスから、保護酸化膜23の厚さは、0.7nm以上、2nm以下とすることがより好ましい。
保護膜としての効果と製造コストのバランスから、保護酸化膜23の厚さは、0.7nm以上、2nm以下とすることがより好ましい。
保護酸化膜23は、アルカリ洗浄(SC-1洗浄)によって形成する。具体的には、保護酸化膜形成工程S24では、多結晶シリコン層22の表面をNH4OH(水酸化アンモニウム)、およびH2O2(過酸化水素)の水溶液で洗浄することによって多結晶シリコン層22の表面に酸化膜を形成する。
研磨工程S25では、図2(h)に示されるように、保護酸化膜23を研磨し除去するとともに、多結晶シリコン層22の表面を研磨して平坦化する。研磨方法として、公知の化学機械研磨(CMP:chemical mechanical polishing)法等を好適に用いることができる。
研磨工程S25では、多結晶シリコン層22の厚みが1.5μm以上、2.0μm以下となるように研磨を行う。さらに、研磨工程S25では、研磨された多結晶シリコン層22の10μm×10μmの面積領域で測定した二乗平均平方根粗さRqが0.5nm以下となるように研磨を行う。多結晶シリコン層22の厚みは、基板の面内における9点にて測定する。9点の測定点は、基板中心点、半径が基板の半径の1/2である同心円に内接する正四角形の各頂点、基板の外周端部から6mm内側の同心円に内接する正四角形の各頂点である。
研磨工程S25では、多結晶シリコン層22の厚みが1.5μm以上、2.0μm以下となるように研磨を行う。さらに、研磨工程S25では、研磨された多結晶シリコン層22の10μm×10μmの面積領域で測定した二乗平均平方根粗さRqが0.5nm以下となるように研磨を行う。多結晶シリコン層22の厚みは、基板の面内における9点にて測定する。9点の測定点は、基板中心点、半径が基板の半径の1/2である同心円に内接する正四角形の各頂点、基板の外周端部から6mm内側の同心円に内接する正四角形の各頂点である。
ここで、研磨工程S25が実行される際、多結晶シリコン層22が保護酸化膜23によって覆われているため、研磨装置に起因するスラリー残渣などの不純物が多結晶シリコン層22に付着することがない。すなわち、多結晶シリコン層22が不純物によって浸食されることがない。
貼り合わせ前洗浄工程S26では、研磨された多結晶シリコン層22の表面のパーティクルを除去する。
以上の工程により、貼り合わせウェーハ用の支持基板24が製造される。なお、活性層用基板製造工程S1(S11~S14)と、支持基板製造工程S2(S21~S26)とは並行して進めることができる。
以上の工程により、貼り合わせウェーハ用の支持基板24が製造される。なお、活性層用基板製造工程S1(S11~S14)と、支持基板製造工程S2(S21~S26)とは並行して進めることができる。
次に、活性層用基板13と支持基板24とを貼り合わせて貼り合わせウェーハを製造する、貼り合わせウェーハ製造工程S3について説明する。
貼り合わせウェーハ製造工程S3は、貼り合わせ工程S31と、剥離熱処理工程S32と、結合熱処理工程S33と、を有する。
貼り合わせウェーハ製造工程S3は、貼り合わせ工程S31と、剥離熱処理工程S32と、結合熱処理工程S33と、を有する。
貼り合わせ工程S31では、図2(i)に示されるように、絶縁膜11を介して、支持基板24の多結晶シリコン層22の研磨面と活性層用基板13とを貼り合わせる。この際、活性層用基板13の注入面が多結晶シリコン層22に向くように貼り合わせる。
剥離熱処理工程S32では、イオン注入層12に微小気泡層を発生させる熱処理(剥離熱処理)を施し、発生した微小気泡層にて剥離させる。これにより、図2(j)に示されるように、支持基板24上に、絶縁膜11と活性層31が形成された貼り合わせウェーハ30が製造される。なお、この際、剥離面41を有する剥離ウェーハ40が形成される。
結合熱処理工程S33では、貼り合わせウェーハ30に結合熱処理を施して、貼り合わせ界面の結合強度を増加させる。
剥離熱処理工程S32では、イオン注入層12に微小気泡層を発生させる熱処理(剥離熱処理)を施し、発生した微小気泡層にて剥離させる。これにより、図2(j)に示されるように、支持基板24上に、絶縁膜11と活性層31が形成された貼り合わせウェーハ30が製造される。なお、この際、剥離面41を有する剥離ウェーハ40が形成される。
結合熱処理工程S33では、貼り合わせウェーハ30に結合熱処理を施して、貼り合わせ界面の結合強度を増加させる。
上記のようにして、貼り合わせウェーハ30を製造することができる。
上記した貼り合わせウェーハの製造方法で使用される支持基板24は、研磨された多結晶シリコン層22の表面を10μm×10μmの面積領域で測定した二乗平均平方根粗さRqは0.5nm以下となる。また、支持基板24の多結晶シリコン層22の表面における、2nm以上のピットの個数は、1個/cm2以下となる。ピットは、KLA-Tencor社製SP-1のDICモードにて検出される。
上記した貼り合わせウェーハの製造方法で使用される支持基板24は、研磨された多結晶シリコン層22の表面を10μm×10μmの面積領域で測定した二乗平均平方根粗さRqは0.5nm以下となる。また、支持基板24の多結晶シリコン層22の表面における、2nm以上のピットの個数は、1個/cm2以下となる。ピットは、KLA-Tencor社製SP-1のDICモードにて検出される。
上記実施形態の支持基板製造工程S2によれば、研磨工程S25が実行される際、多結晶シリコン層22が不純物によって浸食されることがなくなる。これにより、不純物に起因するピットの形成が抑制され、ピットに起因する貼り合わせ後のボイド欠陥の発生を抑制することができる。
なお、上記実施形態では、保護酸化膜形成工程S24において、保護酸化膜23をSC-1洗浄にて形成したが、これに限ることはない。例えば、オゾンパッシベーションを用いて保護酸化膜23を形成してもよい。
オゾンパッシベーションを用いた保護酸化膜形成工程S24では、熱処理は行なわずに、堆積された多結晶シリコン層22に常温で高濃度オゾンを暴露することにより、多結晶シリコン層22の表面に保護酸化膜23を形成する。これにより、多結晶シリコン層22上に緻密な保護酸化膜23を形成することができる。
オゾンパッシベーションを用いた保護酸化膜形成工程S24では、熱処理は行なわずに、堆積された多結晶シリコン層22に常温で高濃度オゾンを暴露することにより、多結晶シリコン層22の表面に保護酸化膜23を形成する。これにより、多結晶シリコン層22上に緻密な保護酸化膜23を形成することができる。
また、保護酸化膜形成工程S24において形成する保護酸化膜23は、保護酸化膜23の厚みを0.5nm以上、10nm以下とすることができれば、その製法は問わない。すなわち、保護酸化膜23は、自然酸化膜、熱酸化膜、堆積酸化膜などであってもよい。
次に、本発明を実施例によりさらに詳細に説明するが、本発明はこれらの例によってなんら限定されるものではない。
本発明の保護酸化膜の効果を検証するために、多結晶シリコン層を堆積後、保護酸化膜を形成することなく研磨を行った支持基板(比較例)と、保護酸化膜を形成した後、研磨を行った支持基板(実施例1、実施例2)について、研磨後のピット数を比較した。
本発明の保護酸化膜の効果を検証するために、多結晶シリコン層を堆積後、保護酸化膜を形成することなく研磨を行った支持基板(比較例)と、保護酸化膜を形成した後、研磨を行った支持基板(実施例1、実施例2)について、研磨後のピット数を比較した。
〔比較例〕
支持基板本体に多結晶シリコン層を堆積後、保護酸化膜を形成することなく研磨を行い支持基板を製造した。
〔実施例1〕
支持基板本体に多結晶シリコン層を堆積後、SC-1洗浄にて保護酸化膜を形成した後、研磨を行い支持基板を製造した。
〔実施例2〕
支持基板本体に多結晶シリコン層を堆積後、オゾンパッシベーションにて保護酸化膜を形成した後、研磨を行い支持基板を製造した。
保護酸化膜の有無、および保護酸化膜の形成方法以外の支持基板の製造方法は同一である。
支持基板本体に多結晶シリコン層を堆積後、保護酸化膜を形成することなく研磨を行い支持基板を製造した。
〔実施例1〕
支持基板本体に多結晶シリコン層を堆積後、SC-1洗浄にて保護酸化膜を形成した後、研磨を行い支持基板を製造した。
〔実施例2〕
支持基板本体に多結晶シリコン層を堆積後、オゾンパッシベーションにて保護酸化膜を形成した後、研磨を行い支持基板を製造した。
保護酸化膜の有無、および保護酸化膜の形成方法以外の支持基板の製造方法は同一である。
表1に、比較例、実施例1、および実施例2を、多結晶シリコン層上のピットの平均個数で比較した表を示す。ピットの個数は、KLA-Tencor社製SP-1のDICモードにて検出される2nm以上のピットの個数である。計測は、複数の支持基板で行い、
表1には、その平均を記した。
表1には、その平均を記した。
表1からわかるように、比較例では、ピットの平均個数が1.14個/cm2となっている。これに対し、SC-1洗浄にて保護酸化膜を形成した実施例1では、ピットの平均個数が0.39個/cm2、オゾンパッシベーションにて保護酸化膜を形成した実施例2では、ピットの個数が0.49個/cm2と、いずれも1個/cm2以下となっている。すなわち、保護酸化膜を形成することにより、貼り合わせウェーハ用の支持基板のピットの平均個数を1個/cm2以下とすることができ、これにより、貼り合わせ工程を経て製造される貼り合わせウェーハのボイド欠陥を抑制することができる。
S1…活性層用基板製造工程、S2…支持基板製造工程、S3…貼り合わせウェーハ製造工程、S21…支持基板本体用意工程、S22…酸化膜形成工程、S23…多結晶シリコン層堆積工程、S24…保護酸化膜形成工程、S25…研磨工程、S26…貼り合わせ前洗浄工程、S31…貼り合わせ工程、20…支持基板本体、21…酸化膜、22…多結晶シリコン層、23…保護酸化膜、24…支持基板、30…貼り合わせウェーハ。
Claims (1)
- 活性層用基板と支持基板とを絶縁膜を介在させて貼り合わせてなる貼り合わせウェーハ用の支持基板であって、
支持基板本体と、
前記支持基板本体上に設けられた酸化膜と、
前記酸化膜上に設けられた多結晶シリコン層と、を備え、
研磨された前記多結晶シリコン層の表面を10μm×10μmの面積領域で測定した二乗平均平方根粗さRqが0.5nm以下であり、前記多結晶シリコン層の厚みが1.5μm以上、2.0μm以下であり、前記多結晶シリコン層の表面でKLA-Tencor社製SP-1のDICモードにて検出される2nm以上のピットの個数が1個/cm2以下である貼り合わせウェーハ用の支持基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2024051515A JP2024072886A (ja) | 2020-10-26 | 2024-03-27 | 貼り合わせウェーハ用の支持基板 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020179040A JP2022070034A (ja) | 2020-10-26 | 2020-10-26 | 貼り合わせウェーハ用の支持基板の製造方法、および貼り合わせウェーハ用の支持基板 |
JP2024051515A JP2024072886A (ja) | 2020-10-26 | 2024-03-27 | 貼り合わせウェーハ用の支持基板 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020179040A Division JP2022070034A (ja) | 2020-10-26 | 2020-10-26 | 貼り合わせウェーハ用の支持基板の製造方法、および貼り合わせウェーハ用の支持基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2024072886A true JP2024072886A (ja) | 2024-05-28 |
Family
ID=81382545
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020179040A Pending JP2022070034A (ja) | 2020-10-26 | 2020-10-26 | 貼り合わせウェーハ用の支持基板の製造方法、および貼り合わせウェーハ用の支持基板 |
JP2024051515A Pending JP2024072886A (ja) | 2020-10-26 | 2024-03-27 | 貼り合わせウェーハ用の支持基板 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020179040A Pending JP2022070034A (ja) | 2020-10-26 | 2020-10-26 | 貼り合わせウェーハ用の支持基板の製造方法、および貼り合わせウェーハ用の支持基板 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20230395423A1 (ja) |
EP (1) | EP4235747A1 (ja) |
JP (2) | JP2022070034A (ja) |
KR (1) | KR20230070027A (ja) |
CN (1) | CN116868308A (ja) |
WO (1) | WO2022091831A1 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3959877B2 (ja) | 1999-01-06 | 2007-08-15 | 株式会社Sumco | 張り合わせ誘電体分離ウェーハの製造方法 |
US6559040B1 (en) * | 1999-10-20 | 2003-05-06 | Taiwan Semiconductor Manufacturing Company | Process for polishing the top surface of a polysilicon gate |
KR100541157B1 (ko) * | 2004-02-23 | 2006-01-10 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조 방법 |
US7268463B2 (en) * | 2005-07-28 | 2007-09-11 | Freescale Semiconductor, Inc. | Stress release mechanism in MEMS device and method of making same |
JP2009259855A (ja) * | 2008-04-11 | 2009-11-05 | Sony Corp | 有機半導体素子及びその製造方法 |
JP6471078B2 (ja) * | 2015-10-26 | 2019-02-13 | 日立オートモティブシステムズ株式会社 | 多結晶材表面の加工方法およびそれを用いて加工された多結晶材の接合方法 |
JP6498635B2 (ja) * | 2016-06-23 | 2019-04-10 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
-
2020
- 2020-10-26 JP JP2020179040A patent/JP2022070034A/ja active Pending
-
2021
- 2021-10-18 EP EP21885950.2A patent/EP4235747A1/en active Pending
- 2021-10-18 US US18/032,247 patent/US20230395423A1/en active Pending
- 2021-10-18 WO PCT/JP2021/038375 patent/WO2022091831A1/ja active Application Filing
- 2021-10-18 CN CN202180073159.4A patent/CN116868308A/zh active Pending
- 2021-10-18 KR KR1020237013212A patent/KR20230070027A/ko unknown
-
2024
- 2024-03-27 JP JP2024051515A patent/JP2024072886A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2022091831A1 (ja) | 2022-05-05 |
CN116868308A (zh) | 2023-10-10 |
US20230395423A1 (en) | 2023-12-07 |
KR20230070027A (ko) | 2023-05-19 |
JP2022070034A (ja) | 2022-05-12 |
EP4235747A1 (en) | 2023-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4552858B2 (ja) | 貼り合わせウェーハの製造方法 | |
KR101446517B1 (ko) | Soi 웨이퍼의 제조방법 | |
JP3900741B2 (ja) | Soiウェーハの製造方法 | |
JP2009176860A (ja) | 貼り合わせウェーハの製造方法 | |
EP2187429B1 (en) | Bonding wafer manufacturing method | |
JP2009272471A (ja) | 貼り合わせウェーハの製造方法 | |
JP2004087768A (ja) | Soiウエーハの製造方法 | |
JP2024072886A (ja) | 貼り合わせウェーハ用の支持基板 | |
US10796946B2 (en) | Method of manufacture of a semiconductor on insulator structure | |
JP2010129839A (ja) | 貼り合わせウェーハの製造方法 | |
JP2009289948A (ja) | 貼り合わせウェーハの製造方法 | |
WO2021246279A1 (ja) | 貼り合わせウェーハ用の支持基板 | |
CN112262455A (zh) | 贴合soi晶圆的制造方法及贴合soi晶圆 | |
JP5597915B2 (ja) | 貼り合わせウェーハの製造方法 | |
CN112951709B (zh) | 一种半导体衬底、电子元器件以及半导体衬底的制备方法 | |
JP2024071935A (ja) | 積層ウェーハの製造方法 | |
TW202139261A (zh) | 包含單晶SiC所製成之薄層在SiC所製成之載體基板上之複合結構的製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240327 |