JP6498635B2 - 貼り合わせｓｏｉウェーハの製造方法 - Google Patents

貼り合わせｓｏｉウェーハの製造方法 Download PDF

Info

Publication number
JP6498635B2
JP6498635B2 JP2016124475A JP2016124475A JP6498635B2 JP 6498635 B2 JP6498635 B2 JP 6498635B2 JP 2016124475 A JP2016124475 A JP 2016124475A JP 2016124475 A JP2016124475 A JP 2016124475A JP 6498635 B2 JP6498635 B2 JP 6498635B2
Authority
JP
Japan
Prior art keywords
silicon layer
polycrystalline silicon
wafer
temperature
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016124475A
Other languages
English (en)
Other versions
JP2017228686A (ja
Inventor
大士 若林
大士 若林
賢二 目黒
賢二 目黒
美保 二井谷
美保 二井谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2016124475A priority Critical patent/JP6498635B2/ja
Priority to CN201780024927.0A priority patent/CN109075028B/zh
Priority to PCT/JP2017/017481 priority patent/WO2017221563A1/ja
Priority to TW106115681A priority patent/TW201810380A/zh
Publication of JP2017228686A publication Critical patent/JP2017228686A/ja
Application granted granted Critical
Publication of JP6498635B2 publication Critical patent/JP6498635B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、貼り合わせＳＯＩウェーハの製造方法に関する。
ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ：高周波）デバイス対応のＳＯＩウェーハとして、ベースウェーハの抵抗率を高抵抗化することで対処してきた。しかしながら、さらなる高速化に対応するためにより高い周波数に対応することが必要になってきており、従来の高抵抗ウェーハの使用のみでは対処できなくなってきている。
そこで、対応策としてＳＯＩウェーハの埋め込み酸化膜層（ＢＯＸ層）直下に、発生したキャリアを消滅させる効果を持つ層（キャリアトラップ層）を加えることが提案されており、高抵抗ウェーハ中に発生したキャリアを再結合させるための高抵抗の多結晶シリコン層をベースウェーハ上に形成することが必要となってきている。
特許文献１には、ＢＯＸ層とベースウェーハの界面に、キャリアトラップ層としての多結晶シリコン層や非晶質シリコン層を形成することが記載されている。
一方、特許文献２にも、ＢＯＸ層とベースウェーハの界面に、キャリアトラップ層としての多結晶層を形成することが記載されており、さらに、多結晶シリコン層の再結晶化を防止するため、多結晶シリコン層形成後の熱処理温度を制限している。
また、特許文献３には、キャリアトラップ層としての多結晶シリコン層や非晶質シリコン層を形成することは記載されていないが、ボンドウェーハと貼り合わせる側のベースウェーハ表面の表面粗さを大きくすることによって、キャリアトラップ層と同様の効果を得ることが記載されている。
特表２００７−５０７０９３号公報 特表２０１３−５１３２３４号公報 特開２０１０−２７８１６０号公報 特開２０１５−２１１０６１号公報
しかし、ベースウェーハ表面に多結晶シリコン層を成長する際の成長温度を高温にすると、多結晶シリコン層の単結晶化が進み、キャリアトラップ層としての機能が失われ、高周波特性を劣化させる場合がある。また、多結晶シリコン層の形成温度を低くすることで多結晶シリコン層の単結晶化は抑えられるが、成長速度が下がり、生産性が悪化する問題がある。
ここで、特許文献４では、多結晶シリコン層の堆積を、１０１０℃以下の第１温度で行う第１成長と、第１温度よりも高温の第２温度で第１成長よりも厚く堆積を行うことで貼り合わせＳＯＩウェーハを製造する方法が提案されている。この製造方法は、多結晶シリコン層の単結晶化が起きることを防止でき、キャリアトラップ層としての効果を維持することができるものであった。しかしながら、堆積工程においてこのように低温堆積と高温堆積の２段階の堆積を行うと、生産性の低下が不可避であった。
本発明は、上記事情に鑑みなされたもので、高い生産性を保ちながら多結晶シリコン層の単結晶化が抑制できる貼り合わせＳＯＩウェーハの製造方法を提供することを目的とする。
上記課題を解決するために、本発明では、いずれもシリコン単結晶からなるボンドウェーハとベースウェーハとを絶縁膜を介して貼り合わせて貼り合わせＳＯＩウェーハを製造する方法であって、前記ベースウェーハの貼り合わせ面側に多結晶シリコン層を堆積する工程と、該多結晶シリコン層の表面を研磨して研磨面を得る工程と、前記ボンドウェーハの貼り合わせ面に前記絶縁膜を形成する工程と、前記絶縁膜を介して前記ベースウェーハの前記多結晶シリコン層の前記研磨面と前記ボンドウェーハとを貼り合わせる工程と、貼り合わせられた前記ボンドウェーハを薄膜化してＳＯＩ層を形成する工程とを有し、前記ベースウェーハとして抵抗率が１００Ω・ｃｍ以上のシリコン単結晶ウェーハを用い、前記多結晶シリコン層を堆積する工程は、前記ベースウェーハの前記多結晶シリコン層を堆積する表面に予め酸化膜を形成する段階をさらに含み、前記多結晶シリコン層の堆積は、１０００℃以上の所定温度まで昇温し、該所定温度において前記多結晶シリコン層の原料ガスを供給することによって行い、さらに、前記所定温度まで昇温する際においても前記多結晶シリコン層の原料ガスを供給する貼り合わせＳＯＩウェーハの製造方法を提供する。
このような貼り合わせＳＯＩウェーハの製造方法であれば、低温から高温まで昇温する昇温段階の時点から多結晶シリコン層の原料ガスを流すことで多結晶シリコン層の下地を形成し、高温で多結晶シリコン層を成長させるので、多結晶シリコン層の単結晶化の抑制と高い生産性を両立して貼り合わせＳＯＩウェーハを製造できる。
このとき、前記酸化膜を、ウェット洗浄によって形成することが好ましい。
ベースウェーハと多結晶シリコン層との間に酸化膜を介在させることでＲＦデバイスの特性に影響する可能性があるので、形成する酸化膜厚さは薄くすることが好ましく、例えば１０ｎｍ以下の厚さとすることが好ましい。このような厚さの酸化膜を形成する方法としては、ウェット洗浄が最も簡便な方法として挙げることができる。
またこのとき、前記所定温度を、１１５０℃以下とすることが好ましい。
上記昇温する所定温度が１１５０℃以下であれば、高温での堆積中に多結晶シリコン層が単結晶化する可能性を低くすることができる。
またこのとき、前記所定温度まで昇温する際における前記多結晶シリコン層の原料ガスの供給を開始する温度を、６００℃〜９８０℃の範囲内の温度とすることが好ましい。
上記の所定温度まで昇温する際における多結晶シリコン層の原料ガスの供給を開始する温度が９８０℃以下であれば、昇温中に酸化膜が消失しにくくなることから、多結晶シリコン層の単結晶化を抑制することができる。また、６００℃以上であれば、高い生産性を確保できる。
本発明の貼り合わせＳＯＩウェーハの製造方法では、ベースウェーハに多結晶シリコン層を堆積する際に、低温から高温まで昇温する昇温段階の時点から多結晶シリコン層の原料ガスを流すことで多結晶シリコン層の下地を形成し、高温で多結晶シリコン層を成長させる。これにより、多結晶シリコン層の単結晶化の抑制と高い生産性を両立して貼り合わせＳＯＩウェーハを製造できる。また、本発明の貼り合わせＳＯＩウェーハの製造方法は、多結晶シリコン層の形成に留まらず、単結晶シリコン層形成時の生産性向上にも応用できるため、汎用性が高い。
本発明の貼り合わせＳＯＩウェーハの製造方法の一例を示すフロー図である。 本発明の貼り合わせＳＯＩウェーハの製造方法の一例を示す概略図である。 実施例の多結晶シリコン層の堆積条件を示すグラフである。 比較例１の多結晶シリコン層の堆積条件を示すグラフである。 比較例２の多結晶シリコン層の堆積条件を示すグラフである。 実施例及び比較例１，２における生産性（スループット）を比較したグラフである。 実施例及び比較例１，２における多結晶シリコン層を堆積したウェーハの断面ＳＥＭ写真である。
以下、本発明について、図面を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。
上述のように、高い生産性を保ちながら多結晶シリコン層の単結晶化が抑制できる貼り合わせＳＯＩウェーハの製造方法が求められていた。
本発明者らは、上記課題について鋭意検討を重ね、多結晶シリコン層の形成時において、生産性を悪化させずに多結晶シリコン層の単結晶化の抑制が可能である貼り合わせＳＯＩウェーハの製造方法を考えた。従来の多結晶シリコン層の形成方法では、多結晶シリコン層の形成温度を低くし、所定温度まで昇温してから多結晶シリコン層の原料ガス（シリコン成長ガス）を流して多結晶シリコン層を成長することで多結晶シリコン層の単結晶化の抑制をしたが、このような方法では、多結晶シリコン層の成長速度が下がり、生産性が悪化してしまう問題があった。一方、生産性を向上させるために、多結晶シリコン層の形成温度を高温にして、多結晶シリコン層の成長速度を上げたところ、多結晶シリコン層の単結晶化が発生する問題に直面した。
そこで、本発明者らは、低温から高温まで昇温する昇温段階の時点からシリコン成長ガスを流すことで多結晶シリコン層の下地を形成し、高温で多結晶シリコン層を成長させることで、単結晶化の抑制と高い生産性を両立した多結晶シリコン層の堆積を実現できることを見出し、本発明を完成させた。
以下、図１，２を参照しながら、本発明の貼り合わせＳＯＩウェーハの製造方法の実施態様の一例を説明する。なお、以下では、貼り合わせＳＯＩウェーハの製造方法として、イオン注入剥離法を用いた製造方法を例に挙げて説明するが、本発明はこれに限定されるものではない。
まず、シリコン単結晶からなるボンドウェーハ１を準備する（図１のステップＳ１１、図２（ａ）参照）。
次に、例えば熱酸化やＣＶＤ等によって、ボンドウェーハ１の貼り合わせ面に、埋め込み絶縁膜層となる絶縁膜３（例えば、酸化膜）を形成する（図１のステップＳ１２、図２（ｂ）参照）。この場合、絶縁膜３の形成は、貼り合わせ面のみならず、ボンドウェーハの全体に形成するようにしてもよい。
次に、ボンドウェーハ１に対して絶縁膜３の上からイオン注入機により、水素イオンと希ガスイオンのうちの少なくとも一種類のガスイオンを注入して、ボンドウェーハ１内にイオン注入層４を形成する（図１のステップＳ１３、図２（ｃ）参照）。
ここで、ボンドウェーハ１の貼り合わせ面のパーティクルを除去するために、貼り合わせ前洗浄を行う（図１のステップＳ１４参照）。
一方、上記とは別に、シリコン単結晶からなるベースウェーハ２を準備する（図１のステップＳ２１、図２（ｄ）参照）。このとき、ベースウェーハ２としては、抵抗率が１００Ω・ｃｍ以上のシリコン単結晶ウェーハを用意する。
ベースウェーハ２の抵抗率は、１００Ω・ｃｍ以上であれば高周波デバイス製造用に好適に用いることができ、１０００Ω・ｃｍ以上であることがより好ましく、３０００Ω・ｃｍ以上であることが特に好ましい。抵抗率の上限は特に限定されないが、例えば、５００００Ω・ｃｍとすることができる。
次に、ベースウェーハ２上に、酸化膜（ベース酸化膜）５を形成する（図１のステップＳ２２、図２（ｅ）参照）。酸化膜５の厚さは特に限定されないが、ベースウェーハと多結晶シリコン層との間に酸化膜が介在することによってＲＦデバイスの特性に影響する可能性があるので、形成する酸化膜厚さは薄くすることが好ましく、例えば、０．３ｎｍ以上、１０ｎｍ以下の厚さとすることが好ましい。
このような厚さの酸化膜を形成する方法としては、ウェット洗浄を最も簡便な方法として挙げることができる。具体的には、ＳＣ１（ＮＨ４ＯＨとＨ２Ｏ２の混合水溶液）、ＳＣ２（ＨＣｌとＨ２Ｏ２の混合水溶液）、硫酸過水（Ｈ２ＳＯ４とＨ２Ｏ２の混合水溶液）、オゾン水等を用いた洗浄や、これらを組み合わせた洗浄を行うことにより、厚さ０．５〜３ｎｍ程度の均一な酸化膜を形成することができる。
次に、酸化膜（ベース酸化膜）５上に多結晶シリコン層６を堆積させる（図１のステップＳ２３、図２（ｆ）参照）。ここで、多結晶シリコン層の堆積は、１０００℃以上の所定温度まで昇温し、所定温度において多結晶シリコン層の原料ガスを供給することによって行い、さらに、その所定温度まで昇温する際においても多結晶シリコン層の原料ガスを供給する。
なお、本発明では、１０００℃以上の所定温度まで昇温するのは必須である。上記昇温する所定温度が１０００℃未満では、多結晶シリコン層の単結晶化は抑えられるが、成長速度が下がり、生産性が悪化する。また、上記昇温する所定温度の上限は、１１５０℃以下とすることが好ましい。上記昇温する所定温度が１１５０℃以下であれば、上記の所定温度まで昇温する際に多結晶シリコン層の原料ガスを導入することで多結晶シリコン層を薄く堆積し、上記の高温の所定温度での堆積中に酸化膜が消失しにくくなるため、多結晶シリコン層が単結晶化する可能性を低くすることができる。
また、上記の所定温度まで昇温する際における多結晶シリコン層の原料ガスの供給を開始する温度を、６００℃〜９８０℃の範囲内の温度とすることが好ましい。上記の所定温度まで昇温する際における多結晶シリコン層の原料ガスの供給を開始する温度が９８０℃以下であれば、昇温中に酸化膜が消失しにくくなることから、多結晶シリコン層の単結晶化を抑制することができる。また、６００℃以上であれば、高い生産性を確保できる。
なお、上記の所定温度まで昇温する際における多結晶シリコン層の原料ガスの供給は、その所定温度までの昇温開始と同時に開始してもよいし、その所定温度まで昇温している途中に開始してもよい。
次に、ベースウェーハ２に堆積された多結晶シリコン層６の表面を研磨して研磨面を得る（図１のステップＳ２４、図２（ｇ）参照）。
ここで、研磨された多結晶シリコン層６の表面のパーティクルを除去するために、貼り合わせ前洗浄を行う（図１のステップＳ２５参照）。
なお、ボンドウェーハに対する図１のステップＳ１１〜Ｓ１４と、ベースウェーハに対する図１のステップＳ２１〜Ｓ２５とは、いずれを先に行ってもよいし、並行して進めることもできる。
次に、多結晶シリコン層６が形成されたベースウェーハ２を、ベースウェーハ２の多結晶シリコン層６が形成された面（研磨面）とボンドウェーハ１のイオン注入された側の表面とが接するように、絶縁膜３を形成したボンドウェーハ１と密着させて貼り合わせる（図１のステップＳ３１、図２（ｈ）参照）。
次に、貼り合わせたウェーハに対して、イオン注入層４に微小気泡層を発生させる熱処理（剥離熱処理）を施し、イオン注入層４（微小気泡層）でボンドウェーハ１を剥離することにより薄膜化して、ベースウェーハ２上に絶縁膜３とＳＯＩ層７が形成された貼り合わせＳＯＩウェーハ８を作製する（図１のステップＳ３２、図２（ｉ）参照）。
その後、貼り合わせ界面の結合強度を増加させるために、貼り合わせＳＯＩウェーハ８に結合熱処理を施す（図１のステップＳ３３参照）。
上記のようにして貼り合わせＳＯＩウェーハを製造することができる。なお、貼り合わせたボンドウェーハ１の薄膜化は、イオン注入剥離法の他、研削、研磨、エッチング等又はそれらの組み合わせによって行うこともできる。
以上説明したような本発明の貼り合わせＳＯＩウェーハの製造方法であれば、高い生産性を保ちながら多結晶シリコン層の単結晶化が抑制できる。また、本発明の貼り合わせＳＯＩウェーハの製造方法は、多結晶シリコン層の形成に留まらず、単結晶シリコン層形成時の生産性向上にも応用できるため、汎用性が高い。
以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例）
図１，２で説明した貼り合わせＳＯＩウェーハの製造方法を用いて貼り合わせＳＯＩウェーハを作製した。その際、ベースウェーハとして、直径２００ｍｍ、結晶方位＜１００＞、抵抗率１３００Ω・ｃｍ、ｐ型のシリコン単結晶ウェーハを用い、ベースウェーハへの酸化膜の形成及び多結晶シリコン層の堆積は以下の条件で行った。
酸化膜形成条件
ＳＣ１＋ＳＣ２洗浄 酸化膜厚約１ｎｍ
多結晶シリコン層堆積条件（図３に示す条件）
投入温度：８５０℃
８５０℃〜１０７０℃の１段階堆積（昇温開始と同時に原料ガスを供給）
常圧
膜厚３．０μｍ（研磨後の膜厚２．０μｍ）
キャリアガス：Ｈ２ガス
原料ガス：トリクロロシランガス（ＴＣＳガス）
このとき、１０７０℃での堆積速度は３．０μｍ／分であった。
また、多結晶シリコン層の堆積にかかった時間（レシピ経過時間）を測定し、後述の比較例１を基準（１枚の多結晶シリコン層を堆積したウェーハを生産するのに必要な時間：秒／枚）として生産性（スループット）を求めた。さらに、堆積後の多結晶シリコン層の単結晶化の状況を断面ＳＥＭ観察により確認した。これらの結果を表１，図６，及び図７に示す。このようにしてベースウェーハ上に多結晶シリコン層を堆積し、さらに後続の工程を行って貼り合わせＳＯＩウェーハの作製を行った。
（比較例１）
実施例と同様にして貼り合わせＳＯＩウェーハの作製を行った。ただし、多結晶シリコン層の堆積条件は、図４に示される条件とした。即ち、昇温する際にはＴＣＳガスを供給せず、９００℃と１０７０℃の２段階の条件でＴＣＳガスを供給することによって多結晶シリコン層の堆積を行った。また、９００℃における堆積速度は０．３μｍ／分であり、１０７０℃における堆積速度は３．０μｍ／分であった。
また、実施例と同様にして、多結晶シリコン層の堆積工程におけるレシピ経過時間の測定、及び堆積後の多結晶シリコン層の単結晶化の状況確認を行った。この比較例１において、１枚の多結晶シリコン層を堆積したウェーハを生産するのに必要な時間を基準としたので、スループットは１である。これらの結果を表１，図６，及び図７に示す。
（比較例２）
実施例と同様にして貼り合わせＳＯＩウェーハの作製を行った。ただし、多結晶シリコン層の堆積条件は、図５に示される条件とした。即ち、昇温する際にはＴＣＳガスを供給せず、１０２０℃のみの１段階の条件でＴＣＳガスを供給することによって多結晶シリコン層の堆積を行った。また、堆積速度は２．２μｍ／分であった。
また、実施例と同様にして、多結晶シリコン層の堆積工程におけるレシピ経過時間の測定、比較例１を基準としたスループットの算出、及び堆積後の多結晶シリコン層の単結晶化の状況確認を行った。これらの結果を表１，図６，及び図７に示す。
表１，図６，及び図７に示されるように、本発明の貼り合わせＳＯＩウェーハの製造方法で貼り合わせＳＯＩウェーハを製造した実施例では、多結晶シリコン層を堆積したウェーハの生産性（スループット）が高く、多結晶シリコン層の単結晶化も発生しなかった。また、貼り合わせＳＯＩウェーハを作製した後においても多結晶シリコン層の単結晶化は発生せず、貼り合わせＳＯＩウェーハ製造全体の生産性も向上することが明らかになった。
一方、昇温する際に多結晶シリコン層の原料ガスを供給せずに、２段階の条件で多結晶シリコン層の堆積を行った比較例１では、多結晶シリコン層の単結晶化は発生しなかったものの、生産性は低かった。また、昇温する際に多結晶シリコン層の原料ガスを供給せずに、１段階の条件で多結晶シリコン層の堆積を行った比較例２では、生産性が低く、多結晶シリコン層の単結晶化が発生した。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１…ボンドウェーハ、 ２…ベースウェーハ、 ３…絶縁膜（酸化膜）、
４…イオン注入層、 ５…酸化膜（ベース酸化膜）、 ６…多結晶シリコン層、
７…ＳＯＩ層、 ８…貼り合わせＳＯＩウェーハ。

Claims (4)

  1. いずれもシリコン単結晶からなるボンドウェーハとベースウェーハとを絶縁膜を介して貼り合わせて貼り合わせＳＯＩウェーハを製造する方法であって、
    前記ベースウェーハの貼り合わせ面側に多結晶シリコン層を堆積する工程と、
    該多結晶シリコン層の表面を研磨して研磨面を得る工程と、
    前記ボンドウェーハの貼り合わせ面に前記絶縁膜を形成する工程と、
    前記絶縁膜を介して前記ベースウェーハの前記多結晶シリコン層の前記研磨面と前記ボンドウェーハとを貼り合わせる工程と、
    貼り合わせられた前記ボンドウェーハを薄膜化してＳＯＩ層を形成する工程とを有し、
    前記ベースウェーハとして抵抗率が１００Ω・ｃｍ以上のシリコン単結晶ウェーハを用い、
    前記多結晶シリコン層を堆積する工程は、前記ベースウェーハの前記多結晶シリコン層を堆積する表面に予め酸化膜を形成する段階をさらに含み、
    前記多結晶シリコン層の堆積は、所定温度まで昇温する際において前記多結晶シリコン層の原料ガスを供給しながら１０００℃以上の前記所定温度まで昇温し、その後、連続して前記所定温度において前記多結晶シリコン層の原料ガスを供給することによって行う
    ことを特徴とする貼り合わせＳＯＩウェーハの製造方法。
  2. 前記酸化膜を、ウェット洗浄によって形成することを特徴とする請求項１に記載の貼り合わせＳＯＩウェーハの製造方法。
  3. 前記所定温度を、１１５０℃以下とすることを特徴とする請求項１又は請求項２に記載の貼り合わせＳＯＩウェーハの製造方法。
  4. 前記所定温度まで昇温する際における前記多結晶シリコン層の原料ガスの供給を開始する温度を、６００℃〜９８０℃の範囲内の温度とすることを特徴とする請求項１から請求項３のいずれか一項に記載の貼り合わせＳＯＩウェーハの製造方法。
JP2016124475A 2016-06-23 2016-06-23 貼り合わせｓｏｉウェーハの製造方法 Active JP6498635B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016124475A JP6498635B2 (ja) 2016-06-23 2016-06-23 貼り合わせｓｏｉウェーハの製造方法
CN201780024927.0A CN109075028B (zh) 2016-06-23 2017-05-09 贴合式soi晶圆的制造方法
PCT/JP2017/017481 WO2017221563A1 (ja) 2016-06-23 2017-05-09 貼り合わせｓｏｉウェーハの製造方法
TW106115681A TW201810380A (zh) 2016-06-23 2017-05-12 貼合式soi晶圓的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016124475A JP6498635B2 (ja) 2016-06-23 2016-06-23 貼り合わせｓｏｉウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2017228686A JP2017228686A (ja) 2017-12-28
JP6498635B2 true JP6498635B2 (ja) 2019-04-10

Family

ID=60783453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016124475A Active JP6498635B2 (ja) 2016-06-23 2016-06-23 貼り合わせｓｏｉウェーハの製造方法

Country Status (4)

Country Link
JP (1) JP6498635B2 (ja)
CN (1) CN109075028B (ja)
TW (1) TW201810380A (ja)
WO (1) WO2017221563A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021190660A (ja) * 2020-06-04 2021-12-13 株式会社Sumco 貼り合わせウェーハ用の支持基板
JP2022070034A (ja) * 2020-10-26 2022-05-12 株式会社Sumco 貼り合わせウェーハ用の支持基板の製造方法、および貼り合わせウェーハ用の支持基板
JP2023157404A (ja) * 2022-04-15 2023-10-26 信越半導体株式会社 ポリシリコンウェーハの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4559010A (en) * 1984-05-01 1985-12-17 Toray Industries, Inc. Apparatus for producing oxidized filaments
US7273818B2 (en) * 2003-10-20 2007-09-25 Tokyo Electron Limited Film formation method and apparatus for semiconductor process
JP2009016393A (ja) * 2007-06-29 2009-01-22 Toshiba Corp 半導体基板、半導体装置、及び半導体基板の製造方法
JP5453780B2 (ja) * 2008-11-20 2014-03-26 三菱化学株式会社 窒化物半導体
FR2953640B1 (fr) * 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
CN102485974B (zh) * 2010-12-03 2014-10-15 天威新能源控股有限公司 一种采用cvd反应直接生长单晶硅的方法
FR2973158B1 (fr) * 2011-03-22 2014-02-28 Soitec Silicon On Insulator Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences
JP2013055231A (ja) * 2011-09-05 2013-03-21 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法
JP6100200B2 (ja) * 2014-04-24 2017-03-22 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP2015228432A (ja) * 2014-06-02 2015-12-17 信越半導体株式会社 Ｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ

Also Published As

Publication number Publication date
CN109075028A (zh) 2018-12-21
TW201810380A (zh) 2018-03-16
JP2017228686A (ja) 2017-12-28
CN109075028B (zh) 2023-08-15
WO2017221563A1 (ja) 2017-12-28

Similar Documents

Publication Publication Date Title
JP6100200B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP6118757B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP6353814B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP6498635B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP5310004B2 (ja) 貼り合わせウェーハの製造方法
JP2015060887A (ja) Ｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ
WO2016059748A1 (ja) 貼り合わせウェーハの製造方法
WO2019239763A1 (ja) 貼り合わせｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ
WO2012086122A1 (ja) Ｓｏｉウェーハの製造方法
JP2009289948A (ja) 貼り合わせウェーハの製造方法
JP2018137278A (ja) 貼り合わせｓｏｉウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190313

R150 Certificate of patent or registration of utility model

Ref document number: 6498635

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250