JP2009016393A - 半導体基板、半導体装置、及び半導体基板の製造方法 - Google Patents
半導体基板、半導体装置、及び半導体基板の製造方法 Download PDFInfo
- Publication number
- JP2009016393A JP2009016393A JP2007173243A JP2007173243A JP2009016393A JP 2009016393 A JP2009016393 A JP 2009016393A JP 2007173243 A JP2007173243 A JP 2007173243A JP 2007173243 A JP2007173243 A JP 2007173243A JP 2009016393 A JP2009016393 A JP 2009016393A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor substrate
- silicon
- film
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 133
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 49
- 150000004767 nitrides Chemical class 0.000 claims abstract description 12
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 13
- 229910052799 carbon Inorganic materials 0.000 claims description 13
- 238000005121 nitriding Methods 0.000 claims description 4
- 238000010000 carbonizing Methods 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 abstract description 8
- 239000010408 film Substances 0.000 description 101
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 58
- 229910052710 silicon Inorganic materials 0.000 description 58
- 239000010703 silicon Substances 0.000 description 56
- 229910052581 Si3N4 Inorganic materials 0.000 description 23
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 23
- 238000000034 method Methods 0.000 description 22
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 20
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 19
- 239000013078 crystal Substances 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 230000007547 defect Effects 0.000 description 13
- 230000008569 process Effects 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- 229910052732 germanium Inorganic materials 0.000 description 12
- 229910052757 nitrogen Inorganic materials 0.000 description 10
- 238000000137 annealing Methods 0.000 description 8
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 7
- 229910010271 silicon carbide Inorganic materials 0.000 description 7
- 125000004429 atom Chemical group 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 239000000470 constituent Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000000348 solid-phase epitaxy Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000001953 recrystallisation Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000005280 amorphization Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- VGGSQFUCUMXWEO-UHFFFAOYSA-N Ethene Chemical compound C=C VGGSQFUCUMXWEO-UHFFFAOYSA-N 0.000 description 1
- 239000005977 Ethylene Substances 0.000 description 1
- 229910020286 SiOxNy Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910000078 germane Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000001247 metal acetylides Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- -1 silicon nitrides Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】LSI製造工程における種々の加熱工程においても良質な結晶状態を維持することが可能な半導体基板を提供すること。
【解決手段】半導体基板は、複数の半導体基板(10,12)同士を互いに張り合わせて形成した半導体基板であって、張り合わせ界面に、窒化膜或いは酸窒化膜(11)が形成されている。
【選択図】図3
【解決手段】半導体基板は、複数の半導体基板(10,12)同士を互いに張り合わせて形成した半導体基板であって、張り合わせ界面に、窒化膜或いは酸窒化膜(11)が形成されている。
【選択図】図3
Description
本発明は、直接張り合わせ基板による半導体装置及びその製造方法に関し、特に、張り合わせ界面の制御、安定性に関するものである。
直接張り合わせによる異なる面方位(結晶方位)を有する基板(Direct Silicon Bond、以下DSB)をもちいた半導体装置は、Silicon On Insulator(以下、SOI)の構造をもたない、Hybrid−Orientation−Technology(以下、HOT)が可能な構造である(例えば、特許文献1参照。)。
DSBにおいては、SOIのように、埋め込み酸化膜(BOX:Buried OXide)を持たないために、異なる面方位を持つSiを張り合わせている界面には、理想的には、シリコン以外は存在しない。
従来の一般的なDSBの製法においては、張り合わせによるSOIと同様に、特定の面方位、例えば(100)基板の表面上に、それとは異なる面方位、例えば(110)基板の表面を対向するように張り合わせる。ここで、(100)基板はBOXを持たないため、(100)基板のシリコン表面に直接、(110)基板の表面を密着させることになる。
その後、(110)Si基板の表面付近、数10nmから数100nmの上層だけ引き剥がして残すことで、(100)Siの基体上に、薄い(110)の膜を載せた状態のDSBができあがる。
このDSBによる基板を用いて、HOTの構造を有する半導体装置を製造する工程について以下に説明する。
この場合、下地のベース基板に(100)基板を用いているため、適当なマスク材で覆うように加工した後に、PFETを製造する予定の領域を残して、NFETを製造する予定の領域を開口する。
この上から、イオン注入機を用いてSi、GeなどIV族や、Arなど不活性ガスのイオンをNFETを製造する予定の領域に注入する。基板表面の(110)膜とその下に位置する(100)基板の上面の一部が非晶質化するようなエネルギーとドーズ量を用いてイオン注入することによって、この領域の表面から(100)基板の上面の一部までを非晶質化する。
このあと、600℃以上温度でのアニールを加えることで、固相エピタキシー(SPE:Solid Phase Epitaxy)によって非晶質化した部分が再結晶化する。その際、再結晶化の情報を下の(100)基板から得るために、いったん非晶質化して、再結晶化した部分は、基板表面まで(100)の面方位をもつことになる。
以上の工程により、PFET領域に(110)、NFET領域に(100)とそれぞれ異なる面方位をもつHOT構造が形成できる。これにより、PFET及びNFETが形成される領域にそれぞれ適した基板の面方位を持たせることで、それぞれのキャリア移動度を向上させて、MOSFETの電流を増加してLSIを高速化することができる。
しかし、このNFET領域における非晶質状態から回復した界面には、イオン注入で破壊されたダメージがまだ残っており、きれいに回復しきれていない結晶欠陥が生じている。この結晶欠陥を回復するには、1000℃以上の高温での加熱が必要となる。この加熱の際に、PFET領域の下、すなわち、(110)/(100)の界面で、シリコン=シリコン同士の接触から一方の面方位が他方の面方位を崩して、結晶欠陥を生じさせるという問題がある。
特開2005−136410号公報
本発明は、LSI製造工程における種々の加熱工程においても良質な結晶状態を維持することが可能な半導体基板、半導体装置、及び半導体基板の製造方法を提供する。
この発明の第1の態様に係る半導体基板は、複数の半導体基板同士を互いに張り合わせて形成した半導体基板であって、張り合わせ界面に、窒化膜或いは酸窒化膜が形成されている。
この発明の第2の態様に係る半導体基板は、複数の半導体基板同士を互いに張り合わせて形成した半導体基板であって、張り合わせ界面に、炭化膜或いは炭素を含んだ酸化膜が形成されている。
この発明の第3の態様に係る半導体装置は、半導体基板の主表面上に、窒化膜、酸窒化膜、炭化膜、或いは炭素を含んだ酸化膜を挟んで前記半導体基板とは面方位の異なる第1の半導体層が形成されており、前記半導体基板の主表面上の前記第1の半導体層が形成されていない部分の上に、前記半導体基板と面方位が同一の第2の半導体層が形成されており、前記第1の半導体層の上に形成された第1導電型のFETと、前記第2の半導体層の上に形成された第2導電型のFETとを具備する。
この発明の第4の態様に係る半導体基板の製造方法は、半導体基板の主表面を、窒化処理或いは炭化処理する第1の工程と、第1の工程の後に、前記主表面を介して別の半導体基板を張り合わせる第2の工程とを含む。
本発明によれば、LSI製造工程における種々の加熱工程においても良質な結晶状態を維持することが可能な半導体基板、半導体装置、及び半導体基板の製造方法を提供できる。
以下、図面を参照して本発明の実施形態について詳細に説明する。図面において、対応する部分には対応する符号を付し、同一又は類似の部分には同一又は類似の符号で示している。
(第1の実施形態)
本発明の第1の実施形態に係る半導体基板の製造方法を図1乃至図7を用いて説明する。本実施形態においては、張り合わせて形成した半導体基板の張り合わせ界面に、窒化膜或いは酸窒化膜を形成する。
本発明の第1の実施形態に係る半導体基板の製造方法を図1乃至図7を用いて説明する。本実施形態においては、張り合わせて形成した半導体基板の張り合わせ界面に、窒化膜或いは酸窒化膜を形成する。
まず、図1に示すように、ベース基板となる、シリコン(100)基板10の表面にシリコン窒化膜或いはシリコン酸窒化膜11を形成する。
たとえば、NH3雰囲気にて温度650℃、圧力10Torrくらいの状態に30分程度、シリコン基板10をさらすことで、シリコン基板10の表面の自然酸化膜(図示せず)を窒化処理する。これにより、1×1014atoms/cm2以上、例えば1×1015atoms/cm2の面密度の窒素を含んだシリコン窒化膜或いはシリコン酸窒化膜11を形成することができる。
ここで、シリコン窒化膜或いはシリコン酸窒化膜11として、純粋なリコン窒化膜が形成されるかどうか、或いは上記自然酸化膜の上にできるか下にできるかは製造方法に依存する。
窒化で用いる窒化材、例えばNH3は、自然酸化膜の表面を窒化するだけでなく、殆どは自然酸化膜をすり抜けてシリコン基板10との界面に到達して、シリコン基板10の界面のSiと反応してSiNをつくる。従って、自然酸化膜の下、即ちシリコン基板10の表面に殆どのシリコン窒化膜が形成される。
この時に、反応性の高いNH3プラズマ等を用いると、自然酸化膜の酸素を窒素で置換するような、膜を改質するような窒化が行われる。
さらに、CVD(Chemical Vapor Deposition)、ALD(Atomic Layer Deposition)などの堆積法を用いた場合は、自然酸化膜の上にリコン窒化膜が形成される。
ただし、本実施形態においては、リコン窒化膜が自然酸化膜の上或いは下に形成されても、または、自然酸化膜の中に窒素が入って、いわゆるSiOxNyをつくったとしても、いずれの場合でもかまわない。
以上のようにして形成されたシリコン窒化膜或いはシリコン酸窒化膜11の膜厚は厚くても2nm程度である。
このベース基板10のシリコン窒化膜或いはシリコン酸窒化膜11が形成された表面上に、図2に示すようにベース基板10とは異なる面方位を有するシリコン基板、例えば(110)基板12を表面が対向するように張り合わせる。この張り合わせは、張り合わせSOIの形成で行われる熱圧着等を用いてよい。
その後、(110)基板12を引き剥がすことにより、(110)基板12の張り合わせ面の表面付近、数10nmから数100nmの層だけ残すことで、(100)基板10の上に、シリコン窒化膜或いはシリコン酸窒化膜11を介して薄い(110)の膜12を載せた状態のDSBができあがる(図3)。以上のようにして形成されたDSBの(110)/(100)の界面には、シリコン窒化膜或いはシリコン酸窒化膜11が形成されている。
張り合わせ後に行われるこの引き剥がし(図示せず)は、張り合わせ前に(110)基板12の張り合わせ面から数10nmから数100nmの部分に水素原子を予め打ち込んでおいて、(110)基板12の張り合わせ面から数10nmから数100nmの部分に結合強度を弱めた「切れ目」を形成することにより可能となる。図3では、簡単のため引き剥がし工程は示していない。
図3に示したDSBによる基板を用いて、HOTの構造を有する半導体装置を製造する工程について以下に説明する。
この場合、下地のベース基板に(100)基板10を用いているため、適当なマスク材13(例えば、CVDによるシリコン酸化膜、シリコン窒化膜などの薄膜や、フォトレジスト膜)で覆うように加工した後に、PFETを製造する予定の領域を残して、NFETを製造する予定の領域を開口する。
この上から、図4に示すように、イオン注入機を用いてSi、GeなどIV族や、Arなど不活性ガスのイオンをNFETを製造する予定の領域に注入する。基板表面の(110)膜12とその下に位置する(100)基板10の上面の一部が非晶質化するようなエネルギーとドーズ量を用いてイオン注入を実行する。これによって、この領域の表面から(100)基板10の上面の一部までが非晶質化されて、アモルファスシリコン層14が形成される。
このあと、600℃以上温度でのアニールを加えることで、図5に示すように固相エピタキシーによって非晶質化した部分14が再結晶化する。その際、再結晶化の情報を下の(100)基板10から得るために、いったん非晶質化して再結晶化した部分15は、基板表面まで(100)の面方位をもつことになる。
以上の工程により、PFETの形成予定領域に(110)膜12(第1の半導体層)、NFETの形成予定領域に面方位(100)の再結晶化した部分15(第2の半導体層)と、それぞれ異なる面方位をもつHOT構造が形成できる。
上記したイオン注入によって破壊されたダメージは、固相エピタキシーによってNFET領域を非晶質状態から再結晶化により回復した後も、結晶欠陥として依然として残っている。そこで、図6に示すように、この結晶欠陥を回復するために、1000℃以上の高温でのアニールが必要となる。
即ち、シリコン基板同士を重ね合わせたときには、必然的に生じていた自然酸化膜たるシリコン酸化膜が異なるシリコン基板の間の防護壁として機能していた。しかし、アニール温度が高まるにつれてこのシリコン酸化膜が凝縮し、その表面張力からボール状になってしまう。このため、シリコン=シリコン同士の接触を最終的には防ぎ得ず、結晶欠陥を発生させてしまう。
従来のDSBの一般的な製法で形成した張り合わせ基板の(110)/(100)界面には、張り合わせ前から自然酸化膜として形成されていた膜厚数nmのシリコン酸化物のみが存在していた。この自然酸化膜に比べて、本実施形態において形成するシリコン窒化膜或いはシリコン酸窒化膜11は耐熱性が高く、高温工程においても破断することがない。
従って、自然酸化膜のようにアニールによって凝集してしまい、(110)/(100)界面における自然酸化膜の裂け目における異方向のシリコン同士の接触から結晶欠陥を派生させることなく、PFET及びNFETが形成される予定の領域それぞれに、良好な状態のシリコン基板を維持することができる。即ち、本実施形態における半導体基板の製造方法は、このような結晶欠陥を防ぐ構造をもつ張り合わせ基板を提供することができる。
この後、図7に示すように、通常のプロセスによりSTI16を形成して、(110)膜12の上にPFET(第1導電型のFET)、(100)の面方位をもって再結晶化した部分15の上にNFET(第2導電型のFET)をそれぞれ形成する。PFETのキャリアであるホールは(110)基板で移動度が高く、NFETのキャリアである電子は(100)基板で移動度が高いことが知られている。従って、PFET及びNFETが形成される領域にそれぞれ適した基板の面方位を持たせることで、それぞれのキャリア移動度を向上させて、MOSFETの電流を増加してLSIを高速化することができる。
また、通常のLSI製造工程における熱工程としては、上述したHOT構造の欠陥を除去するアニール工程だけに限らず、STIの埋め込み材に用いられたシリコン酸化膜のストレス緩和や、ソース、ドレインに注入された不純物を高活性にするための活性化アニールなど多数の熱工程が存在する。
本実施形態において形成する窒素を含む界面は、以上のような工程においても耐熱性の良さから膜の破断を防ぎ、良好な結晶状態を維持できる。なお、界面に形成されるシリコン酸窒化膜中の窒素の割合は2〜3%程度存在すれば十分効果が得られる。しかし、窒化量が多くなって窒素濃度が高くなり過ぎたり、酸窒化膜の膜厚が厚くなり過ぎるとシリコン基板同士の直接接合にはならず、電気的にも絶縁してしまう。ただし、1×1014〜1×1015atoms/cm2程度であれば、電気的な導通は維持できる。耐熱性と電気的な伝導性とは相反する関係にあり、酸窒化膜中の酸素濃度が一定であれば、窒素濃度を増すほど耐熱性は増すが、伝導性は低下する。
以上説明したように、本実施形態に係る半導体基板の製造方法を用いることによって、LSI製造工程における種々の加熱工程においても良質な結晶状態を維持することが可能な半導体基板を提供することができる。その結果、接合不良などの欠陥の少ない半導体装置を提供することが可能となる。さらに、窒素を含む酸化膜層によって耐熱性の高い界面が形成されていることにより、熱工程による破断を防ぐことが可能となり、半導体装置を製造する時の最高温度などの制約を緩めることができるという利点も得られる。
(第2の実施形態)
本発明の第2の実施形態に係る半導体基板の製造方法を図8を用いて説明する。本実施形態においては、張り合わせて形成した半導体基板の張り合わせ界面に、炭化膜或いは炭素を含んだ酸化膜を形成する。
本発明の第2の実施形態に係る半導体基板の製造方法を図8を用いて説明する。本実施形態においては、張り合わせて形成した半導体基板の張り合わせ界面に、炭化膜或いは炭素を含んだ酸化膜を形成する。
まず、図8に示すように、ベース基板となる、シリコン(100)基板10の表面にシリコン炭化膜或いは炭素を含んだシリコン酸化膜18を形成する。
たとえば、エチレン(C2H4)雰囲気にて温度900℃以上、圧力10Torrくらいの状態に30分程度、シリコン基板10をさらすことで、表面の自然酸化膜を炭化処理する。これにより、1×1014〜1×1015atoms/cm2の面密度のシリコン炭化膜或いは炭素を含んだシリコン酸化膜18を形成することができる。
ここで、シリコン炭化膜或いは炭素を含んだシリコン酸化膜18として、純粋なリコン炭化膜が形成されるかどうか、或いは上記自然酸化膜の上にできるか下にできるかは第1の実施形態におけるシリコン窒化膜の形成と同様、製造方法に依存する。
以上のようにして形成されたシリコン炭化膜或いは炭素を含んだシリコン酸化膜18の膜厚は厚くても2nm程度である。
この後の工程は第1の実施形態と同様である。
シリコン炭化膜はシリコン窒化膜比べてさらに耐熱性がよく、また伝導性も優れている。従って、面密度1×1014atoms/cm2以上の炭素を含んだ、シリコン炭化膜或いは炭素を含んだシリコン酸化膜の薄膜をもちいることにより、耐熱性をさらに向上し、伝導性もたかく維持することができる。
上記したように、本願発明の実施形態においては、直接張り合わせ半導体基板において、張り合わせ界面に、窒素や、カーボンを含ませることによって、界面に、シリコン酸化物だけでなく、融点の高いシリコン窒化物、炭化物を混在させる。これにより、界面の耐熱性を高め、高温熱処理をおこなっても、異なる面方位を併せ持つ直接張り合わせ基板構造を維持することができる。
なお、上記第1及び第2の実施形態においては、シリコン基板にそれとは面方位の異なるシリコン基板を張り合わせる場合を例にとって説明したが、シリコン基板に面方位は必ずしも異ならないゲルマニウム(Ge)基板を張り合わせた場合においても、同様な効果が得られる。
即ち、シリコンとゲルマニウムとでは格子定数が異なっているので、仮に面方位が同じだとしても、従来の一般的なDSBの製法で張り合わせた場合には、加熱工程における結晶欠陥の問題が同様に発生する。それに対して、本実施形態のように、張り合わせ界面に、窒化膜、酸窒化膜、炭化膜、或いは炭素を含んだ酸化膜を形成することは有効である。
(第3の実施形態)
本発明の第3の実施形態に係る半導体基板の製造方法を図9乃至図12を用いて説明する。本実施形態においては、シリコン(100)基板の上に、ゲルマニウム(100)基板を張り合わせ、その上にシリコン(110)基板をさらに張り合わせる。
本発明の第3の実施形態に係る半導体基板の製造方法を図9乃至図12を用いて説明する。本実施形態においては、シリコン(100)基板の上に、ゲルマニウム(100)基板を張り合わせ、その上にシリコン(110)基板をさらに張り合わせる。
まず、図9に示すように、ベース基板となる、シリコン(100)基板10の表面にシリコン窒化膜或いはシリコン酸窒化膜11を形成する。
たとえば、NH3雰囲気にて温度650℃、圧力10Torrくらいの状態に30分程度、シリコン基板10をさらすことで、シリコン基板10の表面の自然酸化膜(図示せず)を窒化処理する。これにより、例えば1×1015atoms/cm2の面密度の窒素を含んだシリコン窒化膜或いはシリコン酸窒化膜11を形成することができる。
次に、図10に示すようにこの基体の上にゲルマニウム(100)基板20を貼り付け、ゲルマニウム層20の膜厚を所望の厚さ、たとえば300nmの厚さにする。さらに図11に示すように、ゲルマニウム層20の表面に、シリコン窒化膜(SiN)の薄膜21を1nmの厚みだけALD(Atomic Layer Deposition)法で堆積する。
その上に、図12に示すように、シリコン(110)基板22をさらに貼り付けて、所望の厚さ、たとえば100nmに加工する。
以上の工程を経て形成されたDSBのSi(100)/厚さ300nmのGe(100)/厚さ100nmのSi(110)のそれぞれの界面には、熱窒化によるシリコン窒化膜或いはシリコン酸窒化膜11、ALDよる堆積シリコン窒化膜21を配置することができる。
シリコン酸化物に比べて、それらのシリコン窒化物は耐熱性が高く、高温工程においても破断することがない。従って、Ge(100)/Si(100)界面で異方向の面方位をもつシリコン、ゲルマンの接触から結晶欠陥を派生することなく、PFET及びNFETが形成される領域それぞれに、良好な状態のシリコン基板を維持することができる。
また、Ge層20からSi層10、22へのGeの拡散を、また、両側のSi層10、22からGe層20へのSiの拡散を防ぐことができ、熱工程によって、SiとGeが混じりあうことを防ぐことができる。
さらに、このような構造をもつDSBウエハーの表面のシリコン(110)層22をPAI(pre-amorphization implantation:プリアモルファス化注入)によってアモルファス化して、再結晶化させる。これにより、PAIを施した領域にのみ、(100)面方位のSiを配置できるだけでなく、そのSiと下地のGeとの格子間距離の差から、結晶を歪ませた、いわゆる歪みシリコンの形成が可能となる。その領域をMOSFETのチャネル領域として用いることで、キャリア移動度を向上させてMOSFETの性能を向上させることができる。
また、通常のLSI製造工程における熱工程としては、上述したHOT構造の欠陥を除去するアニール工程だけに限らず、他にも多数の熱工程が存在する。本実施形態において形成する窒素を含む界面は、これらの工程においても耐熱性の良さから膜の破断を防いで良好な結晶状態を維持することができる。
また、Ge層の形成方法としては、ベース基板となるシリコン(100)基板10の上に、上述のような、張り合わせではなくエピタキシャル(Epitaxial)成長にてGe層を形成することも可能である。ゲルマニウム層をシリコンにエピタキシャル成長させる場合は、シリコンとゲルマニウムの結晶格子の大きさによるミスマッチを解消するために、その中間の格子定数をもつSiGe、バッファ層としてエピタキシャル成長して、その上にゲルマニウム層をエピタキシャル成長させることが好ましい。
この場合は、シリコン(100)基板10とエピタキシャル層たるバッファになる中間のSiGe層およびGe層20との界面にシリコン窒化膜或いはシリコン酸窒化膜を配置することはできないが、Ge層20とシリコン(110)基板22を張り合わせる界面には、上述した方法でシリコン窒化膜を配置することができる。
なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。更に、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
10…シリコン(100)基板、11…シリコン窒化膜或いはシリコン酸窒化膜、
12、22…シリコン(110)基板、13…マスク材、14…アモルファスシリコン層、
15…再結晶化した部分、16…STI、
18…シリコン炭化膜或いは炭素を含んだシリコン酸化膜、
20…ゲルマニウム(100)基板、21…シリコン窒化膜。
12、22…シリコン(110)基板、13…マスク材、14…アモルファスシリコン層、
15…再結晶化した部分、16…STI、
18…シリコン炭化膜或いは炭素を含んだシリコン酸化膜、
20…ゲルマニウム(100)基板、21…シリコン窒化膜。
Claims (5)
- 複数の半導体基板同士を互いに張り合わせて形成した半導体基板であって、
張り合わせ界面に、窒化膜或いは酸窒化膜が形成されている
ことを特徴とする半導体基板。 - 複数の半導体基板同士を互いに張り合わせて形成した半導体基板であって、
張り合わせ界面に、炭化膜或いは炭素を含んだ酸化膜が形成されている
ことを特徴とする半導体基板。 - 前記界面を介して接している2つの前記半導体基板の面方位が異なっている
ことを特徴とする請求項1又は2に記載の半導体基板。 - 半導体基板の主表面上に、窒化膜、酸窒化膜、炭化膜、或いは炭素を含んだ酸化膜を挟んで前記半導体基板とは面方位の異なる第1の半導体層が形成されており、
前記半導体基板の主表面上の前記第1の半導体層が形成されていない部分の上に、前記半導体基板と面方位が同一の第2の半導体層が形成されており、
前記第1の半導体層の上に形成された第1導電型のFETと、
前記第2の半導体層の上に形成された第2導電型のFETと
を具備することを特徴とする半導体装置。 - 半導体基板の主表面を、窒化処理或いは炭化処理する第1の工程と、
第1の工程の後に、前記主表面を介して別の半導体基板を張り合わせる第2の工程と
を含むことを特徴とした半導体基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007173243A JP2009016393A (ja) | 2007-06-29 | 2007-06-29 | 半導体基板、半導体装置、及び半導体基板の製造方法 |
US12/146,672 US20090014755A1 (en) | 2007-06-29 | 2008-06-26 | Direct bond substrate of improved bonded interface heat resistance |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007173243A JP2009016393A (ja) | 2007-06-29 | 2007-06-29 | 半導体基板、半導体装置、及び半導体基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009016393A true JP2009016393A (ja) | 2009-01-22 |
Family
ID=40252348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007173243A Pending JP2009016393A (ja) | 2007-06-29 | 2007-06-29 | 半導体基板、半導体装置、及び半導体基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090014755A1 (ja) |
JP (1) | JP2009016393A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017221563A1 (ja) * | 2016-06-23 | 2017-12-28 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9461169B2 (en) * | 2010-05-28 | 2016-10-04 | Globalfoundries Inc. | Device and method for fabricating thin semiconductor channel and buried strain memorization layer |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030134486A1 (en) * | 2002-01-16 | 2003-07-17 | Zhongze Wang | Semiconductor-on-insulator comprising integrated circuitry |
US7109092B2 (en) * | 2003-05-19 | 2006-09-19 | Ziptronix, Inc. | Method of room temperature covalent bonding |
US7420226B2 (en) * | 2005-06-17 | 2008-09-02 | Northrop Grumman Corporation | Method for integrating silicon CMOS and AlGaN/GaN wideband amplifiers on engineered substrates |
DE102006041003B4 (de) * | 2006-08-31 | 2017-08-24 | Advanced Micro Devices, Inc. | Verfahren zur Bestimmung einer Orientierung eines Kristallgitters eines ersten Substrats relativ zu einem Kristallgitter eines zweiten Substrats |
US7608522B2 (en) * | 2007-03-11 | 2009-10-27 | United Microelectronics Corp. | Method for fabricating a hybrid orientation substrate |
-
2007
- 2007-06-29 JP JP2007173243A patent/JP2009016393A/ja active Pending
-
2008
- 2008-06-26 US US12/146,672 patent/US20090014755A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017221563A1 (ja) * | 2016-06-23 | 2017-12-28 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20090014755A1 (en) | 2009-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4678877B2 (ja) | Si:C−OIおよびSGOI上のシリコン・デバイスならびに製造方法 | |
JP4582487B2 (ja) | SiGeオンインシュレータ基板材料 | |
US7759228B2 (en) | Semiconductor device and method of manufacturing the same | |
US7528056B2 (en) | Low-cost strained SOI substrate for high-performance CMOS technology | |
US7084051B2 (en) | Manufacturing method for semiconductor substrate and manufacturing method for semiconductor device | |
JP3970011B2 (ja) | 半導体装置及びその製造方法 | |
US7915148B2 (en) | Method of producing a tensioned layer on a substrate | |
TWI225283B (en) | Strained semiconductor on insulator substrate and method of forming the same | |
US7897444B2 (en) | Strained semiconductor-on-insulator (sSOI) by a simox method | |
US20070042572A1 (en) | Deposition of silicon germanium on silicon-on-insulator structures and bulk substrates | |
JP3927165B2 (ja) | 半導体装置 | |
US20030003679A1 (en) | Creation of high mobility channels in thin-body SOI devices | |
US20090170295A1 (en) | MANUFACTURING METHOD FOR A SEMI-CONDUCTOR ON INSULATOR SUBSTRATE COMPRISING A LOCALISED Ge ENRICHED STEP | |
KR20070059157A (ko) | 반도체 웨이퍼의 제조방법 | |
JP3875040B2 (ja) | 半導体基板及びその製造方法ならびに半導体装置及びその製造方法 | |
JP2003249641A (ja) | 半導体基板、その製造方法及び半導体装置 | |
JP2007515790A (ja) | MOSFET構造体内に歪みSiチャネルを形成する方法 | |
JP2009016393A (ja) | 半導体基板、半導体装置、及び半導体基板の製造方法 | |
JP2003078116A (ja) | 半導体部材の製造方法及び半導体装置の製造方法 | |
JP3901957B2 (ja) | 半導体基板の製造方法及びその方法により製造された半導体装置 | |
US20090108412A1 (en) | Semiconductor substrate and method for manufacturing a semiconductor substrate | |
JP4603845B2 (ja) | 半導体装置の製造方法 | |
JP2005109464A (ja) | 貼り合せウェーハの製造方法および貼り合わせウェーハ | |
JP2007329392A (ja) | Sos基板及びsosデバイスの製造方法 | |
JP2009105129A (ja) | 半導体基板、及びその製造方法 |