JP2013055231A - エピタキシャルウェーハの製造方法 - Google Patents
エピタキシャルウェーハの製造方法 Download PDFInfo
- Publication number
- JP2013055231A JP2013055231A JP2011192598A JP2011192598A JP2013055231A JP 2013055231 A JP2013055231 A JP 2013055231A JP 2011192598 A JP2011192598 A JP 2011192598A JP 2011192598 A JP2011192598 A JP 2011192598A JP 2013055231 A JP2013055231 A JP 2013055231A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- etching
- epitaxial
- single crystal
- epitaxial wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
Abstract
【課題】 本発明は、エピタキシャル成長工程前のエッチング工程においてエッチング量の面内均一性を改善することのできるエピタキシャルウェーハの製造方法を提供することを目的とする。
【解決手段】 シリコン単結晶基板の表面をエッチングするエッチング工程後、前記シリコン単結晶基板の表面に原料ガスを用いてエピタキシャル層を気相成長させるエピタキシャル成長工程を行うエピタキシャルウェーハの製造方法であって、前記エッチング工程において、エッチングガスとキャリアガスに前記原料ガスを含めたガスで前記シリコン単結晶基板の表面をエッチングすることを特徴とするエピタキシャルウェーハの製造方法。
【選択図】 図1
【解決手段】 シリコン単結晶基板の表面をエッチングするエッチング工程後、前記シリコン単結晶基板の表面に原料ガスを用いてエピタキシャル層を気相成長させるエピタキシャル成長工程を行うエピタキシャルウェーハの製造方法であって、前記エッチング工程において、エッチングガスとキャリアガスに前記原料ガスを含めたガスで前記シリコン単結晶基板の表面をエッチングすることを特徴とするエピタキシャルウェーハの製造方法。
【選択図】 図1
Description
本発明は、シリコン単結晶基板の表面にエピタキシャル層が形成されたエピタキシャルウェーハの製造方法に関する。
気相成長を用いてシリコン単結晶基板にエピタキシャル層を成膜した「エピタキシャルウェーハ」は、大規模集積回路やパワーMOSFET、IGBT等のシリコン半導体デバイス素材として、広く用いられている。
エピタキシャルウェーハの一般的な製造方法は、例えば以下の通りである。すなわち、シリコン単結晶基板を気相成長装置の反応容器内に載置し、水素ガスを流した状態で、1100℃〜1200℃まで反応容器内を昇温する(昇温工程)。反応容器内の温度が1100℃以上になると、基板表面に形成されている自然酸化膜(SiO2:Silicon Dioxide)が除去される。
次に、図2に示すように、HClガスをエッチングガス、H2ガスをキャリアガスとして反応容器内に導入しシリコン単結晶基板表面を僅かにエッチングする(エッチング工程)。これは有機物や金属汚染、表層の加工ダメージなどを除去することが目的である。
この後、トリクロロシラン(SiHCl3:Trichlorosilane)等のシリコン原料ガス、ジボラン(B2H6:Diborane)あるいはホスフィン(PH3:Phosphine)等のドーパントガスを水素ガスとともに反応容器内に供給する。こうしてシリコン単結晶基板の主表面にエピタキシャル層を気相成長させる(エピタキシャル成長工程)。
このようにしてエピタキシャル層を気相成長させた後に、原料ガスおよびドーパントガスの供給を停止し、水素雰囲気に保持したまま反応容器内の温度を降温させる(冷却工程)。
ところで、エピタキシャルウェーハの重要な品質パラメータとして、フラットネスが上げられる。これは、シリコン単結晶基板とエピタキシャル層とのトータルでの厚み均一性に関係しており、デバイス製造工程でのパターン露光不良に影響を及ぼす。
エピタキシャルウェーハの製造においてフラットネスに影響を与える工程は、前述の「エッチング工程」と「エピタキシャル成長工程」である。
従来、エピタキシャル成長工程でのエピタキシャル層の膜厚均一性に対しては、様々な技術が考えられてきたが、エッチング工程でのエッチング量の均一性についてはほとんど検討されることが無かった。しかしながら、エッチング量の均一性がフラットネスに影響を与えることが問題となっていた(特許文献1)。
また、特許文献2に記載される近年裏面照射型CMOSイメージセンサー向けなどに用いられるSOI基板を使ったエピタキシャルウェーハの場合、エピタキシャル層を成膜するSOI基板の薄膜層が薄い為、エッチング工程でのエッチング量の均一性が非常に重要となる。
本発明は上記問題点に鑑みてなされたものであり、エピタキシャル成長工程前のエッチング工程においてエッチング量の面内均一性を改善することのできるエピタキシャルウェーハの製造方法を提供することを目的とする。
本発明は、上記課題を解決するためになされたものであって、シリコン単結晶基板の表面をエッチングするエッチング工程後、前記シリコン単結晶基板の表面に原料ガスを用いてエピタキシャル層を気相成長させるエピタキシャル成長工程を行うエピタキシャルウェーハの製造方法であって、
前記エッチング工程において、エッチングガスとキャリアガスに前記原料ガスを含めたガスで前記シリコン単結晶基板の表面をエッチングすることを特徴とするエピタキシャルウェーハの製造方法を提供する。
前記エッチング工程において、エッチングガスとキャリアガスに前記原料ガスを含めたガスで前記シリコン単結晶基板の表面をエッチングすることを特徴とするエピタキシャルウェーハの製造方法を提供する。
エッチング工程においてこのようなガスを用いることで、シリコン単結晶基板のガスの上流側でのエッチング量を抑えることができ、上流側と下流側でのエッチング量の差によるエッチング量の不均一を抑えることができる。これにより、エッチング工程においてエッチング量の面内均一性を改善し、製造されるエピタキシャルウエーハのフラットネスを向上することのできるエピタキシャルウェーハの製造方法となる。
また、前記エッチング工程において、エッチングガスとキャリアガスに原料ガスを0.1体積%以上10体積%以下含めたガスを用いることが好ましい。
原料ガスが0.1体積%以上もあれば、シリコン単結晶基板のガスの上流側でのエッチング量を抑える効果は充分であり、上流側と下流側でのエッチング量の差によるエッチング量の不均一を効果的に抑えることができる。また、10体積%以下であればエピタキシャル層の成膜反応の方が強くなり過ぎず、エッチングを効果的に行うことができる。
さらに、前記エッチングガスとしては、HClを用いることが好ましい。
HClガスはエピタキシャルウェーハの製造のエッチングガスとして最も広く用いられているガスであり、これを用いることで装置の特別な改造等も必要なく本発明を実施することが可能となる。
また、前記原料ガスとしては、トリクロルシランを用いることが好ましい。
トリクロルシランガスはエピタキシャルウエーハの製造の原料ガスとして広く用いられているガスであり、これを用いることで装置の特別な改造等も必要なく本発明を実施することが可能となる。
以上説明したように、本発明のエピタキシャルウェーハの製造方法であれば、エピタキシャル成長工程前のエッチング工程においてエッチング量の面内均一性を改善することができる。従って、高フラットネスのエピタキシャルウエーハを製造することができる。また、装置の特別な改造等も必要なく本発明を実施することが可能である。
以下、本発明を詳細に説明するが、本発明はこれに限定されるものではない。
本発明者らはエッチング量の面内均一性を改善することができるエピタキシャルウェーハの製造方法について鋭意検討を重ねた結果、エッチング量の面内不均一を抑えるには、シリコン単結晶基板のガスの上流側と下流側でのエッチング量の差を小さくすることが重要であるとの認識に至った。通常、シリコン単結晶基板のガスの上流側ではエッチングガス濃度が濃いためエッチング量は多くなり、下流側では濃度が薄いためエッチング量が少なくなる。これに対して、本発明者らは、エッチング工程においてエッチングを抑制する原料ガスをHClガスと共に反応炉内に供給することで、上流側と下流側のエッチング量の差を小さくできることを見出して、本発明を完成させた。以下、本発明をより詳細に説明する。
本発明のエピタキシャルウェーハの製造方法では、シリコン単結晶基板の表面に原料ガスを用いてエピタキシャル層を気相成長させるエピタキシャル成長工程を行う前に、シリコン単結晶基板の表面をエッチングするエッチング工程を行う。
本発明では、このエッチング工程においてエッチングガスとキャリアガスに原料ガスを含めたガスでシリコン単結晶基板の表面をエッチングする。これにより、従来のエッチングガスとキャリアガスだけでエッチングを行っていたときと比べてシリコン単結晶基板の上流側と下流側でのエッチング量の差を抑えることができる。その結果、シリコン単結晶基板面内のエッチングのムラが抑えられる。
この際、特に制限はされないが、エッチングガスとしてはHClガスが好ましく、キャリアガスとしてはH2ガスが好ましく、原料ガスとしてはトリクロルシランが好ましい。これらのガスは汎用的に用いられているものであり、これらを用いることで装置の特別な改造等も必要なく本発明を実施することが可能となる。
また、特に制限はされないが、エッチングガスとキャリアガスに原料ガスを0.1体積%以上10体積%以下含めることが好ましい。これにより、上流側と下流側でのエッチング量の差によるエッチング量の不均一を一層効果的に抑えることができ、また、エッチングを効果的に行うことができる。
なお、本発明においてエピタキシャル層を成長させるシリコン単結晶基板とは、全てがシリコン単結晶でできているベアウエーハのみならず、表面がシリコン単結晶であればSOI基板等も含まれる。
エッチング工程では、図1に示すように、水素雰囲気で1,100℃〜1,150℃程度まで昇温し、その後エッチングガスとキャリアガスに原料ガスを含めたガスで10〜60秒間エッチングすることが好ましい。図1では、エッチングガスとしてHClガスを用い、キャリアガスとしてH2ガスを用い、原料ガスとしてトリクロルシランガス(TSCガス)を用いた場合が示してある。この際、エピタキシャルウェーハは反応炉内で固定したまま、すなわちウェーハの自転は行わずにエッチングを行うことができる。この工程によりエッチング量の差を抑え、シリコン単結晶基板の表面の有機物や金属汚染、表層の加工ダメージなどを除去することができる。
また、エピタキシャル成長工程では、一般的に使用される方法であれば特に制限はされないが、水素雰囲気で1000℃〜1300℃程度まで昇温し、その後TCS等の原料ガスを導入して所定時間でエピタキシャル層を成長することが好ましい。この際の成長温度、成長時間は所望のエピタキシャル層の厚さなどを考慮して適宜決めることができる。
エピタキシャル成長工程では、原料ガスとしてはトリクロロシラン以外に、モノシラン、モノクロロシラン、ジクロロシラン、あるいは四塩化炭素などを用いることができる。また、原料ガスの他に、ジボラン(B2H6:Diborane)あるいはホスフィン(PH3:Phosphine)等のドーパントガスを水素ガスとともに用いることができる。
このようにしてエピタキシャル層を気相成長させた後に、原料ガスおよびドーパントガスの供給を停止し、水素雰囲気に保持したまま反応容器内の温度を降温させる。
以下、本発明の実施例および比較例を挙げてさらに詳細に説明するが、本発明は下記の実施例に限定されるものではない。
〔実施例〕
P型層を高濃度P型シリコンウエーハ上に有するエピタキシャルウエーハ(P/P+エピタキシャルウェーハ)を用意した。これは、FTIR法(Fourier transform infrared spectroscopy)によりP型層の膜厚を簡便に測ることができ、エッチング量の面内分布を算出することができるからである。なお、P/P+エピタキシャルウェーハの直径は200mmであり、厚さは725μmであり、P型層の厚さは約6μmであった。
P型層を高濃度P型シリコンウエーハ上に有するエピタキシャルウエーハ(P/P+エピタキシャルウェーハ)を用意した。これは、FTIR法(Fourier transform infrared spectroscopy)によりP型層の膜厚を簡便に測ることができ、エッチング量の面内分布を算出することができるからである。なお、P/P+エピタキシャルウェーハの直径は200mmであり、厚さは725μmであり、P型層の厚さは約6μmであった。
このP/P+エピタキシャルウェーハに対して、図1に示すように水素雰囲気で1,100℃から1,150℃程度まで昇温し、その後エッチングガスであるHClガスを2L/minとキャリアガスであるH2ガスを50L/min、さらに原料ガスであるTCSガスを1L/min流しながら60秒間エッチングを行った。その際、エピタキシャルウェーハは反応炉内で固定したまま、すなわちウェーハの自転は行わずにエッチングを行った。水素雰囲気にて冷却してエピタキシャルウェーハを取り出した。
エッチングされたP/P+エピタキシャルウェーハについて、FTIR法にてシリコン単結晶基板のガスの上流側から下流側にかけてのP型層の膜厚を測定し、エッチング前の膜厚との差分からエッチング量を求めた。図3(a)は、実施例におけるガスの上流から下流のエッチング量の面内分布を示したものである。この図から明らかなように、上流側と下流側のエッチング量の差は0.2μm以下であり後述する従来法である比較例と比べてエッチング量の面内均一性が改善されたものとなった。
次に直径200mmのシリコン単結晶ウエーハを10枚用意した。それぞれに対してエッチング工程を前記同様に行い、エッチングされたシリコンウエーハの表面に対して、水素雰囲気で1100℃〜1150℃程度まで昇温し、その後原料ガスを導入して6μm厚のエピタキシャル層を成長させ、エピタキシャルウェーハを作製した。このエピタキシャルウエーハは全てフラットネスが良好なものであった。
〔比較例〕
実施例と同様のP/P+エピタキシャルウェーハを用意し、TCSガスをHClガス、キャリアガスに含めずに、HClガス、キャリアガスのみを用いた以外は実施例と同様にしてエッチング工程を行った。
実施例と同様のP/P+エピタキシャルウェーハを用意し、TCSガスをHClガス、キャリアガスに含めずに、HClガス、キャリアガスのみを用いた以外は実施例と同様にしてエッチング工程を行った。
図3(b)は、比較例におけるガスの上流から下流のエッチング量の面内分布を示したものである。この図から明らかなように、エッチング時にTCSガスを流さない場合は、上流側と下流側のエッチング量の差は0.5μm以上と実施例に比べて大きいことが確認された。
次に直径200mmのシリコン単結晶ウエーハを10枚用意した。それぞれに対してエッチング工程を前記同様に行い、エッチングされたシリコンウエーハの表面に対して、水素雰囲気で1100℃〜1150℃程度まで昇温し、その後原料ガスを導入して6μm厚のエピタキシャル層を成長させ、エピタキシャルウェーハを作製した。このエピタキシャルウエーハはフラットネスの規格値を満たさないものが散見された。
なお、本発明は、上記実施形態に限定されるものではない。例えば、ベース基板の上に酸化膜を挟んで薄膜層を有するSOIウェーハにおいて、薄膜層のシリコンをエッチングしてその後、エピタキシャル気相成長を行うことがある。この場合、SOIウェーハの薄膜層の厚みは薄いため、エッチング工程でのエッチング量の面内均一性が非常に重要となるが、この際に本発明を適用すれば、エッチング後の薄膜層の厚み均一性を高めることが可能となる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
Claims (4)
- シリコン単結晶基板の表面をエッチングするエッチング工程後、前記シリコン単結晶基板の表面に原料ガスを用いてエピタキシャル層を気相成長させるエピタキシャル成長工程を行うエピタキシャルウェーハの製造方法であって、
前記エッチング工程において、エッチングガスとキャリアガスに前記原料ガスを含めたガスで前記シリコン単結晶基板の表面をエッチングすることを特徴とするエピタキシャルウェーハの製造方法。 - 前記エッチング工程において、前記エッチングガスと前記キャリアガスに前記原料ガスを0.1体積%以上10体積%以下含めたガスを用いることを特徴とする請求項1に記載のエピタキシャルウェーハの製造方法。
- 前記エッチングガスとして、HClを用いることを特徴とする請求項1又は請求項2に記載のエピタキシャルウェーハの製造方法。
- 前記原料ガスとして、トリクロルシランを用いることを特徴とする請求項1乃至請求項3のいずれか1項に記載のエピタキシャルウェーハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011192598A JP2013055231A (ja) | 2011-09-05 | 2011-09-05 | エピタキシャルウェーハの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011192598A JP2013055231A (ja) | 2011-09-05 | 2011-09-05 | エピタキシャルウェーハの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013055231A true JP2013055231A (ja) | 2013-03-21 |
Family
ID=48131950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011192598A Pending JP2013055231A (ja) | 2011-09-05 | 2011-09-05 | エピタキシャルウェーハの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013055231A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109075028A (zh) * | 2016-06-23 | 2018-12-21 | 信越半导体株式会社 | 贴合式soi晶圆的制造方法 |
JP2022026286A (ja) * | 2020-07-30 | 2022-02-10 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法 |
US11482597B2 (en) | 2018-01-11 | 2022-10-25 | Siltronic Ag | Semiconductor wafer having epitaxial layer |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002050579A (ja) * | 2000-05-25 | 2002-02-15 | Wacker Siltronic G Fuer Halbleitermaterialien Ag | 半導体基板の製造方法及びその使用 |
JP2007518264A (ja) * | 2004-01-16 | 2007-07-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 高度な緩和及び低い積層欠陥密度を有する薄いSiGeオン・インシュレータ(SGOI)ウェハを形成する方法。 |
JP2008529306A (ja) * | 2005-01-31 | 2008-07-31 | アプライド マテリアルズ インコーポレイテッド | 基板表面とチャンバ表面のためのエッチング剤処理プロセス |
US20100176491A1 (en) * | 2009-01-14 | 2010-07-15 | Siltronic Ag | Epitaxially Coated Silicon Wafer and Method For Producing Epitaxially Coated Silicon Wafers |
-
2011
- 2011-09-05 JP JP2011192598A patent/JP2013055231A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002050579A (ja) * | 2000-05-25 | 2002-02-15 | Wacker Siltronic G Fuer Halbleitermaterialien Ag | 半導体基板の製造方法及びその使用 |
JP2007518264A (ja) * | 2004-01-16 | 2007-07-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 高度な緩和及び低い積層欠陥密度を有する薄いSiGeオン・インシュレータ(SGOI)ウェハを形成する方法。 |
JP2008529306A (ja) * | 2005-01-31 | 2008-07-31 | アプライド マテリアルズ インコーポレイテッド | 基板表面とチャンバ表面のためのエッチング剤処理プロセス |
US20100176491A1 (en) * | 2009-01-14 | 2010-07-15 | Siltronic Ag | Epitaxially Coated Silicon Wafer and Method For Producing Epitaxially Coated Silicon Wafers |
JP2010166048A (ja) * | 2009-01-14 | 2010-07-29 | Siltronic Ag | エピタキシコーティングされたシリコンウェーハ及びエピタキシコーティングされたシリコンウェーハの製造法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109075028A (zh) * | 2016-06-23 | 2018-12-21 | 信越半导体株式会社 | 贴合式soi晶圆的制造方法 |
CN109075028B (zh) * | 2016-06-23 | 2023-08-15 | 信越半导体株式会社 | 贴合式soi晶圆的制造方法 |
US11482597B2 (en) | 2018-01-11 | 2022-10-25 | Siltronic Ag | Semiconductor wafer having epitaxial layer |
JP2022026286A (ja) * | 2020-07-30 | 2022-02-10 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101478331B1 (ko) | 에피택셜 탄화규소 단결정 기판의 제조 방법 | |
JP6311384B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP6304699B2 (ja) | エピタキシャル炭化珪素ウエハの製造方法 | |
WO2014122854A1 (ja) | 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法 | |
JP5786759B2 (ja) | エピタキシャル炭化珪素ウエハの製造方法 | |
KR101364995B1 (ko) | 반도체 기판의 제조방법 | |
WO2010035409A1 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP2013055231A (ja) | エピタキシャルウェーハの製造方法 | |
JP2010248022A (ja) | Iii族窒化物半導体自立基板 | |
JP5459257B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
TWI608133B (zh) | 一種形成氧化層和磊晶層的方法 | |
TWI685057B (zh) | 支撐台、改善晶圓或磊晶生長晶圓表面的頂針痕跡的方法 | |
JP2018098323A (ja) | エピタキシャルウェーハの製造方法 | |
JP5316487B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
US9269572B2 (en) | Method for manufacturing silicon carbide semiconductor substrate | |
JP6624030B2 (ja) | エピタキシャルウェーハの製造方法 | |
JP2018157138A (ja) | エピタキシャルウェーハの製造方法 | |
JP2021082641A (ja) | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ | |
JP4635062B2 (ja) | 半導体装置の製造方法 | |
WO2017183277A1 (ja) | エピタキシャルウェーハの製造方法 | |
JP2013045805A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP2016213320A (ja) | エピタキシャルウェーハの製造方法 | |
JP2009260161A (ja) | 半導体ウエハの製造方法 | |
JP2008159633A (ja) | エピタキシャルウエーハ及びエピタキシャルウエーハの製造方法 | |
JP2013115342A (ja) | シリコンエピタキシャルウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130913 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140430 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140902 |