KR101766799B1 - Soi 웨이퍼의 제조방법 - Google Patents

Soi 웨이퍼의 제조방법 Download PDF

Info

Publication number
KR101766799B1
KR101766799B1 KR1020137015782A KR20137015782A KR101766799B1 KR 101766799 B1 KR101766799 B1 KR 101766799B1 KR 1020137015782 A KR1020137015782 A KR 1020137015782A KR 20137015782 A KR20137015782 A KR 20137015782A KR 101766799 B1 KR101766799 B1 KR 101766799B1
Authority
KR
South Korea
Prior art keywords
oxide film
wafer
soi
layer
soi wafer
Prior art date
Application number
KR1020137015782A
Other languages
English (en)
Other versions
KR20140014085A (ko
Inventor
히로지 아가
이사오 요코카와
사토시 오카
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20140014085A publication Critical patent/KR20140014085A/ko
Application granted granted Critical
Publication of KR101766799B1 publication Critical patent/KR101766799B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Abstract

본 발명은, SOI 웨이퍼의 SOI층의 외주 가장자리가, 매립 산화막의 외주 가장자리보다 외측에 위치하는 구조가 되도록, 상기 매립 산화막의 외주부를 제거하는 처리를 실시하고, 그 후, SOI 웨이퍼에 수소를 포함하는 환원성 분위기 또는 염화수소 가스를 포함하는 분위기에서 열처리를 실시한 후, SOI층의 표면에 에피택시얼층을 형성하는 SOI 웨이퍼의 제조방법이다. 이렇게 하면, 이온 주입 박리법에 의해 제작된 테라스 부분에 실리콘 산화막이 없는 SOI 웨이퍼에, 계곡 형상의 단차를 발생시키지 않고 에피택시얼 성장을 하는, 원하는 SOI층 두께를 갖는 SOI 웨이퍼를 제조할 수 있는 방법이 제공된다.

Description

SOI 웨이퍼의 제조방법{METHOD FOR MANUFACTURING SOI WAFER}
본 발명은, 이온 주입 박리법에 의해 제작한 SOI 웨이퍼의 SOI층 상에 에피택시얼층(epitaxial layer)을 형성하는 SOI 웨이퍼의 제조방법에 관한 것이다.
최근에는, 바이폴라 디바이스나 전원 디바이스에 매우 유용한 웨이퍼로서, SOI층의 막 두께가 수 μm로부터 수 10μm인 비교적 두꺼운 후막 SOI 웨이퍼가 크게 기대되고 있다.
그러나, 웨이퍼의 접합 방법을 사용하여, SOI층의 막 두께가 수 μm이고 두께 공차가 ±0.1μm 정도인 것을 요구하는 고품질의 SOI 웨이퍼를 제조하는 경우, 본드 웨이퍼(SOI층을 형성하는 웨이퍼)의 박막화를 연삭·연마로 실행하는 방법에서는, 고정밀도의 연마 기술을 사용하여도 목표 막 두께에 대해 많아야 ±0.3μm 정도의 면내 균일성 밖에 얻지 못하고, SOI층의 막 두께의 편차가 크며, 막 두께 균일성에 한계가 있다.
따라서, 이를 실현하기 위한 방법으로서 특허문헌 1을 들 수 있다. 이 특허문헌 1에서는 막 두께 균일성이 ±0.01μm 이하인 SOI층을 비교적 쉽게 얻을 수 있는 이온 주입 박리법으로 얇은 SOI층을 형성하고, 그 후, 이 SOI층 상에 에피택시얼 성장을 실행하여 SOI층을 증막(增膜)시키도록 하는 방법이다.
그러나, 이 경우 SOI 웨이퍼의 변형을 고려하여, 베이스 웨이퍼(지지 기판이 되는 웨이퍼)에 미리 산화막을 형성하여 접합하여 SOI 웨이퍼를 제작하면, SOI 웨이퍼의 주변 테라스 부분(미결합 부분)의 산화막이 노출된 상태가 되기 때문에, 이 상태에서 SOI층의 전체 면 상에 에피택시얼 성장을 실행하면, 테라스 부분의 산화막 상에 폴리실리콘이 성장하고, 후공정에서 입자 오염 등의 원인이 된다.
일반적으로, 이 폴리실리콘을 성장시키지 않게 하기 위하여, SOI 웨이퍼를 HF 수용액 중에 침지시켜 테라스 부분의 산화막을 제거함으로써 에피택시얼 성장을 실행하고 있지만, 변형 방지용 뒷면 산화막이 베이스 웨이퍼에 남아있는 경우, 뒷면 산화막의 두께도 감소해 버리기 때문에, 제조된 SOI 웨이퍼의 변형이 커져 버리는 문제가 있었다.
이러한 문제를 해결하려면, SOI 웨이퍼의 변형을 방지하기 위해 뒷면 산화막을 필요 이상으로 감소시키지 않기 위하여, 특허문헌 2와 같이 HF 스핀 세정을 실시하는 등과 같은 방법으로 테라스 부분 산화막만을 완전히 제거함으로써 에피택시얼 성장을 실시하는 방법이 있다.
특허공개 2000-30995 호 공보 특허공개 2006-270039 호 공보
이온 주입 박리법에서 SOI 웨이퍼를 제작하는 경우, 이온 주입시의 채널링을 방지하기 위해, 본드 웨이퍼의 표면에 얇은 산화막을 형성한 후에 이온 주입이 실시되는 것이 일반적이다. 이 경우, 두꺼운 매립 산화막이 필요한 경우, 또는 전술된 변형 문제를 고려할 경우에는 베이스 웨이퍼 측에도 산화막을 형성하는 경우가 있지만, 200nm 이하의 비교적 얇은 매립 산화막이 필요한 경우에는, 본드 웨이퍼에만 산화막을 형성하여 베이스 웨이퍼와의 접합이 실시되는 경우가 많다.
이 경우, 박리 직후의 SOI 웨이퍼의 테라스 부분에는 산화막이 형성되어 있지 않고, 제작된 SOI 웨이퍼의 SOI층의 외주 가장자리와 매립 산화막의 외주 가장자리는 거의 동일한 위치(반경 방향 위치)에 있다. 따라서, 본드 웨이퍼에만 산화막을 형성한 경우에는, 베이스 웨이퍼에 산화막을 형성한 경우와 같은 테라스 부분의 산화막의 에칭 등은 필요하지 않기 때문에 실시되지 않는다.
그러나, 이러한 SOI 웨이퍼에 대한 특허문헌 1과 같은 SOI층을 증막시키는 방법을 적용하면, 에피택시얼 성장 전의 수소를 포함하는 환원성 분위기 또는 염화수소 가스를 포함하는 분위기에서 열처리의 경우, SOI층의 외주부의 단면으로부터 에칭이 진행되어 버리는 한편, BOX층(매립 산화막)의 외주부에서는 에칭이 거의 생기지 않는다.
따라서, 상기 열처리가 종료된 단계(에피택시얼 성장이 이루어지기 직전)에서는, SOI층의 외주의 사방에 걸쳐 매립 산화막이 노출된 구조로 되어 버린다.
도 7에서는, 상기 구조에서 에피택시얼 성장을 한 경우의 SOI층과 테라스 부분의 경계 부분의 개략적 단면도를 제시한다. 상기 구조의 SOI 웨이퍼에 에피택시얼 성장이 되면, 비록 매립 산화막(22)의 노출한 부분에 폴리실리콘이 성장하지 않는 조건에서 에피택시얼 성장을 하여도, SOI층(21)과 테라스 부분(23) 사이에 노출한 매립 산화막(22)이 있기 때문에, SOI층(21)의 단면으로부터 성장한 에피택시얼층(20)과, 테라스 부분(23)으로부터 성장한 에피택시얼층(24)은, 가로 방향으로 연속적인 층으로서 연결되기 어렵고, 그 부분에는 계곡 형상의 단차(25)(이하, 에피 계곡(溪谷)이라고도 지칭함)가 발생하는 새로운 문제가 밝혀졌다.
이러한 경우, SOI층(21)으로부터 성장하는 에피택시얼층(20)과, 테라스 부분(23)으로부터의 에피택시얼층(24)이 접촉되고, 이 부분이 발진원이 되어, 후공정에서 입자 오염의 원인이 된다.
본 발명은 상기 문제점을 감안하여 이루어진 것으로서, 이온 주입 박리법에 의해 제작된 테라스 부분에 실리콘 산화막이 없는 SOI 웨이퍼에, 상기 에피 계곡을 발생시키지 않고 에피택시얼 성장을 하고, 원하는 SOI층 두께를 갖는 SOI 웨이퍼를 제조할 수 있는 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명은, 실리콘 단결정으로 이루어진 본드 웨이퍼의 표면에 실리콘 산화막을 형성하고, 상기 실리콘 산화막을 통해 수소 및 희가스 중 적어도 1종류의 가스 이온을 이온 주입하여 상기 본드 웨이퍼의 내부에 이온 주입층을 형성하고, 상기 본드 웨이퍼의 이온 주입한 표면과 실리콘 단결정으로 이루어진 베이스 웨이퍼의 표면을 상기 실리콘 산화막을 개재시켜 접합시킨 후, 상기 이온 주입층에서 상기 본드 웨이퍼를 박리하여 상기 베이스 웨이퍼의 외주의 테라스 부분에 산화막이 없으며 상기 실리콘 산화막을 매립 산화막으로 한 SOI 웨이퍼를 제작하고, 상기 SOI 웨이퍼의 SOI층의 외주 가장자리가, 상기 매립 산화막의 외주 가장자리보다 외측에 있는 구조가 되도록, 상기 매립 산화막의 외주부를 제거하는 처리를 실시하고, 그 후, 상기 SOI 웨이퍼에 수소를 포함하는 환원성 분위기 또는 염화수소 가스를 포함하는 분위기에서 열처리를 한 후, 상기 SOI층의 표면에 에피택시얼층을 형성하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법을 제공한다.
이와 같은 본 발명의 제조방법이라면, 미리 매립 산화막의 외주부를 제거하고 있기 때문에, 열처리로 SOI층의 외주 가장자리가 에칭되어도 매립 산화막이 노출되지 않는다. 따라서, 이러한 SOI 웨이퍼의 SOI층 상에 에피택시얼층을 양호하게 형성할 수 있으며, 에피 계곡의 발생을 방지하여, 후공정에서 입자 오염의 원인이 되지 않는 고품질의 후막 SOI 웨이퍼를 제조할 수 있다.
이때, 상기 매립 산화막의 외주부를 제거하는 처리를, 상기 SOI 웨이퍼를 HF-함유 수용액에 침지시킴으로써 실시하는 것이 바람직하다.
이렇게 실시함으로써 매립 산화막의 외주부 제거를 간단한 방법으로 효율적으로 실시할 수 있다.
또한, 본 발명은 실리콘 단결정으로 이루어진 본드 웨이퍼의 표면에 실리콘 산화막을 형성하고, 상기 실리콘 산화막을 통해 수소 및 희가스 중 적어도 1종류의 가스 이온을 이온 주입하여 상기 본드 웨이퍼의 내부에 이온 주입층을 형성하고, 상기 본드 웨이퍼의 이온 주입한 표면과 실리콘 단결정으로 이루어진 베이스 웨이퍼의 표면을 상기 실리콘 산화막을 개재시켜 접합시킨 후, 상기 이온 주입층에서 상기 본드 웨이퍼를 박리하여 상기 베이스 웨이퍼의 외주 테라스 부분에 산화막이 없으며 상기 실리콘 산화막을 매립 산화막으로 한 SOI 웨이퍼를 제작하고, 상기 SOI 웨이퍼에 수소를 포함하는 환원성 분위기 또는 염화수소 가스를 포함하는 분위기에서 열처리를 실시한 후, 상기 SOI 웨이퍼의 SOI층의 외주에 노출된 상기 매립 산화막을 제거하는 처리를 실시하고, 그 후, 상기 SOI층의 표면에 에피택시얼층을 형성하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법을 제공한다.
이와 같은 본 발명의 제조방법인 경우, 열처리에 의해 SOI층이 에칭되어 노출된 매립 산화막을 제거하여 에피택시얼층을 형성하기 때문에, SOI층 상에 에피택시얼층을 양호하게 형성할 수 있으며, 에피 계곡의 발생을 방지하여, 후공정에서 입자 오염의 원인이 되지 않는 고품질의 후막 SOI 웨이퍼를 제조할 수 있다.
상기 SOI층의 외주에 노출된 매립 산화막을 제거하는 처리를, 상기 SOI 웨이퍼를 HF-함유 수용액에 침지시킴으로써 실시하는 것이 바람직하다.
이렇게 함으로써, 매립 산화막의 노출된 외주부의 제거를 간단한 방법으로 효율적으로 실시할 수 있다.
이상과 같이, 본 발명에 의하면, 계곡 형상의 단차가 발생하지 않도록 하면서 에피택시얼층을 형성할 수 있는, 고품질의 후막 SOI 웨이퍼를 효율적으로 제조할 수 있다.
도 1은 본 발명의 SOI 웨이퍼의 제조방법의 일례를 나타내는 흐름도이다.
도 2는 본 발명의 SOI 웨이퍼의 제조방법에 의해 제조된 SOI 웨이퍼의 일례를 부분적으로 나타내는 개략적 단면도이다.
도 3은 본 발명의 SOI 웨이퍼의 제조방법에 의해 제조된 SOI 웨이퍼의 다른 일례를 부분적으로 나타내는 개략적 단면도이다.
도 4는 본 발명의 다른 양태의 SOI 웨이퍼의 제조방법의 일례를 나타내는 흐름도이다.
도 5는 실시예 1에서 제조된 SOI 웨이퍼의 SEM 사진이다.
도 6은 실시예 2에서 제조된 SOI 웨이퍼의 SEM 사진이다.
도 7은 종래의 SOI 웨이퍼의 제조방법에 의해 제조된 SOI 웨이퍼를 부분적으로 나타내는 개략적 단면도이다.
도 8은 비교예 1에서 제조된 SOI 웨이퍼의 SEM 사진이다.
이하, 본 발명에 대하여, 실시예를 일례로서 도면을 참조하면서 상세히 설명하지만, 본 발명은 이에 한정되는 것은 아니다.
도 1은 본 발명의 SOI 웨이퍼의 제조방법의 일례를 나타내는 흐름도이다.
본 발명의 제조방법에서는, 먼저, 도 1(a)에 제시된 바와 같이, 실리콘 단결정으로 이루어진 본드 웨이퍼(10)와 베이스 웨이퍼(11)를 준비한다.
본드 웨이퍼(10)와 베이스 웨이퍼(11)로는 실리콘 단결정으로 이루어진 것이면 특별히 한정되지 않지만, 예를 들면, 게터링 능력을 상승시키는 등과 같은 목적을 위해, 실리콘 단결정 웨이퍼에 고농도로 도펀트를 포함시킨 것을 준비해도 좋고, 그 도전형은 n형, p형 중 어느 것이라도 좋다.
다음, 도 1(b)에 제시된 바와 같이, 본드 웨이퍼(10)의 표면에 실리콘 산화막(12)을 형성한다. (베이스 웨이퍼(11)에는 산화막을 형성하지 않는다.)
이때, 형성하는 실리콘 산화막(12)의 두께로서는 특별히 한정되지 않으며, 형성 방법으로서도 예를 들어 wet 산화 등의 열 산화 방법에 의해 형성될 수 있다. 상기 형성한 실리콘 산화막(12)은, 후공정의 이온 주입시의 채널링 방지의 효과가 있고, 또한 접합시킨 후에는 매립 산화막(14)이 된다.
다음, 도 1(c)에 제시된 바와 같이, 실리콘 산화막(12)을 통해 수소 및 희가스 중 적어도 1종류의 가스 이온을 이온 주입하여 본드 웨이퍼(10) 내부에 이온 주입층(13)을 형성한다.
이때, 형성하는 이온 주입층(13)의 깊이는, 박리 후에 형성된 SOI층(16)의 두께에 반영된다. 따라서, 주입 에너지 등을 제어하여 이온 주입함으로써 SOI층(16)의 두께를 제어할 수 있다.
다음, 도 1(d)에 제시된 바와 같이, 예를 들면 상온의 깨끗한 분위기 하에서 본드 웨이퍼(10)의 이온 주입한 표면과, 베이스 웨이퍼(11)의 실리콘 단결정 표면을 실리콘 산화막(12)을 개재시켜 접합시킨다.
예를 들어, 200nm 이하의 비교적 얇은 매립 산화막을 갖는 SOI 웨이퍼를 제조하는 경우 등에는, 본 발명과 같이, 베이스 웨이퍼에 산화막을 형성하지 않고, 채널링 방지를 위해 본드 웨이퍼에 형성된 실리콘 산화막을 매립 산화막으로 한다.
다음, 도 1(e)에 제시된 바와 같이, 이온 주입층(13)에서 본드 웨이퍼(10)를 박리함으로써, SOI층(16)을 갖고, 베이스 웨이퍼(11)의 외주 테라스 부분(18)에 산화막이 없고, 실리콘 산화막(12)을 매립 산화막(14)으로 하는 SOI 웨이퍼(15)를 제작한다.
예를 들어, 접합된 웨이퍼에 대해, Ar 등의 불활성 가스 분위기 하에서 500 ℃ 이상의 온도에서 30 분 이상 열처리를 가하면, 결정의 재배열과 기포의 응집에 따라 본드 웨이퍼(10)를 이온 주입층(13)에서 박리시킬 수 있다.
덧붙여, 접합되는 베이스 웨이퍼, 본드 웨이퍼의 주변부에는 두께가 약간 얇아진 연마 다래(ダレ)라고 지칭하는 부분이나 모서리 부분이 존재하고, 그 부분은 접합 후에도 결합되지 않고 미결합 부분이 되고, 상기 미결합 부분이 있기 때문에, 박리 후에는 SOI층의 주위에 베이스 웨이퍼의 접합면이 노출된 상태의 영역일 수 있으며, 해당 영역을 테라스 부분이라고 한다.
다음, 도 1(f)에 제시된 바와 같이, SOI 웨이퍼(15)의 SOI층(16)의 외주 가장자리가, 매립 산화막(14)의 외주 가장자리보다 외측에 위치하는 구조가 되도록, 상기 매립 산화막(14)의 외주부를 제거하는 처리를 한다.
매립 산화막(14)의 외주부를 제거하는 양으로는, 상기한 바와 같은 오버행(overhang) 형상의 구조가 되면 특별히 한정되지 않으며, 예를 들면, 후공정의 열처리시 SOI층(16)이 에칭되어 감소하는 폭 이상의 폭을 제거하면, 열처리 에칭에 의한 매립 산화막(14)이 확실히 노출되지 않도록 할 수 있다.
이때, 매립 산화막(14)의 외주부를 제거하는 처리로는 특별히 한정되지 않으며, 예를 들면, SOI 웨이퍼(15)를 HF-함유 수용액에 침지시킴으로써 실시하는 것이 바람직하다.
HF-함유 수용액인 경우, SOI층(16)의 표면을 최대한 에칭하지 않도록 매립 산화막(14)의 외주부 단면을 효율적으로 에칭하여 제거할 수 있으며, 상기한 바와 같은 구조로 하는 것이 용이하다.
다음, 도 1(g)에 제시된 바와 같이, 예를 들면 에피택시얼 성장 노 내에서, SOI 웨이퍼(15)에, 수소를 포함하는 환원성 분위기 또는 염화수소 가스를 포함하는 분위기에서 열처리를 실시한다.
이 평탄화 열처리에 의해, 박리 후의 SOI층의 면 거칠기를 개선시키고, 손상 층을 제거할 수 있다. 이때, SOI층의 외주부의 단면 에칭이 진행되어 SOI층의 외주부가 소정의 폭으로 에칭 제거되지만, 본 발명에서는, 미리 매립 산화막의 외주부는 제거되는 원래의 오버행 형상이므로, 매립 산화막이 SOI층의 외주에 노출하는 것은 아니다.
다음, 도 1(h)에 제시된 바와 같이, SOI 웨이퍼(15)의 SOI층(16) 표면에 에피택시얼층(17)을 형성한다.
이때, 예를 들면, 성장 온도가 된 SOI 웨이퍼에 트리클로로실란(SiHCl3), 디클로로실란(SiH2Cl2) 등의 성장 가스와, 캐리어 가스로서 수소 가스(H2)를 공급하는 것으로, 실리콘 에피택시얼층을 에피택시얼 성장시킬 수 있다.
도 2, 3은 본 발명의 제조방법에 의해 제조된 SOI 웨이퍼를 부분적으로 나타내는 개략적 단면도이다. 도 2에 제시된 바와 같이, 테라스 부분(18)과 SOI층(16)으로부터 성장하는 에피택시얼층(17)이 하나의 층으로 연결되어 성장하기 때문에, 에피 계곡이 형성되지 않고, 발진이 없는 고품질의 후막 SOI 웨이퍼라고 할 수 있다. 또한, 도 3과 같이, SOI층(16)과 매립 산화막(14)의 외주 가장자리가 일치하지 않고, SOI층(16)의 외주 가장자리가 매립 산화막(14)의 외주 가장자리보다 외측에 있는 구조(오버행 형상)의 상태 그대로이지만, 양호하게 에피택시얼 성장시킬 수 있다. 이때, 매립 산화막(14)의 외주 가장자리 부분에 공동이 형성되는 경우가 있지만, 수 μm 이하의 미세한 크기이기 때문에, 후공정에 미치는 영향은 없다.
또한, 상기한 바와 같은 본 발명의 효과는, 이하에 설명하는 본 발명의 다른 양태의 SOI 웨이퍼의 제조방법으로도 달성할 수 있다.
도 4는 본 발명의 다른 양태의 SOI 웨이퍼의 제조방법의 일례를 나타내는 흐름도이다.
도 4에서, 본 발명의 제조방법에서는, 본드 웨이퍼(10)와 베이스 웨이퍼(11)를 접합시킨 후 박리하여 SOI 웨이퍼(15)를 제작할 때까지의 도 4(a) 내지 (e)의 공정은 도 1(a) 내지 (e) 공정과 유사하게 진행될 수 있다.
따라서, 도 4(f)에 제시된 바와 같이, SOI 웨이퍼(15)에 수소를 포함하는 환원성 분위기 또는 염화수소 가스를 포함하는 분위기에서 열처리를 실시한다. 이 열처리에서 SOI층(16)의 표면이 평탄화됨과 동시에 외주부가 에칭되어, 매립 산화막(14)의 외주부가 노출하게 된다.
다음, 도 4(g)에 제시된 바와 같이, SOI 웨이퍼(15)의 SOI층(16)의 외주에 노출된 매립 산화막(14)을 제거하는 처리를 실시한다.
이 경우, 매입 산화막(14)의 적어도 외주에 노출된 부분을 제거하면 좋고, 도 3과 같이, 추가 제거하여 SOI층(16)의 외주 가장자리가 매립 산화막(14)의 외주 가장자리보다 외측에 위치하는 구조이어도 좋다.
또한, 매립 산화막(14)의 노출된 부분을 제거하는 방법으로는 특별히 한정되지 않고, 예를 들면 SOI 웨이퍼(15)를 HF-함유 수용액에 침지시킴으로써 효율적으로 에칭 제거할 수 있다.
그 다음, 도 4(h)에 제시된 바와 같이, SOI층(16)의 표면에 에피택시얼층(17)을 형성한다.
이전 공정에서 매립 산화막(14)의 노출된 부분을 제거하고 있기 때문에, 도 2, 3과 같이, 에피택시얼층(17)은 양호하게 형성되고, 에피 계곡의 발생을 방지할 수 있다.
이상과 같은 본 발명의 SOI 웨이퍼의 제조방법이라면, 양호한 에피택시얼 성장에서 고품질의 후막 SOI 웨이퍼를 제조할 수 있다.
실시예
이하, 실시예 및 비교예를 제시하여 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이에 한정되는 것은 아니다.
(실시예 1)
도 1(a) 내지 (h)의 공정으로 SOI 웨이퍼를 제조하였다.
먼저, 본드 웨이퍼 및 베이스 웨이퍼로서 직경 300mm, 결정 방위 <100>의 실리콘 단결정 웨이퍼를 준비하였다. 본드 웨이퍼에만 두께 150nm의 산화막을 형성하였다. 다음, 본드 웨이퍼의 산화막을 통해 수소(H+)를 이온 주입하여(주입 조건 : 40keV, 5×1016atom/cm2), 본드 웨이퍼의 내부에 이온 주입층을 형성하였다. 다음, 상온에서 접합하여 500℃에서 30분, 아르곤 분위기에서 박리 열처리를 실시하고, 본드 웨이퍼를 박리하여, 테라스 부분에 산화막이 없는 SOI 웨이퍼(SOI층/BOX층 = 300nm/150nm)를 제작하였다.
그 다음, 제작한 SOI 웨이퍼를 15% HF 수용액에 침지시켜 BOX층을 에칭시켰다. 이렇게 하면, BOX층의 외주 가장자리는 SOI층의 외주 가장자리보다 5μm 내측에 형성되었다.
다음, 에피택시얼 성장 노 내에서, 1100℃, 5분, 염화수소 가스를 포함하는 분위기(HCl = 0.5SLM, H2 = 50SLM)에서 열처리를 실시하여(HCl 에칭), 에칭 마진(margin, 代) 185nm까지 SOI층 표면을 에칭시켰다. 이때, 열처리 후의 SOI 웨이퍼의 SOI층 외주에는 BOX층은 노출되지 않았다.
다음, SOI 웨이퍼의 SOI층 상에, 원료 가스를 디클로로실란으로 하고, 1080℃, 4분으로, 에피택시얼층을 막 두께 4μm까지 성장시켰다.
상기한 바와 같이 제조된 SOI 웨이퍼의 SOI층과 테라스 부분의 경계 부분의 SEM 사진을 도 5에 나타낸다. 도 5에 제시된 바와 같이, SOI층과 테라스 부분의 경계 부분의 단차가 거의 없고, 양호한 에피택시얼 성장을 할 수 있었다.
(비교예 1)
실시예 1과 유사하게, 그러나, 열처리(HCl 에칭) 전의 BOX층의 외주부의 에칭 제거(도 1(f))는 실시하지 않고, SOI 웨이퍼를 제조하였다.
도 8에는, 제조한 SOI 웨이퍼의 SOI층과 테라스 부분의 경계 부분의 SEM 사진을 제시한다.
도 8에 제시된 바와 같이, SOI층과 테라스 부분의 경계 부분에는 계곡 형상의 단차(에피 계곡)가 형성되어 있다. 이러한 에피 계곡은 후공정에서 입자 오염의 원인이 된다.
(실시예 2)
도 4(a) 내지 (h)의 공정으로 SOI 웨이퍼를 제조하였다.
먼저, 본드 웨이퍼 및 베이스 웨이퍼로서 직경 300mm, 결정 방위 <100>의 실리콘 단결정 웨이퍼를 준비하였다. 본드 웨이퍼에만 두께 150nm의 산화막을 형성하였다. 다음, 본드 웨이퍼의 산화막을 통해 수소(H+)을 이온 주입하여(주입 조건 : 40keV, 5×1016atom/cm2), 본드 웨이퍼의 내부에 이온 주입층을 형성하였다. 다음, 상온에서 접합시키고, 500℃에서 30분, 아르곤 분위기에서 박리 열처리를 실시하고, 본드 웨이퍼를 박리하여 테라스 부분에 산화막이 없는 SOI 웨이퍼(SOI층/BOX층 = 300nm/150nm)를 제작하였다.
그 다음, 1100℃, 5분, 염화수소 가스를 포함하는 분위기(HCl = 0.5SLM, H2 = 50SLM)에서 열처리를 실시하여(HCl 에칭), 에칭물 185nm까지 SOI층 표면을 에칭시켰다. 그렇게 하면, BOX층의 외주부 3μm 폭이 테라스 부분(SOI층의 외측 전체 주변부)에 노출하였다.
다음, SOI 웨이퍼를 15% HF 수용액에 침지시켜 노출된 BOX층을 에칭시켰다. 그렇게 하면, BOX층의 외주 가장자리는 SOI층의 외주 가장자리와 거의 동일한 위치에 형성되었다.
다음, SOI 웨이퍼의 SOI층 상에, 원료 가스를 디클로로실란으로 하고, 1080℃, 4분으로, 에피택시얼층을 두께 4μm까지 성장시켰다.
상기한 바와 같이 제조된 SOI 웨이퍼의 SOI층과 테라스 부분의 경계 부분의 SEM 사진을 도 6에 나타낸다. 도 6에 제시된 바와 같이, SOI층과 테라스 부분의 경계 부분의 단차는 형성되지 않고, 양호한 에피택시얼 성장을 할 수 있었다.
(비교예 2)
실시예 2와 유사하게, 그러나, 열처리(HCl 에칭) 후의 BOX층의 외주부의 에칭 제거(도 4(g))는 실시하지 않고, SOI 웨이퍼를 제조하였다.
제조한 SOI 웨이퍼의 SOI층과 테라스 부분의 경계 부분의 SEM 사진에 대해서도 비교예 1의 도 8과 유사하게 에피 계곡이 형성되어 있었다.
또한, 본 발명은 상기 실시예에 한정되는 것은 아니다. 상기 실시예는 예시적인 것이며, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며, 동일한 작용 효과를 나타내는 것은 어떠한 것이라도 본 발명의 기술적 범위에 포함된다.

Claims (4)

  1. 삭제
  2. 삭제
  3. 실리콘 단결정으로 이루어진 본드 웨이퍼의 표면에 실리콘 산화막을 형성하고, 상기 실리콘 산화막을 통해 수소 및 희가스 중 적어도 1종류의 가스 이온을 이온 주입하여 상기 본드 웨이퍼의 내부에 이온 주입층을 형성하고, 상기 본드 웨이퍼의 이온 주입한 표면과 실리콘 단결정으로 이루어진 베이스 웨이퍼의 표면을 상기 실리콘 산화막을 개재시켜 접합시킨 후, 상기 이온 주입층에서 상기 본드 웨이퍼를 박리시킴으로써, 상기 베이스 웨이퍼의 외주의 테라스 부분에 산화막이 없으며 상기 실리콘 산화막을 매립 산화막으로 한 SOI 웨이퍼를 제작하고,
    상기 SOI 웨이퍼에 수소를 포함하는 환원성 분위기 또는 염화수소 가스를 포함하는 분위기에서 열처리를 실시한 후, 상기 SOI 웨이퍼의 SOI층의 외주에 노출된 상기 매립 산화막을 제거하는 처리를 실시하고, 그 후, 상기 SOI층의 표면에 에피택시얼층을 형성하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  4. 제3항에 있어서,
    상기 SOI층의 외주에 노출된 매립 산화막을 제거하는 처리를, 상기 SOI 웨이퍼를 HF-함유 수용액에 침지시킴으로써 실시하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
KR1020137015782A 2010-12-20 2011-11-18 Soi 웨이퍼의 제조방법 KR101766799B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2010-283574 2010-12-20
JP2010283574A JP5477277B2 (ja) 2010-12-20 2010-12-20 Ｓｏｉウェーハの製造方法
PCT/JP2011/006430 WO2012086122A1 (ja) 2010-12-20 2011-11-18 Ｓｏｉウェーハの製造方法

Publications (2)

Publication Number Publication Date
KR20140014085A KR20140014085A (ko) 2014-02-05
KR101766799B1 true KR101766799B1 (ko) 2017-08-09

Family

ID=46313417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137015782A KR101766799B1 (ko) 2010-12-20 2011-11-18 Soi 웨이퍼의 제조방법

Country Status (6)

Country Link
US (1) US8728912B2 (ko)
EP (1) EP2657955B1 (ko)
JP (1) JP5477277B2 (ko)
KR (1) KR101766799B1 (ko)
CN (1) CN103299395B (ko)
WO (1) WO2012086122A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6200273B2 (ja) * 2013-10-17 2017-09-20 信越半導体株式会社 貼り合わせウェーハの製造方法
JP6380245B2 (ja) * 2015-06-15 2018-08-29 信越半導体株式会社 Ｓｏｉウェーハの製造方法
CN111668121B (zh) * 2019-03-05 2022-05-27 台湾积体电路制造股份有限公司 晶圆接合结构及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000030995A (ja) * 1998-07-07 2000-01-28 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP2008028070A (ja) * 2006-07-20 2008-02-07 Sumco Corp 貼り合わせウェーハの製造方法
JP4398934B2 (ja) * 2005-02-28 2010-01-13 信越半導体株式会社 Ｓｏｉウエーハの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307472A (ja) * 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
WO2006092886A1 (ja) 2005-02-28 2006-09-08 Shin-Etsu Handotai Co., Ltd. 貼り合わせウエーハの製造方法及び貼り合わせウエーハ
JP5245380B2 (ja) 2007-06-21 2013-07-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP2009176860A (ja) * 2008-01-23 2009-08-06 Sumco Corp 貼り合わせウェーハの製造方法
JP5244650B2 (ja) * 2009-02-26 2013-07-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000030995A (ja) * 1998-07-07 2000-01-28 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP4398934B2 (ja) * 2005-02-28 2010-01-13 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP2008028070A (ja) * 2006-07-20 2008-02-07 Sumco Corp 貼り合わせウェーハの製造方法

Also Published As

Publication number Publication date
CN103299395B (zh) 2015-12-16
EP2657955B1 (en) 2017-01-11
EP2657955A1 (en) 2013-10-30
WO2012086122A1 (ja) 2012-06-28
US8728912B2 (en) 2014-05-20
JP2012134242A (ja) 2012-07-12
US20130316522A1 (en) 2013-11-28
EP2657955A4 (en) 2014-06-04
JP5477277B2 (ja) 2014-04-23
KR20140014085A (ko) 2014-02-05
CN103299395A (zh) 2013-09-11

Similar Documents

Publication Publication Date Title
KR101500956B1 (ko) Ｓｏｉ웨이퍼의 제조 방법
JP4552858B2 (ja) 貼り合わせウェーハの製造方法
JP5245380B2 (ja) Ｓｏｉウェーハの製造方法
JP4552856B2 (ja) Ｓｏｉウェーハの作製方法
JP2004247610A (ja) 基板の製造方法
EP3309820B1 (en) Method of manufacturing soi wafer
CN107533952B (zh) 贴合式soi晶圆的制造方法
KR101766799B1 (ko) Soi 웨이퍼의 제조방법
JP4285244B2 (ja) Ｓｏｉウェーハの作製方法
CN109075028B (zh) 贴合式soi晶圆的制造方法
JP5310004B2 (ja) 貼り合わせウェーハの製造方法
JP5541136B2 (ja) 貼り合わせｓｏｉウエーハの製造方法
WO2016059748A1 (ja) 貼り合わせウェーハの製造方法
JP5625239B2 (ja) 貼り合わせウェーハの製造方法
TWI549192B (zh) Method of manufacturing wafers
JP2004281805A (ja) 半導体ウェーハの平坦化処理方法
JP2007250676A (ja) 異種材料の積層基板の製造方法
JP5565128B2 (ja) 貼り合わせウエーハの製造方法
JP2017084963A (ja) 貼り合わせｓｏｉウェーハの製造方法
JP2007318097A (ja) Ｓｏｉウエーハの製造方法
JP2012114376A (ja) Ｓｏｉ基板の製造方法
JP2005197525A (ja) Ｓｏｉウェーハの作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant