CN103299395A - Soi晶片的制造方法 - Google Patents

Soi晶片的制造方法 Download PDF

Info

Publication number
CN103299395A
CN103299395A CN2011800613522A CN201180061352A CN103299395A CN 103299395 A CN103299395 A CN 103299395A CN 2011800613522 A CN2011800613522 A CN 2011800613522A CN 201180061352 A CN201180061352 A CN 201180061352A CN 103299395 A CN103299395 A CN 103299395A
Authority
CN
China
Prior art keywords
wafer
soi
aforementioned
layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800613522A
Other languages
English (en)
Other versions
CN103299395B (zh
Inventor
阿贺浩司
横川功
冈哲史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN103299395A publication Critical patent/CN103299395A/zh
Application granted granted Critical
Publication of CN103299395B publication Critical patent/CN103299395B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明是一种SOI晶片的制造方法，以使结构成为SOI晶片的SOI层的外周端位于较埋入式氧化膜的外周端更外侧的方式，进行去除该埋入式氧化膜的外周部的处理，然后，在包含氢的还原性环境或包含氯化氢气体的环境下，对SOI晶片进行热处理后，在SOI层的表面形成外延层。由此，提供一种方法，所述方法是在不产生溪谷状台阶（段差）的前提下，对利用离子注入剥离法制作而成且在平台部上没有硅氧化膜的SOI晶片，进行外延生长，从而可以制造具有所需SOI层厚度的SOI晶片。

Description

SOI晶片的制造方法
技术领域
本发明涉及一种SOI晶片(SOI Wafer)的制造方法，所述SOI晶片的制造方法是在利用离子注入剥离法制作而成的SOI晶片的SOI层上，形成外延层(epitaxial layer)。
背景技术
近年来，作为对双极型器件(bipolar device)或功率器件极为有用的晶片，SOI层的膜厚为几微米至几十微米的较厚的厚膜SOI晶片颇受期待。
但是，当使用晶片的贴合法，来制造SOI层的膜厚为几微米且要求厚度公差为±0.1μm左右的高品质SOI晶片时，在以磨削、研磨来进行结合晶片（形成有SOI层的晶片）的薄膜化的方法中，即便使用高精度的研磨手法，最多也只能获得相对于目标膜厚为±0.3μm左右的面内均匀性，SOI层的膜厚不均(偏差)显著，且膜厚均匀性有限。
因此，作为用以实现此要求的方法，可以列举专利文献1。此专利文献1为以下方法：利用可以比较容易地获得膜厚均匀性为±0.01μm以下的SOI层的离子注入剥离法，形成较薄的SOI层，然后，在此SOI层上进行外延生长，来增厚SOI层。
但是，此时，考虑SOI晶片的翘曲，如果预先在基体晶片（作为支持基板的晶片）上形成氧化膜并贴合，来制作SOI晶片，那么SOI晶片的周边平台(terrace)部（未结合部分）的氧化膜将成为露出状态，因此，如果以此状态在整个SOI层上进行外延生长，那么多晶硅(polysilicon)将在平台部的氧化膜上生长，并在后续工序中造成粒子污染等。
通常，是将SOI晶片浸渍在HF(氢氟酸)水溶液中，来去除平台部的氧化膜再进行外延生长，以抑制此多晶硅生长，但当翘曲防止用的背面氧化膜残留在基体晶片上时，存在以下问题：由于背面氧化膜的膜厚也减少，因此，制造的SOI晶片的翘曲增大。
为了解决此种问题，具有以下方法：利用像专利文献2那样进行HF旋转清洗等的方法，仅将平台部的氧化膜完全去除，再进行外延生长，以避免用以防止SOI晶片翘曲的背面氧化膜过度地减少。
现有技术文献
专利文献
专利文献1：日本特开2000-30995号公报
专利文献2：日本特开2006-270039号公报
发明内容
[发明所要解决的课题]
当利用离子注入剥离法来制作SOI晶片时，通常是在结合晶片的表面上形成较薄的氧化膜，然后进行离子注入，以防止离子注入时的隧穿效应(channeling)。此时，当需要较厚的埋入式氧化膜时、或考虑到前述翘曲的问题时，有时会在基体晶片侧，也形成氧化膜，当需要200nm以下的较薄的埋入式氧化膜时，大多仅在结合晶片上形成氧化膜，并进行与基体晶片的贴合。
此时，刚剥离后的SOI晶片的平台部上并未形成氧化膜，且所制作的SOI晶片的SOI层的外周端与埋入式氧化膜的外周端，位于大致相同的位置（径向的位置）处。因此，当只在结合晶片上形成氧化膜时，不需要如在基体晶片上形成氧化膜时的平台部的氧化膜的蚀刻等，因此不进行。
但是，对于此种SOI晶片，如果应用如专利文献1的增厚SOI层的方法，那么外延生长前，在包含氢的还原性环境或包含氯化氢气体的环境下进行热处理时，会从SOI层的外周部的端面进行蚀刻，而在BOX层（埋入式氧化膜）的外周部基本未产生蚀刻。
因此，在前述热处理完成的阶段（即将进行外延生长前)，成为SOI层的全部外周皆露出埋入式氧化膜的结构。
在图7中，示出以上述结构进行外延生长时的SOI层与平台部的边界部分的概略剖面图。如果在上述结构的SOI晶片上进行外延生长，例如，即使是以在埋入式氧化膜22的露出部分上并未生长多晶硅的条件下来进行外延生长，在SOI层21与平台部23之间仍存在露出的埋入式氧化膜22，因此，可知存在以下新的问题，从SOI层21的端面生长的外延层20、与从平台部23生长的外延层24难以连接为横向连续的层，此部分将产生溪谷状台阶（段差）25（以下，也称作外延溪谷）。
此时，从SOI层21生长的外延层20、与从平台部23的外延层24接触，此部分成为扬尘源，造成后续工序中的粒子污染。
本发明是鉴于上述问题而完成的，其目的在于提供一种方法，所述方法是在不产生前述外延溪谷的前提下，对利用离子注入剥离法制作而成且在平台部上没有硅氧化膜的SOI晶片，进行外延生长，从而可以制造具有所需SOI层厚度的SOI晶片。
[解决课题的方法]
为了达成上述目的，本发明提供一种SOI晶片的制造方法，其特征在于，在由硅单晶所构成的结合晶片的表面上形成硅氧化膜，通过该硅氧化膜，离子注入氢和稀有气体中的至少1种气体离子，以在前述结合晶片的内部形成离子注入层，隔着前述硅氧化膜将该结合晶片的经过离子注入的表面、与由硅单晶所构成的基体晶片的表面贴合后，以前述离子注入层为界来剥离前述结合晶片，由此来制作一种在前述基体晶片的外周的平台部上无氧化膜且将前述硅氧化膜作为埋入式氧化膜的SOI晶片；并且，以使结构成为该SOI晶片的SOI层的外周端位于较前述埋入式氧化膜的外周端更外侧的方式，进行去除该埋入式氧化膜的外周部的处理，然后，在包含氢的还原性环境或包含氯化氢气体的环境下，对前述SOI晶片进行热处理后，在前述SOI层的表面形成外延层。
如果为此种本发明的制造方法，那么由于已预先去除埋入式氧化膜的外周部，因此，即使在热处理中SOI层的外周端被蚀刻，埋入式氧化膜也不会露出。因此，可以在此种SOI晶片的SOI层上良好地形成外延层，可以防止外延溪谷的产生，以制造一种高品质的厚膜SOI晶片，所述SOI晶片不会造成后续工序中的粒子污染。
此时优选为，通过将前述SOI晶片浸渍在含有HF的水溶液中，来进行去除前述埋入式氧化膜的外周部的处理。
通过如此进行，可以利用简单的方法来有效地进行埋入式氧化膜的外周部去除。
并且，本发明提供一种SOI晶片的制造方法，其特征在于，在由硅单晶所构成的结合晶片的表面上形成硅氧化膜，通过该硅氧化膜，离子注入氢和稀有气体中的至少1种气体离子，以在前述结合晶片的内部形成离子注入层，隔着前述硅氧化膜将该结合晶片的经过离子注入的表面、与由硅单晶所构成的基体晶片的表面贴合后，以前述离子注入层为界来剥离前述结合晶片，由此来制作一种在前述基体晶片的外周的平台部上无氧化膜且将前述硅氧化膜作为埋入式氧化膜的SOI晶片；并且，在包含氢的还原性环境或包含氯化氢气体的环境下，对该SOI晶片进行热处理后，进行去除在该SOI晶片的SOI层的外周露出的前述埋入式氧化膜的处理，然后，在前述SOI层的表面形成外延层。
如果为此种本发明的制造方法，由于是通过热处理，去除蚀刻SOI层后露出的埋入式氧化膜，并进行外延层形成，因此，可以在SOI层上良好地形成外延层，可以防止外延溪谷的产生，以制造高品质的厚膜SOI晶片，所述SOI晶片不会造成后续工序中的粒子污染。
优选为，通过将前述SOI晶片浸渍在含有HF的水溶液中，来进行去除在前述SOI层的外周露出的埋入式氧化膜的处理。
通过如此进行，可以利用简单的方法来有效地进行埋入式氧化膜露出的外周部的去除。
[发明效果]
如上所述，根据本发明，可以防止溪谷状台阶的产生并形成外延层，从而可以有效地制造高品质的厚膜SOI晶片。
附图说明
图1是表示本发明的SOI晶片的制造方法的一个实例的流程图。
图2是局部表示由本发明的SOI晶片的制造方法制造而成的SOI晶片的一个实例的概略剖面图。
图3是局部表示由本发明的SOI晶片的制造方法制造而成的SOI晶片的另一个实例的概略剖面图。
图4是表示本发明的另一方式的SOI晶片的制造方法的一个实例的流程图。
图5是实施例1中制造的SOI晶片的SEM照片。
图6是实施例2中制造的SOI晶片的SEM照片。
图7是局部表示由先前的SOI晶片的制造方法制造而成的SOI晶片的概略剖面图。
图8是比较例1中制造的SOI晶片的SEM照片。
具体实施方式
以下，作为实施方式的一个实例，参照附图，对本发明进行详细说明，但本发明并不限定于此实施方式。
图1是表示本发明的SOI晶片的制造方法的一个实例的流程图。
在本发明的制造方法中，首先，如图1(a)所示，准备由硅单晶所构成的结合晶片10与基体晶片11。
结合晶片10和基体晶片11并无特别限定，只要由硅单晶构成即可，例如，为了提高吸杂(gettering)能力等目的，也可以准备在硅单晶晶片中高浓度地包含搀杂物的晶片，它的导电型可以是n型、p型中的任一种。
然后，如图1(b)所示，在结合晶片10的表面形成硅氧化膜12。（基体晶片11上不形成氧化膜。）
此时形成的硅氧化膜12的厚度并无特别限定，并且，作为形成方法，也可以利用例如湿式氧化等热氧化方法来形成。该形成的硅氧化膜12具有在后续工序的离子注入时的隧穿效应防止效果，并且，在贴合后，成为埋入式氧化膜14。
然后，如图1(c)所示，通过硅氧化膜12，离子注入氢和稀有气体中的至少1种气体离子，以在结合晶片10的内部形成离子注入层13。
此时所形成的离子注入层13的深度，反映在剥离后形成的SOI层16的厚度上。因此，通过控制注入能量等来离子注入，可以控制SOI层16的厚度。
然后，如图1(d)所示，例如，在常温清洁的环境下，隔着硅氧化膜12，将结合晶片10的经过离子注入的表面、与基体晶片11的硅单晶的表面贴合。
例如，当制造具有200nm以下的较薄的埋入式氧化膜的SOI晶片等的情况，如本发明，在基体晶片上不形成氧化膜，将形成于结合晶片上的硅氧化膜作为埋入式氧化膜，以防止隧穿效应。
然后，如图1(e)所示，以离子注入层13为界来剥离结合晶片10，藉此来制作SOI晶片15，所述SOI晶片15具有SOI层16，在基体晶片11的外周的平台部18上无氧化膜，并将硅氧化膜12作为埋入式氧化膜14。
例如，如果在Ar等惰性气体环境下，以500℃以上的温度，对贴合的晶片施加30分钟以上热处理，那么通过结晶的重新排列与气泡的凝集，能以离子注入层13为界来将结合晶片10剥离。
另外，在贴合的基体晶片、结合晶片的周边部，存在厚度略微变薄的称作研磨塌边的部分或倒角部，此部分即使在贴合后也并不结合，而是成为未结合部分，由于具有该未结合部分，因此剥离后，在SOI层的周围，出现基体晶片的贴合面仍露出的区域，该区域称作平台部。
然后，如图1(f)所示，以使结构成为SOI晶片15的SOI层16的外周端位于较埋入式氧化膜14的外周端更外侧的方式，进行去除该埋入式氧化膜14的外周部的处理。
埋入式氧化膜14的外周部的去除量，并无特别限定，成为如上所述的悬垂形状的结构即可，例如，如果去除的宽度为后续工序热处理时蚀刻SOI层16所减少的宽度以上，那么可以确实地使埋入式氧化膜14不会因热处理的蚀刻而露出。
此时，去除埋入式氧化膜14的外周部的处理并无特别限定，优选为，例如，通过将SOI晶片15浸渍在含有HF的水溶液中来进行。
如果为含有HF的水溶液，就可以尽可能不蚀刻SOI层16的表面，且有效地蚀刻并去除埋入式氧化膜14的外周部的端面，容易成为上述结构。
然后，如图1(g)所示，在例如外延生长炉内，在包含氢的还原性环境或包含氯化氢气体的环境下，对SOI晶片15进行热处理。
通过此平坦化热处理，可以改善剥离后的SOI层的表面粗糙度，并去除损坏层。此时，虽然进行SOI层的外周部的端面的蚀刻，SOI层的外周部以特定的宽度被蚀刻去除，但是，在本发明中，由于已预先去除埋入式氧化膜的外周部，原本就为悬垂形状，因此，埋入式氧化膜并不会露出至SOI层的外周。
然后，如图1(h)所示，在SOI晶片15的SOI层16表面上形成外延层17。
此时，可以通过例如，在已设定为生长温度的SOI晶片上，供给三氯硅烷(SiHCl3)、二氯硅烷(SiH2Cl2)等生长气体、与作为载气的氢气(H2)，来使硅外延层外延生长。
图2、图3是局部表示利用本发明的制造方法制造而成的SOI晶片的概略剖面图。如图2所示，外延层17从平台部18和SOI层16生长起来并连接生长为一层，因此，可以成为一种不形成外延溪谷且无扬尘的高品质厚膜SOI晶片。并且，即使如图3所示，SOI层16与埋入式氧化膜14的外周端不一致，是成为SOI层16的外周端位于较埋入式氧化膜14的外周端更外侧的结构（悬垂形状），也可以使外延良好地生长。此时，埋入式氧化膜14的外周端部分有时会形成空洞，但是，由于是几微米以下的微小尺寸，因此不影响后续工序。
并且，如上所述的本发明的效果，也可以通过以下所说明的本发明的另一方式的SOI晶片的制造方法来达成。
图4是表示本发明的另一方式的SOI晶片的制造方法的一个实例的流程图。
在图4中的本发明的制造方法中，在将结合晶片10与基体晶片11贴合后剥离来制作SOI晶片15之前的图4(a)至图4(e)的工序，可以与图1(a)至图1(e)的工序同样地进行。
并且，如图4(f)所示，在包含氢的还原性环境或包含氯化氢气体的环境下，对SOI晶片15进行热处理。利用此热处理，SOI层16的表面经过平坦化，且外周部经过蚀刻，而使埋入式氧化膜14的外周部露出。
然后，如图4(g)所示，进行在SOI晶片15的SOI层16的外周处露出的埋入式氧化膜14的去除处理。
此时，可以去除埋入式氧化膜14的至少在外周露出的部分，如图3，可以进一步去除，以成为SOI层16的外周端位于较埋入式氧化膜14的外周端更外侧的结构。
并且，埋入式氧化膜14的露出部分的去除方法并无特别限定，可以通过例如，将SOI晶片15浸渍在含有HF的水溶液中来进行，由此可以有效地蚀刻去除。
然后，如图4(h)所示，在SOI层16的表面形成外延层17。
由于在前述工序中已去除埋入式氧化膜14的露出部分，因此，如图2、图3所示，外延层17良好地形成，可以防止外延溪谷的产生。
如果为如上所述的本发明的SOI晶片的制造方法，就可以制造一种外延生长良好、且高品质的厚膜SOI晶片。
[实施例]
以下，示出实施例和比较例，以便更具体地说明本发明，但是本发明并不限定于这些例子。
（实施例1）
以图1(a)至图1(h)的工序制造SOI晶片。
首先，准备直径300mm、晶体取向<100>的硅单晶晶片，作为结合晶片和基体晶片。仅在结合晶片上，形成厚度为150nm的氧化膜。然后，通过结合晶片的氧化膜，离子注入氢(H+)（注入条件：40keV、5×1016atoms/cm2），以便在结合晶片内部形成离子注入层。然后，在常温下贴合，并以500℃、30分钟、氩环境的条件，进行剥离热处理，剥离结合晶片，从而制作平台部上无氧化膜的SOI晶片（SOI层/BOX层＝300nm/150nm）。
然后，将制作的SOI晶片浸渍在15%HF水溶液中，来蚀刻BOX层。由此，BOX层的外周端形成在较SOI层的外周端更往内侧5μm处。
然后，在外延生长炉内，以1100℃、5分钟、包含氯化氢气体的环境（HCl＝0.5SLM、H2＝50SLM)的条件，进行热处理（HCl蚀刻），蚀刻SOI层表面，至蚀刻裕度为185nm。此时，在热处理后的SOI晶片的SOI层外周处，BOX层并未露出。
然后，使原料气体为二氯硅烷，以1080℃、4分钟的条件，在SOI晶片的SOI层上使外延层生长至膜厚为4μm。
如上所述地制造而成的SOI晶片的SOI层与平台部的边界部分的SEM照片示于图5。如图5所示，SOI层与平台部的边界部分基本没有台阶，可以进行良好的外延生长。
（比较例1）
与实施例1同样地进行，但在热处理（HCl蚀刻）前不进行BOX层的外周部的蚀刻去除（图1(f)），来制造SOI晶片。
在图8中，示出制造的SOI晶片的SOI层与平台部的边界部分的SEM照片。
如图8所示，在SOI层与平台部的边界部分形成溪谷状台阶（外延溪谷）。此种外延溪谷，将造成后续工序中的粒子污染。
（实施例2）
以图4(a)至图4(h)的工序制造SOI晶片。
首先，准备直径300mm、晶体取向<100>的硅单晶晶片，作为结合晶片和基体晶片。仅在结合晶片上，形成厚度为150nm的氧化膜。然后，通过结合晶片的氧化膜，离子注入氢(H+)（注入条件：40keV、5×1016atoms/cm2），以便在结合晶片内部形成离子注入层。然后，常温下贴合，以500℃、30分钟、氩环境的条件，进行剥离热处理，来剥离结合晶片，从而制作平台部上无氧化膜的SOI晶片（SOI层/BOX层＝300nm/150nm）。
然后，以1100℃、5分钟、包含氯化氢气体的环境（HCl＝0.5SLM、H2＝50SLM）的条件，进行热处理（HCl蚀刻），蚀刻SOI层表面，至蚀刻裕度为185nm。由此，BOX层的外周部3μm宽度露出至平台部（SOI层的全部外侧）。
然后，将SOI晶片浸渍在15%HF水溶液中，以蚀刻露出的BOX层。由此，使BOX层的外周端形成在与SOI层的外周端大致相同的位置。
然后，使原料气体为二氯硅烷，以1080℃、4分钟的条件，在SOI晶片的SOI层上使外延层生长，至膜厚为4μm。
如上所述地制造而成的SOI晶片的SOI层与平台部的边界部分的SEM照片示于图6。如图6所示，SOI层与平台部的边界部分不形成台阶，可以进行良好的外延生长。
（比较例2）
与实施例2同样地进行，但热处理（HCl蚀刻）后不进行BOX层的外周部的蚀刻去除（图4(g)），来制造SOI晶片。
关于制造而成的SOI晶片的SOI层与平台部的边界部分的SEM照片，也与比较例1的图8同样地形成外延溪谷。
另外，本发明并不限定于上述实施方式。上述实施方式为例示，具有和本发明的权利要求书中记载的技术思想实质上相同的构成且起到同样的作用效果的技术方案，均包含在本发明的技术范围内。

Claims (4)

1.一种SOI晶片的制造方法，其特征在于，在由硅单晶所构成的结合晶片的表面上形成硅氧化膜，通过该硅氧化膜，离子注入氢和稀有气体中的至少1种气体离子，以在前述结合晶片的内部形成离子注入层，隔着前述硅氧化膜将该结合晶片的经过离子注入的表面、与由硅单晶所构成的基体晶片的表面贴合后，以前述离子注入层为界来剥离前述结合晶片，由此来制作一种在前述基体晶片的外周的平台部上无氧化膜且将前述硅氧化膜作为埋入式氧化膜的SOI晶片；并且，
以使结构成为该SOI晶片的SOI层的外周端位于较前述埋入式氧化膜的外周端更外侧的方式，进行去除该埋入式氧化膜的外周部的处理，然后，在包含氢的还原性环境或包含氯化氢气体的环境下，对前述SOI晶片进行热处理后，在前述SOI层的表面形成外延层。
2.如权利要求1所述的SOI晶片的制造方法，其中，通过将前述SOI晶片浸渍在含有HF的水溶液中，来进行去除前述埋入式氧化膜的外周部的处理。
3.一种SOI晶片的制造方法，其特征在于，在由硅单晶所构成的结合晶片的表面上形成硅氧化膜，通过该硅氧化膜，离子注入氢和稀有气体中的至少1种气体离子，以在前述结合晶片的内部形成离子注入层，隔着前述硅氧化膜将该结合晶片的经过离子注入的表面、与由硅单晶所构成的基体晶片的表面贴合后，以前述离子注入层为界来剥离前述结合晶片，由此来制作一种在前述基体晶片的外周的平台部上无氧化膜且将前述硅氧化膜作为埋入式氧化膜的SOI晶片；并且，
在包含氢的还原性环境或包含氯化氢气体的环境下，对该SOI晶片进行热处理后，进行去除在该SOI晶片的SOI层的外周露出的前述埋入式氧化膜的处理，然后，在前述SOI层的表面形成外延层。
4.如权利要求3所述的SOI晶片的制造方法，其中，通过将前述SOI晶片浸渍在含有HF的水溶液中，来进行去除在前述SOI层的外周露出的埋入式氧化膜的处理。
CN201180061352.2A 2010-12-20 2011-11-18 Soi晶片的制造方法 Active CN103299395B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010283574A JP5477277B2 (ja) 2010-12-20 2010-12-20 Ｓｏｉウェーハの製造方法
JP2010-283574 2010-12-20
PCT/JP2011/006430 WO2012086122A1 (ja) 2010-12-20 2011-11-18 Ｓｏｉウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN103299395A true CN103299395A (zh) 2013-09-11
CN103299395B CN103299395B (zh) 2015-12-16

Family

ID=46313417

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180061352.2A Active CN103299395B (zh) 2010-12-20 2011-11-18 Soi晶片的制造方法

Country Status (6)

Country Link
US (1) US8728912B2 (zh)
EP (1) EP2657955B1 (zh)
JP (1) JP5477277B2 (zh)
KR (1) KR101766799B1 (zh)
CN (1) CN103299395B (zh)
WO (1) WO2012086122A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107615445A (zh) * 2015-06-15 2018-01-19 信越半导体株式会社 绝缘体上硅晶圆的制造方法
CN111668121A (zh) * 2019-03-05 2020-09-15 台湾积体电路制造股份有限公司 晶圆接合结构及其形成方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6200273B2 (ja) * 2013-10-17 2017-09-20 信越半導体株式会社 貼り合わせウェーハの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010046746A1 (en) * 1998-07-07 2001-11-29 Shin-Etsu Handotai Co., Ltd. Method of fabricating an SOI wafer and SOI wafer fabricated by the method
US20080020514A1 (en) * 2006-07-20 2008-01-24 Sumco Corporation Method for producing bonded wafer
CN101124657A (zh) * 2005-02-28 2008-02-13 信越半导体股份有限公司 贴合晶圆的制造方法及贴合晶圆
WO2010098007A1 (ja) * 2009-02-26 2010-09-02 信越半導体株式会社 Ｓｏｉウェーハの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307472A (ja) * 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP4398934B2 (ja) * 2005-02-28 2010-01-13 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP5245380B2 (ja) * 2007-06-21 2013-07-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP2009176860A (ja) * 2008-01-23 2009-08-06 Sumco Corp 貼り合わせウェーハの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010046746A1 (en) * 1998-07-07 2001-11-29 Shin-Etsu Handotai Co., Ltd. Method of fabricating an SOI wafer and SOI wafer fabricated by the method
CN101124657A (zh) * 2005-02-28 2008-02-13 信越半导体股份有限公司 贴合晶圆的制造方法及贴合晶圆
US20080020514A1 (en) * 2006-07-20 2008-01-24 Sumco Corporation Method for producing bonded wafer
WO2010098007A1 (ja) * 2009-02-26 2010-09-02 信越半導体株式会社 Ｓｏｉウェーハの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107615445A (zh) * 2015-06-15 2018-01-19 信越半导体株式会社 绝缘体上硅晶圆的制造方法
CN107615445B (zh) * 2015-06-15 2020-10-30 信越半导体株式会社 绝缘体上硅晶圆的制造方法
CN111668121A (zh) * 2019-03-05 2020-09-15 台湾积体电路制造股份有限公司 晶圆接合结构及其形成方法
CN111668121B (zh) * 2019-03-05 2022-05-27 台湾积体电路制造股份有限公司 晶圆接合结构及其形成方法

Also Published As

Publication number Publication date
EP2657955A1 (en) 2013-10-30
US8728912B2 (en) 2014-05-20
KR101766799B1 (ko) 2017-08-09
WO2012086122A1 (ja) 2012-06-28
EP2657955B1 (en) 2017-01-11
JP5477277B2 (ja) 2014-04-23
CN103299395B (zh) 2015-12-16
KR20140014085A (ko) 2014-02-05
US20130316522A1 (en) 2013-11-28
EP2657955A4 (en) 2014-06-04
JP2012134242A (ja) 2012-07-12

Similar Documents

Publication Publication Date Title
CN100524620C (zh) 半导体衬底及其制造和循环利用的方法
CN101490806B (zh) 剥离晶片的再利用方法
JP5245380B2 (ja) Ｓｏｉウェーハの製造方法
CN101615577B (zh) 外延晶片及其制造方法
JP4552856B2 (ja) Ｓｏｉウェーハの作製方法
CN104025254A (zh) 贴合soi晶片的制造方法
WO2005048331A1 (ja) シリコンエピタキシャルウェーハの製造方法
TWI363388B (zh)
CN103299395B (zh) Soi晶片的制造方法
JP5273150B2 (ja) シリコンエピタキシャルウェーハの製造方法
US8273636B2 (en) Process for the transfer of a thin layer formed in a substrate with vacancy clusters
US20080268621A1 (en) Method for manufacturing compound material wafer and corresponding compound material wafer
US20060138540A1 (en) Semiconductor wafer having a semiconductor layer and an electrically insulating layer beneath it, and process for producing it
US6794227B2 (en) Method of producing an SOI wafer
EP2077576A1 (en) Process for preparing cleaned substrates suitable for epitaxial growth
JP2007250676A (ja) 異種材料の積層基板の製造方法
JP2004349405A (ja) 表面処理方法、シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
CN112951709B (zh) 一种半导体衬底、电子元器件以及半导体衬底的制备方法
JP2006080348A (ja) Ｓｏｉ基板の製造方法及びｓｏｉ基板
JP2004335528A (ja) シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP2007306028A (ja) 半導体装置の製造方法
JP2005268511A (ja) Ｓｏｉ基板の製造方法
JP2006032725A (ja) 半導体ウェーハの酸化膜形成方法
JP2004343046A (ja) ヘテロエピタキシのためのコンプライアント基板、ヘテロエピタキシャル構造、及びコンプライアント基板を製造する方法
JPH10335341A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant