CN101124657A - 贴合晶圆的制造方法及贴合晶圆 - Google Patents

贴合晶圆的制造方法及贴合晶圆 Download PDF

Info

Publication number
CN101124657A
CN101124657A CNA2005800484901A CN200580048490A CN101124657A CN 101124657 A CN101124657 A CN 101124657A CN A2005800484901 A CNA2005800484901 A CN A2005800484901A CN 200580048490 A CN200580048490 A CN 200580048490A CN 101124657 A CN101124657 A CN 101124657A
Authority
CN
China
Prior art keywords
wafer
applying
film
oxide
conjunction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800484901A
Other languages
English (en)
Other versions
CN101124657B (zh
Inventor
武井时男
吉泽重幸
宫崎进
横川功
能登宣彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN101124657A publication Critical patent/CN101124657A/zh
Application granted granted Critical
Publication of CN101124657B publication Critical patent/CN101124657B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明公开一种贴合晶圆制造方法，该贴合晶圆是通过至少贴合基体晶圆以及结合晶圆来制造的，该方法具有对贴合晶圆的外周部的平台部的氧化膜进行蚀刻的步骤，其中对该平台部的氧化膜进行的蚀刻，是一边保持该贴合晶圆使其旋转，一边使用旋转蚀刻来进行的。借此，可提供一种贴合晶圆的制造方法，不会蚀刻到基体晶圆背面的氧化膜，且可有效地对形成在基体晶圆的平台部的氧化膜进行蚀刻。

Description

贴合晶圆的制造方法及贴合晶圆
技术领域
本发明涉及贴合晶圆的制造方法及贴合晶圆，特别涉及一种对形成于贴合晶圆的平台部(terrace)的氧化膜进行蚀刻的方法。
背景技术
高性能元件用的晶圆，是将半导体晶圆与其他晶圆等接合后，对制造元件侧的晶圆进行薄膜化而形成的贴合晶圆。
具体地说，例如准备两片经过镜面研磨的硅晶圆，在晶圆的至少一面上形成氧化膜。接着，将这些晶圆结合后，以200～1200℃的温度进行热处理来提高结合强度。其后，借助对制造元件侧的晶圆(结合晶圆)进行磨削及研磨等，使得结合晶圆达到希望厚度，从而将结合晶圆薄膜化，可以制造出形成有SOI(Silicone On Insulator)层的贴合SOI晶圆。
使结合晶圆薄膜化的方法，除了借助上述磨削、研磨的方法以外，还有一种方法(也称为SMARTCUT(注册商标))，是在贴合前的结合晶圆上预先形成氢离子等的离子注入层，与基体晶圆贴合后，借助在该注入层进行剥离来使结合晶圆薄膜化。
此外在制造贴合晶圆时，也可不使氧化膜介于其间而直接接合硅晶圆之间，还有使用石英、碳化硅、氧化铝等的绝缘性晶圆来作为基体晶圆的情况。
如上所述，制造贴合晶圆时，在所贴合的两片镜面晶圆的周边部，存在有厚度稍薄的称为“研磨塌边”的部分或斜角部，该部分残留有未结合、或是结合力差的未结合部分。对所存在的这类未结合部分，当直接借助磨削等来进行薄膜化时，在该薄膜化步骤中，未结合部分的一部分会剥落。因此，经薄膜化过的结合晶圆的直径会比作为基台的晶圆(基体晶圆)小，或是在周边部形成有连续的微小的凹凸。
将这样的贴合晶圆投入元件工艺时，残余未结合部分会在元件工艺中剥离而发生粒子，造成元件生产率降低。
因此，有专利申请公开一种方法，借助在薄膜化的结合晶圆的上面，以露出周边部的方式，贴上护条来进行蚀刻，预先去除残余未结合的部分(参照日本特开平3-250616号公报)。如此去除未结合部分而成的外周部区域，称为平台部(terrace)。
另一方面，即使是在通过在离子注入层剥离来进行薄膜化的方法中，研磨塌边部分的未结合部在剥离后会变成平台部，与借助磨削、研磨进行薄膜化时相同，存在从薄膜的周边部产生粒子、形成裂缝的问题。因此，有专利申请(参照国际公开WO01/027999)公开一种方法，在剥离后，去除形成基体晶圆上的薄膜的周边部。
但是，借助磨削、研磨进行薄膜化时，在去除未结合部而形成的平台部，会有用于提高结合强度的热处理(结合热处理)等工艺所形成的氧化膜的残渣，因此在元件工艺中存在该氧化膜成为尘埃产生源的问题。对于该问题，有借助对平台进行去除氧化膜处理从而去除氧化膜的方法，例如在去除未结合部分后，将贴合晶圆浸渍在氢氟酸中来去除氧化膜。但是使用该方法时，不只是贴合晶圆的表面(包含平台部)，连背面的氧化膜也会被去除。
另一方面，使氧化膜介于中间而在基体晶圆上形成SOI层的SOI晶圆时，因为基体晶圆的一面形成埋入氧化膜，而在另一面上没有氧化膜，所以会发生翘曲的情形。因此，有在SOI晶圆的背面侧也形成氧化膜以抑制发生翘曲的情形，此时，去除表面侧的氧化膜时，背面侧有保留的必要。
如此，在留下SOI晶圆背面的氧化膜而只去除表面侧的氧化膜时，是采用在使用护条、光致抗蚀剂等遮罩的状态下将SOI晶圆浸渍在氢氟酸中的方法。但是使用此方法时，护条的贴附或剥离、或是光致抗蚀剂的曝光和去除需要花费时间，或是因复杂的缘故而存在操作效率差的问题。此外，因为使用多量的蚀刻液，所以还存在成本高的问题。
在通过在离子注子层剥离来进行薄膜化的方法的情况下，在基体晶圆上形成氧化膜来贴合时，在剥离后的平台部会残留氧化膜，但是若仅在结合晶圆上形成氧化膜来贴合，则在剥离后的平台部，不会残余氧化膜。但是在其后为提高结合强度而在氧化环境下进行热处理时，平台部也会形成氧化膜。
如此，在平台部形成有氧化膜的SOI晶圆的SOI层上，进行外延(epitaxial)成长时，因为在平台部有多晶硅成长，对SOI层的结晶性造成不良影响、或成为产生粒子的重要因素。
然而，成为SOI晶圆的埋入氧化膜(BOX)的硅氧化膜的厚度，取决于所制造元件的用途而异，其中通常使用0.1～2微米左右的范围，例如用在光集成元件等的光波导等的特殊用途时，会有要求氧化膜非常厚(如4微米以上或是10微米以上)的情况。对具有这种极厚的埋入氧化膜的SOI晶圆，要用前述通过在离子注入层剥离而薄膜化的方法来制造时，为了通过氧化膜进行离子注入，必须有极大的离子注入能量，并不实际。因此，采用在基体晶圆侧形成较厚的氧化膜来贴合的方法。此时，在剥离后的平台部会留有极厚的氧化膜，而这会成为导致如上所述问题的原因。
发明内容
鉴于上述问题点而提出本发明，目的是提供一种贴合晶圆制造方法，其可不去除基体晶圆背面的氧化膜，而有效地蚀刻在基体晶圆的平台部所形成的氧化膜。
为了解决上述问题，本发明提供一种贴合晶圆制造方法，其中贴合晶圆是至少贴合基体晶圆、以及结合晶圆来制造的，所述方法具有对贴合晶圆的外周部的平台部(terrace)的氧化膜进行蚀刻的步骤，其中对该平台部的氧化膜进行蚀刻，是一边保持该贴合晶圆使其旋转，一边使用旋转蚀刻来进行的。
如此，如果一边保持该贴合晶圆旋转，一边使用旋转蚀刻来对该平台部的氧化膜进行蚀刻时，蚀刻液会由于离心力往外侧飞散而不会流进晶圆的背面。因此，不会去除晶圆背部的氧化膜，可以效率良好且均匀地蚀刻形成在平台部的氧化膜。而且不必如以往使用护条等来保护晶圆的背面，来防止晶圆的背面被蚀刻液蚀刻，可以减少步骤次数、提升操作效率。
此时，为了制造前述平台部的氧化膜被蚀刻的贴合晶圆，至少使前述基体晶圆与结合晶圆紧密附接，在氧化环境下对其施行热处理来使其结合后，对前述结合晶圆的外周部进行磨削去除至预定厚度，随后，借助蚀刻来去除该结合晶圆外周部的未结合部，如此进行后，进行薄膜化使前述结合晶圆达到希望厚度，对前述未结合部进行蚀刻后、或是对结合晶圆进行薄膜化后，借助旋转蚀刻，可以蚀刻前述平台部的氧化膜。
如此，本发明可用于以下情况：为了前述平台部的氧化膜被蚀刻的贴合晶圆的制造，至少使前述基体晶圆与结合晶圆紧密附接，在氧化环境下对其施行热处理来使其结合后，对前述结合晶圆的外周部进行磨削去除至预定厚度，随后，借助蚀刻来去除该结合晶圆外周部的未结合部，如此进行后，进行薄膜化使前述结合晶圆达到希望厚度，对前述未结合部进行蚀刻后、或是对结合晶圆进行薄膜化后，借助旋转蚀刻来蚀刻前述平台部的氧化膜。
此外，为了前述平台部的氧化膜被蚀刻的贴合晶圆的制造，至少对前述结合晶圆注入离子，使该结合晶圆与基体晶圆紧密附接后，借助在离子注入层剥离前述结合晶圆来进行薄膜化。
如此，本发明还可用于以下情况：为了前述平台部的氧化膜被蚀刻的贴合晶圆的制造，至少对前述结合晶圆注入离子，使该结合晶圆与基体晶圆紧密附接后，在离子注入层剥离前述结合晶圆来进行薄膜化。
此时，前述旋转蚀刻的蚀刻液，以使用HF水溶液为佳。
如此，使用HF水溶液可以有效地蚀刻氧化膜。
此时，前述HF水溶液以使用HF50％水溶液为佳。
如此，蚀刻的蚀刻液若使用HF50％水溶液时，可以高速地进行蚀刻，从而提升操作效率。
此时，前述旋转蚀刻，以直接对前述平台部供给蚀刻液来进行为佳。
如此，前述旋转蚀刻当直接对前述平台部供给蚀刻液来进行时，因为蚀刻液不会流至贴合晶圆的中央部(例如SOI层表面)，即便在SOI层有微小缺陷的情况下，蚀刻液通过SOI层中的微小缺陷而侵蚀BOX的可能性也很小。
此时，以一边对前述贴合晶圆的中央部供给用以保护该中央部的流体来防止蚀刻液，一边进行前述旋转蚀刻为佳。
如此，若一边对前述贴合晶圆的中央部供给用以保护该中央部的流体来防止蚀刻液一边进行前述旋转蚀刻时，因为蚀刻液不会流至前述贴合晶圆的中央部(例如SOI层表面)，即便在SOI层有微小缺陷的情况下，蚀刻液通过SOI层中的微小缺陷而侵蚀BOX的可能性也可进一步减小。
此时，前述流体可以使用水、空气、氮气、惰性气体中的任一种。
如此，对贴合晶圆的中央部供给保护流体来防止蚀刻液时，该流体可以使用水、空气、氮气、惰性气体中的任一种。
此时，可以调节前述旋转蚀刻的处理时间和/或蚀刻液的浓度，来控制在前述基体晶圆的平台部所形成的氧化膜的残余厚度。
如此，借助调节旋转蚀刻的处理时间和/或蚀刻液的浓度，可以按需要任意地控制平台部氧化膜的厚度。
此外，上述贴合前的基体晶圆和结合晶圆，以至少在一面形成有氧化膜的单晶硅晶圆为佳。
如此，本发明方法可用于SOI晶圆的制造中，其中使得由氧化膜构成的绝缘膜介于由单晶硅晶圆构成的基体晶圆与结合晶晶圆之间，并使其贴合而成SOI晶圆。
而且，最好是在进行旋转蚀刻之前，对前述结合晶圆进行薄膜化，并在该结合晶圆的表面形成氧化膜。
如此，万一蚀刻液流至结合晶圆的表面时，也可以确实地防止侵蚀BOX。
此外，最好是进行前述旋转蚀刻后，对前述平台部供给臭氧水。
如此进行时，因为可以使去除氧化膜后的平台部具有亲水性，所以可以抑制粒子的附着。
而且，作为前述贴合晶圆，可以制造SOI晶圆。
如此，本发明可适用于制造SOI晶圆。
此时，可使前述SOI晶圆的SOI层的厚度为0.5微米以下。
如此，在前述SOI晶圆的SOI层的厚度为0.5微米以下较薄的情况下，本发明可以有效地保护BOX。
此时，可在制造前述SOI晶圆之后，在前述SOI晶圆的SOI层表面形成Si或是SiGe的外延层。
如此，若已去除平台部的氧化膜的SOI晶圆，则即便形成Si或SiGe的外延层，还可防止多晶硅的形成，因而不会对SOI层的结晶性有不良影响，可以抑制粒子的发生。
此外，本发明提供一种贴合晶圆，该贴合晶圆是借助上述的贴合晶圆制造方法来制造的。
如此贴合晶圆时，可以留下基体晶圆的背面的氧化膜且可以均匀地蚀刻基体晶圆的平台部的氧化膜，使得平台部的氧化膜在元件工艺时不会成为产生尘埃的来源，从而形成可以抑制翘曲的高品质的贴合晶圆。特别是，可形成能够正确地控制平台部氧化膜的残余厚度的贴合晶圆。
如上所述，依据本发明，借助保持贴合晶圆并进行旋转蚀刻，来蚀刻在基体晶圆的平台部所形成的氧化膜，特别是即便在未使用护条等来保护基体晶圆的背面的情况下，也不会去除背面的氧化膜且可以均匀地蚀刻平台部的氧化膜。借此可有效地使得对晶圆的一面的平台部的氧化膜进行蚀刻所需要的步骤次数比以往减少。
附图说明
图1是说明本发明的贴合晶圆制造方法的一个例子的概略图。
图2是说明本发明的贴合晶圆制造方法可以使用的单片式旋转蚀刻装置。
图3是概略地说明贴合晶圆表面的平台部的氧化膜的构成的剖面图。
图4是显示在旋转蚀刻的各处理时间，在平台部的氧化膜的各别部位的残余厚度的照片。
图5是说明本发明的贴合晶圆的制造方法的一个例子的概略图。
图6是说明本发明的贴合晶圆的制造方法可以使用的单片式旋转蚀刻装置。
具体实施方式
以下详细说明本发明，但是此详细说明用于不限定本发明。
在此，图1是说明本发明的贴合晶圆的制造方法的一个例子的概略图。
在图1，首先准备为了借助贴合来制造SOI晶圆的原料晶圆，包含结合晶圆2及基体晶圆(base wafer)3(图1(a))。结合晶圆及基体晶圆没有特别限定，例如可以使用单晶硅晶圆。
接着，对所准备的单晶硅晶圆的中的结合晶圆2施加热处理，在结合晶圆表面形成氧化膜4(图1(b))。
接着，使形成有该氧化膜的结合晶圆2与基体晶圆3在清洁的环境下紧密附接(图1(c))。在氧化环境下对其进行热处理，来坚固地使结合晶圆2与基体晶圆3结合，成为贴合晶圆1。热处理条件例如可以是在含有氧气或水蒸气的环境下，以200℃～1200℃的温度进行(图1(d))。此时，在结合晶圆2与基体晶圆3坚固地结合的同时，在贴合晶圆1的外表面整体也形成氧化膜(结合氧化膜)5。
在如此结合而成的结合晶圆1的外周部约2毫米处，存在结合晶圆2与基体晶圆3的未结合部。如此的未结合部不仅无法作为制造元件的SOI层使用，且因为在后工艺会剥落而产生各种问题，故有必要加以去除。
去除未结合部，如图1(e)所示，首先是磨削去除有未结合部存在的结合晶圆2的外周部至预定厚度t为止。借助磨削，是因为可以高速地去除，且加工精确度亦佳。
此时，预定厚度t例如可以设定为20～150微米。
接着，进行蚀刻，可以得到如图1(f)所示的已去除结合晶圆2的外周部的未结合部的晶圆。这可以借助将贴合晶圆1浸渍在对单晶硅的蚀刻速度比对氧化膜快很多的蚀刻液中，来简单地进行。亦即，由于结合晶圆2的外周部因磨削使硅可以露出，因而会被蚀刻液蚀刻，但是贴合晶圆的其他部分，因为被氧化膜5覆盖所以不会被蚀刻。如此蚀刻，可以使用KOH、NaOH等所谓的碱性蚀刻液。
借助如此蚀刻，可以形成平台部7。
接着，如图1(g)所示，将结合晶圆2的表面薄膜化至希望的厚度。薄膜化的方法没有限定，例如可以使用通常的磨削、研磨方法。
接着，进行旋转蚀刻来蚀刻形成在基体晶圆3的平台部7的氧化膜。在旋转蚀刻时保持晶圆的方法没有特别限定，例如可以吸附保持基体晶圆3的侧面。进行旋转蚀刻的装置也没有特别的限定，例如可以使用图2所示的装置。使用晶圆保持构件10来吸附保持贴合晶圆1，一边从喷嘴8供给蚀刻液9，一边以高速旋转贴合晶圆1来进行蚀刻。如此，借助使晶圆旋转来进行蚀刻，蚀刻液9即因离心力而往晶圆的外侧飞散，所抛出的蚀刻液9被回收吸附器11回收，不会流进晶圆背面侧。因此，特别是即便未使用护条、光致抗蚀剂等来保护基体晶圆的背面，圆晶背面侧的氧化膜也可以残留而不会被蚀刻。因此，若依据本发明，即无需使用护条等来遮罩晶圆的背面的步骤，因此可以减少步骤次数，能够更有效地蚀刻晶圆一面的平台部的氧化膜。
此外，如上所述，因为蚀刻液不会流进晶圆背面，所以即使旋转蚀刻时进行吸附保持，也只吸附晶圆背面的一部分，不会蚀刻到晶圆背部的氧化膜，所以不会有问题。当然，以覆盖晶圆背部整体或是要残留氧化膜的部分的方式来吸附亦可。
在上述旋转蚀刻中所使用的蚀刻液，只要可以蚀刻氧化膜即可，没有特别限定，例如以HF水溶液为佳。此时，使用HF50％水溶液为更佳。若使用HF50％水溶液，蚀刻速度较快可以进一步提高操作速度。借助如此旋转蚀刻，因为可以用比较高浓度的蚀刻液，即使平台部形成有厚的氧化膜，也可迅速且均匀地以蚀刻来去除。
此外，并非将在基体晶圆的平台部所形成的氧化膜全部去除，还有贴合晶圆要求残余一定厚度的情形。此时，可以借助调节上述旋转蚀刻的处理时间和/或蚀刻液的浓度，来高精确度地控制平台部的氧化膜的残余厚度。虽然通过以往的将整体浸渍在蚀刻液中的方法，即可以去除氧化膜的整体，但是不容易高精确地控制成预定厚度，然而本发明可以容易地达成目标厚度。此时，若还能够控制蚀刻液的温度，则可更正确地控制蚀刻速度。
如上所述，本发明可以制造一种具有SOI层6，在基体晶圆侧具有氧化膜5，且已去除平台部7的氧化膜的贴合晶圆(图1(h))。
此外，上述方法是在使结合晶圆2的表面薄膜化后，再进行旋转蚀刻，但是本发明不限定于此种方式。也可以在蚀刻未结合部后，再进行旋转蚀刻，随后进行薄膜化。
而且，上述方法是在结合晶圆2上形成氧化膜4后，将结合晶圆2与基体晶圆3紧密附接，但是也可以在基体晶圆3上形成氧化膜4，从而将结合晶圆与基体晶圆紧密附接。也有在结合晶圆与基体晶圆这两个晶圆上均形成氧化膜后进行紧密附接的情形。而且也可以不使氧化膜介入结合晶圆与基体晶圆之间而将结合晶圆与基体晶圆直接紧密附接。此外，本发明方法所使用的基体晶圆和结合晶圆不限定是单晶硅晶圆。
接着，作为与上述不同的本发明的实施方案的一个例子，一边参照图5，一边说明使用氢离子剥离法(SMART CUT法(注册商标))，来制造SOI晶圆的情形。
首先，在图5的步骤(a)，准备两片硅镜面晶圆，准备符合元件规格的作为基台的基体晶圆21、及作为SOI层的结合晶圆22。
接着，步骤(b)是对其中晶圆，在此是对基体晶圆21的至少一面进行热氧化，在基体晶圆21的表面形成厚度约0.1微米～2.0微米的氧化膜23。按照用途，也可以形成4.0微米以上的氧化膜。
步骤(c)是对结合晶圆22的一面注入氢离子或稀有气体离子的至少其中一种，在此是注入氢离子，在离子的平均进入深度处，形成与表面平行的微小气泡层(封入层)24，此注入温度以25～450℃为佳。
步骤(d)是使氧化膜介于中间，使已注入氢离子的结合晶圆22的氢离子注入面与基体晶圆21重叠接合的步骤；在常温的清洁环境下，借助使两片硅晶圆的表面之间接触，不必使用粘合剂也可使晶圆之间粘合。
接着，步骤(e)是剥离步骤，即借助以封入层24作为界线来进行剥离，分离出剥离晶圆25以及SOI晶圆26的步骤，其中SOI晶圆26由基体晶圆21、在基体晶圆21上形成的SOI层27、及介于SOI层27与基体晶圆21之间的氧化膜23构成；例如在惰性气体环境下，以约500℃以上的温度施加热处理时，借助结晶的再排列和气泡凝聚，即可分离出剥离晶圆25以及SOI晶圆26(SOI层27+氧化膜23+基体晶圆21)。
此外，在步骤(d)，若借助对用于将两晶圆紧密附接的面进行等离子体处理来提高紧密附接强度时，紧密附接后不必进行热处理也可以在封入层24进行机械性剥离。
借助以上的接合步骤及剥离步骤，即步骤(d)、(e)结合而成的晶圆之间的结合力，因为还不足以直接用在元件工艺中，所以对SOI晶圆26施行高温热处理的结合热处理，将其作成具有充分结合强度的晶圆。该热处理例如在惰性气体环境或氧化性气体环境下(在此是氧化性气体环境下)、以1050℃～1200℃进行30分钟至2小时的范围为佳。
借助进行如此的结合热处理步骤(f)，在SOI层27的表面形成氧化膜31的同时，基体晶圆背面及平台部30的氧化膜也变厚。
如上所述，在进行结合热处理(f)后，接着，在旋转蚀刻(g)步骤，去除平台部30的氧化膜。
进行旋转蚀刻的装置没有特别限定，可以使用前述装置，其他的例子，例如可以使用图6所示的装置。使用晶圆保持构件10吸附保持SOI晶圆26，将蚀刻液9从喷嘴8直接供给至平台部，且一边对SOI晶圆中央部供给用以保护该中央部的流体12，来防止蚀刻液9流至SOI晶圆中央部，一边高速旋转SOI晶圆26来进行旋转蚀刻。
如上所述，若对平台部直接供给蚀刻液来进行旋转蚀刻，因为蚀刻液不会流至SOI层表面，所以即便SOI层是0.5微米以下的薄膜，蚀刻液通过SOI层中的微小缺陷而侵蚀BOX的可能性也很小。此外，如此进行旋转蚀刻，因为若一边对贴合晶圆的中央部供给保护流体12以防止蚀刻液流至中央部，一边进行蚀刻，则蚀刻液流至SOI层表面的可能性进一步减少，即便SOI层是0.5微米以下的薄层，蚀刻液通过SOI层中的微小缺陷而侵蚀BOX的可能性也会更小。此外，上述流体12没有特别限定，例如可以使用水、空、氮气、惰性气体中的任一种。
此外，如图6所示，若在进行旋转蚀刻步骤(g)之前，对结合晶圆进行薄膜化，在该结合晶圆表面(SOI层27的表面)形成氧化膜31时，在旋转蚀刻步骤(g)，即使万一蚀刻液9流进SOI层27的表面，也可确实地防止侵蚀BOX。
使用旋转蚀刻，借助旋转晶圆来进行蚀刻，蚀刻液9因离心力飞散至晶圆的外侧，所抛出的蚀刻液9被回收吸附器11回收，不会流进晶圆背面侧。因此，特别是即便不使用护条、光致抗蚀剂等来保护基体晶圆的背面，晶圆背面侧的氧化膜也可以残留而不会被地蚀刻。因此，若依据本发明，即无需使用护条等来遮罩晶圆的背面，因而可以减少步骤次数，能够更有效地蚀刻晶圆一面的平台部的氧化膜。
此外，如此地进行前述旋转蚀刻后，若对平台部30供给臭氧水，则因为可以使去除氧化膜后的平台部具有亲水性，可以抑制粒子的附着。
借助以上的步骤(a)～(g)，可以制造在平台部没有氧化膜的SOI晶圆。
而且，上述方法，是在基体晶圆形成氧化膜后，使基体晶圆紧密附接结合晶圆，但是也可以在结合晶圆形成氧化膜来紧密附接，也可以在基体晶圆和结合晶圆均形成氧化膜后将它们紧密附接。
此外，如此地制造SOI晶圆后，可在SOI晶圆的SOI层表面形成Si或SiGe的外延层。如果是上述的经去除平台部的氧化膜而形成的SOI晶圆，则因为氧化膜未露出，因而即使形成Si或SiGe的外延层，也可以防止多晶硅的形成，而不会对SOI层造成不良影响，可以抑制粒子的产生。
而且，如上所述，使用本发明的贴合晶圆制造方法，即便SOI层是0.5微米以下的薄层，在旋转蚀刻时，蚀刻液通过SOI层中的微小缺陷而侵蚀BOX的可能性也很小，可以制造SOI层的厚度为0.5微米以下的高品质的SOI晶圆。
此外，使用以上制造方法而得到的贴合晶圆，是可以既照原样留下基体晶圆背面的氧化膜，又使得形成于基体晶圆平台部的氧化膜被蚀刻的晶圆。因此，能够作出其平台部的氧化膜在元件工艺时不会成为产生尘埃的来源，且可抑制翘曲的高品质的贴合晶圆。而且，也能够作出其平台部氧化膜的厚度符合希望厚度的晶圆。
[实施例]
以下，说明本发明的实施例，但是这些实施例不用于限定本发明。
(实施例1)
首先准备直径200毫米、导电型p型、电阻率4～6Ω·cm的经镜面研磨过的CZ晶圆，分别作为基体晶圆和结合晶圆。接着，将这些晶圆依照第1图的(a)～(c)的步骤进行紧密附接，在1150℃、氧气环境下，进行结合热处理3小时，制造如图1(d)的贴合晶圆1。
接着，如图1(e)，使用磨削装置对结合晶圆2的外周部，从晶圆的外周方向往中心进行磨削。厚度t为50微米。
接着，借助蚀刻，去除结合晶圆2的外周部的未结合部。该蚀刻的蚀刻液是使用NaOH，将晶圆整体浸渍在NaOH中来进行蚀刻。蚀刻量为90微米，得到图1(f)所示的晶圆。
接着，使用平面磨削装置及单面研磨装置，磨削、研磨结合晶圆2的表面，来进行薄膜化，从而形成SOI层6。得到图1(g)所示的晶圆。
此时，在贴合晶圆表面的平台部表面的氧化膜的构成，如图3所示。区域a的氧化膜只由结合晶圆2的氧化膜(埋入氧化膜)4构成。区域b除了该埋入氧化膜4以外，存在有结合晶圆与基体晶圆的结合热处理时所产生的氧化膜(结合氧化膜)5，整体形成比区域a更厚的氧化膜。区域c的氧化膜只由结合氧化膜5构成。
吸附保持上述贴合晶圆的基体晶圆侧，进行旋转蚀刻。蚀刻液使用50％HF水溶液。蚀刻时间为0～80秒，调查每隔一定时间的区域a～c的氧化膜厚度。所得到的结果如图4所示。图4是摄影晶圆的平台部而成的图，显示从照片下端的SOI层至上面的斜角部的各别区域的氧化膜厚度。
从以上结果可以清楚知道，吸附保持贴合晶圆的基体晶圆侧，进行旋转蚀刻80秒，可以完全去除在基体晶圆的平台部所形成的氧化膜。此外，借助改变旋转蚀刻的处理时间，可以控制在晶圆的平台部的氧化膜的残余厚度，可以制造出具有被要求的任意的平台部氧化膜厚度的贴合晶圆。
(实施例2)
首先准备直径200毫米、导电型为p型、电阻率4～6Ω·cm的经镜面研磨过的CZ晶圆，分别作为基体晶圆和结合晶圆。接着，将上述晶圆依照图5所示在基体晶圆形成5微米的氧化膜，使用SMART CUT法(注册商标)，将结合晶圆的Si层转印至基体晶圆，得到SOI晶圆。随后，进行稳定化热处理。
此时，在SOI晶圆的平台部，因为存在5微米的氧化膜，使用图6所示装置借助旋转蚀刻去除该氧化膜。蚀刻液使用50％HF水溶液，将蚀刻液直接供给至平台部5分钟来去除平台部的氧化膜。此外，在旋转蚀刻中，对SOI晶圆的中央部供给作为保护流体12的纯水，来防止蚀刻液流至SOI层。随后，洗涤2分钟来去除HF水溶液。洗涤后，进行旋转干燥。
随后，借助去除SOI层的氧化膜31、进行研磨表面、使SOI层平坦化，即可得到SOI晶圆。
如此进行所得到的SOI晶圆，在旋转蚀刻中，HF不会通过在SOI层中的微小缺陷而侵蚀BOX，可以确认具有非常高的品质。
(实施例3)
首先准备直径200毫米、导电型为p型、电阻率4～6Ω·cm的经镜面研磨过的CZ晶圆，分别作为基体晶圆和结合晶圆。接着，将上述晶圆依照图5所示在基体晶圆形成400纳米的氧化膜，使用SMART CUT法(注册商标)，将结合晶圆的Si层转印至基体晶圆，得到SOI晶圆。随后，进行稳定化热处理。
此时，因为在SOI晶圆的平台部存在400纳米的氧化膜，使用图6所示装置借助旋转蚀刻去除该氧化膜。蚀刻液使用50％HF水溶液，将蚀刻液直接供给至平台部1分钟来去除平台部的氧化膜。此外，在旋转蚀刻中，对SOI晶圆的中央部供给作为保护流体12的纯水，来防止蚀刻液流至SOI层。随后，洗涤30秒来去除HF水溶液。洗涤后，进行旋转干燥。
随后，借助去除SOI层的氧化膜31、进行研磨表面、使SOI层平坦化，即可得到SOI层为200纳米、BOX层为400纳米的SOI晶圆。
随后，进行Si外延成长，得到最后SOI层厚度为1000纳米的SOI晶圆。
如此进行所得到的SOI晶圆，在旋转蚀刻中，HF不会通过在SOI层中的微小缺陷而侵蚀BOX；此外，因为去除平台部的氧化膜并已进行外延成长，在平台部未形成多晶硅，所以确认可得到品质非常高且具有厚度的SOI层的SOI晶圆。
此外，本发明并不被限定于上述实施形态。上述实施方案仅是例示而已，任何与本发明的权利要求范围所记载的技术思想实质上具有同一构成、同样作用效果的任何方案均应包含在本发明的范围内。
例如，上述实施方案是使用磨削、研磨或是离子注入剥离法来进行薄膜化，但是也可以使用蚀刻及其他方法来进行薄膜化。

Claims (16)

1.一种贴合晶圆制造方法，该贴合晶圆是通过至少贴合基体晶圆以及结合晶圆来制造的，所述方法具有对贴合晶圆的外周部的平台部的氧化膜进行蚀刻的步骤，其特征在于：对该平台部的氧化膜进行的蚀刻，是一边保持该贴合晶圆使其旋转，一边使用旋转蚀刻来进行的。
2.如权利要求1所述的贴合晶圆制造方法，其特征在于：为了蚀刻所述平台部的氧化膜的贴合晶圆的制造，至少使所述基体晶圆与结合晶圆紧密附接，在氧化环境下施行热处理来使所述基体晶圆与结合晶圆结合后，对所述结合晶圆的外周部进行磨削去除至预定厚度，随后，借助蚀刻来去除该结合晶圆的外周部的未结合部，如此进行后，进行薄膜化使得所述结合晶圆达到希望厚度，对所述未结合部进行蚀刻后、或是对结合晶圆进行薄膜化后，借助旋转蚀刻，来蚀刻所述平台部的氧化膜。
3.如权利要求1所述的贴合晶圆制造方法，其特征在于：为了蚀刻所制造的所述贴合晶圆的平台部的氧化膜，至少对所述结合晶圆注入离子，使该结合晶圆与基体晶圆紧密附接后，通过在离子注入层剥离所述结合晶圆来进行薄膜化。
4.如权利要求1～3中任一项所述的贴合晶圆制造方法，其特征在于：该旋转蚀刻的蚀刻液使用HF水溶液。
5.如权利要求4所述的贴合晶圆制造方法，其特征在于：该HF水溶液使用HF50％水溶液。
6.如权利要求1～5中任一项所述的贴合晶圆制造方法，其特征在于：该旋转蚀刻是直接对所述平台部供给蚀刻液来进行的。
7.如权利要求6所述的贴合晶圆制造方法，其特征在于：一边对所述贴合晶圆的中央部供给用以保护该中央部的流体来防止蚀刻液，一边进行所述旋转蚀刻。
8.如权利要求7所述的贴合晶圆制造方法，其特征在于：该流体使用水、空气、氮气、惰性气体中的任一种。
9.如权利要求1～8中任一项所述的贴合晶圆制造方法，其特征在于：调节所述旋转蚀刻的处理时间和/或蚀刻液的浓度，来控制在所述基体晶圆的平台部所形成的氧化膜的残余厚度。
10.如权利要求1～9中任一项所述的贴合晶圆制造方法，其特征在于：贴合前的所述基体晶圆和结合晶圆是至少在一面形成有氧化膜的单晶硅晶圆。
11.如权利要求1～10中任一项所述的贴合晶圆制造方法，其特征在于：在进行旋转蚀刻之前，对所述结合晶圆进行薄膜化，并在该结合晶圆的表面形成氧化膜。
12.如权利要求1～11中任一项所述的贴合晶圆制造方法，其特征在于：进行所述旋转蚀刻后，对所述平台部供给臭氧水。
13.如权利要求1～12中任一项所述的贴合晶圆制造方法，其特征在于：该贴合晶圆是制造的SOI晶圆。
14.如权利要求13所述的贴合晶圆制造方法，其特征在于：该SOI晶圆的SOI层的厚度为0.5微米以下。
15.如权利要求13或14所述的贴合晶圆制造方法，其特征在于：在制造该SOI晶圆后，在所述SOI晶圆的SOI层表面，形成Si或SiGe的外延层。
16.一种贴合晶圆，是用如权利要求1～15中任一项所述的贴合晶圆制造方法制成的。
CN2005800484901A 2005-02-28 2005-11-02 贴合晶圆的制造方法及贴合晶圆 Active CN101124657B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP054718/2005 2005-02-28
JP2005054718 2005-02-28
PCT/JP2005/020202 WO2006092886A1 (ja) 2005-02-28 2005-11-02 貼り合わせウエーハの製造方法及び貼り合わせウエーハ

Publications (2)

Publication Number Publication Date
CN101124657A true CN101124657A (zh) 2008-02-13
CN101124657B CN101124657B (zh) 2010-04-14

Family

ID=36940930

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800484901A Active CN101124657B (zh) 2005-02-28 2005-11-02 贴合晶圆的制造方法及贴合晶圆

Country Status (6)

Country Link
US (1) US20080315349A1 (zh)
EP (1) EP1855309A4 (zh)
KR (1) KR101151458B1 (zh)
CN (1) CN101124657B (zh)
TW (1) TW200631068A (zh)
WO (1) WO2006092886A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102326227A (zh) * 2009-02-26 2012-01-18 信越半导体股份有限公司 Soi晶片的制造方法
CN102598243A (zh) * 2009-10-30 2012-07-18 索泰克公司 控制绝缘体上半导体型结构中应力分布的方法及对应结构
CN103299395A (zh) * 2010-12-20 2013-09-11 信越半导体股份有限公司 Soi晶片的制造方法
CN104620384A (zh) * 2012-11-21 2015-05-13 信越半导体株式会社 Soi晶圆的制造方法
CN104885190A (zh) * 2012-12-14 2015-09-02 信越半导体株式会社 Soi晶圆的制造方法
US9673085B2 (en) 2012-09-03 2017-06-06 Shin-Etsu Handotai Co., Ltd. Method for manufacturing SOI wafer
CN110942986A (zh) * 2018-09-21 2020-03-31 胜高股份有限公司 形成于硅晶圆的表面的氧化膜的去除方法
CN114946014A (zh) * 2019-12-13 2022-08-26 环球晶圆股份有限公司 从soi结构移除氧化物膜的方法及制备soi结构的方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124100A (ja) * 2006-11-09 2008-05-29 Nec Electronics Corp 半導体装置の製造方法
JP5272329B2 (ja) * 2007-05-22 2013-08-28 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP5245380B2 (ja) * 2007-06-21 2013-07-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP2009054837A (ja) * 2007-08-28 2009-03-12 Sumco Corp Ｓｉｍｏｘウェーハ製造方法およびｓｉｍｏｘウェーハ
JP5465830B2 (ja) * 2007-11-27 2014-04-09 信越化学工業株式会社 貼り合わせ基板の製造方法
US7972969B2 (en) * 2008-03-06 2011-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for thinning a substrate
CN101981664B (zh) 2008-03-31 2013-08-28 Memc电子材料有限公司 蚀刻硅晶片边缘的方法
WO2010059556A1 (en) 2008-11-19 2010-05-27 Memc Electronic Materials, Inc. Method and system for stripping the edge of a semiconductor wafer
EP2461359B1 (en) * 2009-07-10 2017-02-08 Shanghai Simgui Technology Co., Ltd Method for forming substrate with insulating buried layer
US8080464B2 (en) 2009-12-29 2011-12-20 MEMC Electronics Materials, Inc, Methods for processing silicon on insulator wafers
FR2957189B1 (fr) 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage post meulage.
FR2957190B1 (fr) * 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage par effets thermomecaniques.
KR101339580B1 (ko) * 2012-01-27 2013-12-10 주식회사 엘지실트론 소이 웨이퍼의 에피층 제조방법
US8853054B2 (en) 2012-03-06 2014-10-07 Sunedison Semiconductor Limited Method of manufacturing silicon-on-insulator wafers
EP2945185A1 (en) * 2013-11-06 2015-11-18 Azzurro Semiconductors AG Epitaxial wafers avoiding edge melt-back-etching and method for fabricating the same
EP3221884B1 (en) * 2014-11-18 2022-06-01 GlobalWafers Co., Ltd. High resistivity semiconductor-on-insulator wafers with charge trapping layers and method of manufacturing thereof
JP6473970B2 (ja) 2015-10-28 2019-02-27 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6879223B2 (ja) * 2018-01-18 2021-06-02 株式会社Sumco 貼り合わせウェーハの製造方法
JP7339056B2 (ja) * 2019-07-31 2023-09-05 グローバルウェーハズ・ジャパン株式会社 貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法
CN111048626B (zh) * 2019-12-26 2021-06-29 中国科学院微电子研究所 硅基光电探测器的制造方法
CN117241654A (zh) * 2023-11-14 2023-12-15 北京青禾晶元半导体科技有限责任公司 一种基于机械减薄技术制备复合压电衬底的方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02185032A (ja) * 1989-01-11 1990-07-19 Nec Corp エッチング方法及びエッチング装置
JPH0719737B2 (ja) * 1990-02-28 1995-03-06 信越半導体株式会社 Ｓ０１基板の製造方法
JPH0719739B2 (ja) * 1990-09-10 1995-03-06 信越半導体株式会社 接合ウェーハの製造方法
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH08107091A (ja) * 1994-09-30 1996-04-23 Kyushu Komatsu Denshi Kk Ｓｏｉ基板の製法
JPH0917984A (ja) * 1995-06-29 1997-01-17 Sumitomo Sitix Corp 貼り合わせｓｏｉ基板の製造方法
JPH0964321A (ja) * 1995-08-24 1997-03-07 Komatsu Electron Metals Co Ltd Ｓｏｉ基板の製造方法
US6090688A (en) * 1996-11-15 2000-07-18 Komatsu Electronic Metals Co., Ltd. Method for fabricating an SOI substrate
JPH10223497A (ja) * 1997-01-31 1998-08-21 Shin Etsu Handotai Co Ltd 貼り合わせ基板の作製方法
US6265328B1 (en) * 1998-01-30 2001-07-24 Silicon Genesis Corporation Wafer edge engineering method and device
JP3635200B2 (ja) * 1998-06-04 2005-04-06 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP3319397B2 (ja) * 1998-07-07 2002-08-26 信越半導体株式会社 半導体製造装置およびこれを用いたエピタキシャルウェーハの製造方法
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
WO2001027999A1 (fr) * 1999-10-14 2001-04-19 Shin-Etsu Handotai Co., Ltd. Procede de production de tranches collees et tranche collee
JP3771440B2 (ja) * 2000-12-04 2006-04-26 大日本スクリーン製造株式会社 ベベルエッチング装置
JP2004056046A (ja) * 2002-07-24 2004-02-19 Disco Abrasive Syst Ltd Ｓｏｉ基板の加工方法
US20040226654A1 (en) * 2002-12-17 2004-11-18 Akihisa Hongo Substrate processing apparatus and substrate processing method

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102326227A (zh) * 2009-02-26 2012-01-18 信越半导体股份有限公司 Soi晶片的制造方法
CN102598243A (zh) * 2009-10-30 2012-07-18 索泰克公司 控制绝缘体上半导体型结构中应力分布的方法及对应结构
CN103299395A (zh) * 2010-12-20 2013-09-11 信越半导体股份有限公司 Soi晶片的制造方法
CN103299395B (zh) * 2010-12-20 2015-12-16 信越半导体股份有限公司 Soi晶片的制造方法
US9673085B2 (en) 2012-09-03 2017-06-06 Shin-Etsu Handotai Co., Ltd. Method for manufacturing SOI wafer
CN104603910B (zh) * 2012-09-03 2017-08-11 信越半导体株式会社 Soi晶圆的制造方法
CN104620384A (zh) * 2012-11-21 2015-05-13 信越半导体株式会社 Soi晶圆的制造方法
CN104620384B (zh) * 2012-11-21 2017-06-06 信越半导体株式会社 Soi晶圆的制造方法
CN104885190A (zh) * 2012-12-14 2015-09-02 信越半导体株式会社 Soi晶圆的制造方法
CN104885190B (zh) * 2012-12-14 2018-01-02 信越半导体株式会社 Soi晶圆的制造方法
CN110942986A (zh) * 2018-09-21 2020-03-31 胜高股份有限公司 形成于硅晶圆的表面的氧化膜的去除方法
CN114946014A (zh) * 2019-12-13 2022-08-26 环球晶圆股份有限公司 从soi结构移除氧化物膜的方法及制备soi结构的方法

Also Published As

Publication number Publication date
TW200631068A (en) 2006-09-01
EP1855309A4 (en) 2010-11-17
WO2006092886A1 (ja) 2006-09-08
EP1855309A1 (en) 2007-11-14
CN101124657B (zh) 2010-04-14
KR20070116224A (ko) 2007-12-07
KR101151458B1 (ko) 2012-06-01
US20080315349A1 (en) 2008-12-25

Similar Documents

Publication Publication Date Title
CN101124657B (zh) 贴合晶圆的制造方法及贴合晶圆
JP4398934B2 (ja) Ｓｏｉウエーハの製造方法
TWI452631B (zh) Fabrication method of silicon film transfer insulating wafers
US7790565B2 (en) Semiconductor on glass insulator made using improved thinning process
KR100796831B1 (ko) 빈 자리 클러스터를 가지는 기판에서 형성된 박층 이송방법
US9093498B2 (en) Method for manufacturing bonded wafer
CN101490806B (zh) 剥离晶片的再利用方法
JP5245380B2 (ja) Ｓｏｉウェーハの製造方法
EP2402983B1 (en) Method for manufacturing soi wafer
US8288251B2 (en) Method for preparing SOI substrate having backside sandblasted
US20080057678A1 (en) Semiconductor on glass insulator made using improved hydrogen reduction process
CN102130037B (zh) 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法
KR101071509B1 (ko) 접합 웨이퍼 제조 방법
KR20110052456A (ko) 웨이퍼 접합 방법
TWI609434B (zh) SOS substrate manufacturing method and SOS substrate
JPH0917984A (ja) 貼り合わせｓｏｉ基板の製造方法
US6794227B2 (en) Method of producing an SOI wafer
CN105264641A (zh) 贴合晶圆的制造方法
CN101145512A (zh) 贴合晶片的制造方法
JP3945130B2 (ja) 張り合わせ誘電体分離ウェーハの製造方法
CN117672813A (zh) 一种硅片的制备方法及硅片
JPH06216136A (ja) 半導体基板およびその製造方法
JP4153810B2 (ja) Ｓｏｉウェーハの製造方法
JP2004363182A (ja) 貼り合わせ誘電体分離ウェーハおよびその製造方法
JPH05234985A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant