CN104885190A - Soi晶圆的制造方法 - Google Patents

Soi晶圆的制造方法 Download PDF

Info

Publication number
CN104885190A
CN104885190A CN201380064933.0A CN201380064933A CN104885190A CN 104885190 A CN104885190 A CN 104885190A CN 201380064933 A CN201380064933 A CN 201380064933A CN 104885190 A CN104885190 A CN 104885190A
Authority
CN
China
Prior art keywords
film
wafer
oxide
bonded wafers
soi wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380064933.0A
Other languages
English (en)
Other versions
CN104885190B (zh
Inventor
阿贺浩司
横川功
石塚徹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN104885190A publication Critical patent/CN104885190A/zh
Application granted granted Critical
Publication of CN104885190B publication Critical patent/CN104885190B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及一种SOI晶圆的制造方法，从由半导体单晶基板构成的接合晶圆的表面，将氢气及稀有气体中一种以上的气体离子进行离子注入，形成离子注入层，在将该接合晶圆的进行过离子注入的表面与基底晶圆表面通过氧化膜进行贴合后，用热处理炉进行剥离热处理，在所述离子注入层剥离接合晶圆，由此制作SOI晶圆，在该SOI晶圆的制造方法中，在所述剥离热处理后，在以低于3.0℃/min的降温速度降温至250℃以下后，将剥离后的SOI晶圆及接合晶圆从热处理炉中取出。由此，提供一种能够制造擦痕及SOI膜厚异常被抑制的SOI晶圆的方法。

Description

SOI晶圆的制造方法
技术领域
本发明涉及一种通过离子注入剥离法来制造SOI晶圆的方法。
背景技术
在基于离子注入剥离法的SOI晶圆的制作中，将形成SOI层(绝缘体硅(Silicon On Insulator)层，广义上为绝缘体半导体(Semiconductor On Insulator))的接合晶圆与基底晶圆通过氧化膜进行贴合之后，在离子注入层进行为了进行剥离的热处理(剥离热处理)而剥离时，刚剥离后的SOI晶圆的SOI层表面(剥离面)与接合晶圆的表面(剥离面)在彼此相对的状态下，向进行了剥离热处理的热处理炉外取出(参照专利文献1等)。
在接合晶圆上形成氧化膜，并与基底晶圆贴合来制作SOI晶圆的情况下，SOI晶圆由于从接合晶圆表面通过剥离热处理复制的隐埋氧化膜，剥离面侧呈凸状翘曲，另一方面，由于剥离后的接合晶圆上没有表面氧化膜，氧化膜仅在背面残留，因此剥离面侧与SOI晶圆相反地呈凹状翘曲。翘曲的尺寸根据复制的氧化膜的厚度而变化，但由于SOI晶圆与剥离后的接合晶圆为相同程度，因此，晶圆之间难以发生接触。
但是，由于实际中也存在晶圆加工时的翘曲形状的影响，因此例如在接合晶圆加工时的晶圆形状为凸状的情况下，剥离后的接合晶圆成为从背面氧化膜的影响导致的凹状抵除晶圆加工时的凸状而成的形状。
在该情况下，在SOI晶圆与剥离后的接合晶圆的翘曲形状上发生不匹配，与SOI晶圆的凸状翘曲的尺寸相比，剥离后的接合晶圆的凹状翘曲的尺寸小。
此外，在通过例如注入氢离子和氦离子这两种离子来进行为了形成使剥离发生的离子注入层的离子注入，所谓通过共同注入进行的离子注入剥离法中，由于在氢离子的注入层发生剥离，若使氦离子的注入层比氢离子的注入层深，则氢离子的注入层被SOI侧和剥离后的接合晶圆分割，但氦离子的注入层在剥离后仍残留在接合晶圆上。在该情况下，由于存在氦离子注入层，在剥离后的接合晶圆上向凸侧翘曲的力作用，因此发生与SOI晶圆的翘曲形状的不匹配。
现有技术文献
专利文献
专利文献1：日本专利公开2009-283582号公报
发明内容
(一)要解决的技术问题
本发明人等对使用如上所述的离子注入剥离法的SOI晶圆的制造方法进行了深入研究。其结果如图4所示，得知在所制造的SOI晶圆中，在SOI晶圆中央部SOI产生膜厚薄的部分的SOI膜厚异常，或者在该薄膜部发生擦痕。
因此，本发明是鉴于上述问题而完成的，其目的在于提供一种能够制造擦痕及SOI膜厚异常被抑制的SOI晶圆的方法。
(二)技术方案
为了实现上述目的，本发明提供一种SOI晶圆的制造方法，其从由半导体单晶基板构成的接合晶圆的表面，将氢气及稀有气体中一种以上的气体离子进行离子注入来形成离子注入层，在将该接合晶圆的进行过离子注入的表面与基底晶圆表面通过氧化膜进行贴合后，用热处理炉进行剥离热处理，在所述离子注入层剥离接合晶圆，由此制作SOI晶圆，其特征在于，在所述剥离热处理后，在以低于3.0℃/min的降温速度降温至250℃以下后，将剥离后的SOI晶圆及接合晶圆从热处理炉中取出。
在本发明中，首先，由于将从热处理炉的取出温度设为250℃以下，因此能够抑制取出时形成氧化膜。即使由于不匹配，在SOI晶圆的凸状顶端部与剥离后的接合晶圆接触，由于最初取出时形成氧化膜在晶圆整个表面上被抑制，因此能够防止发生如现有那样的在SOI晶圆的凸状顶端部上的膜厚异常。
此外，在本发明中，由于将降温速度设为低于3.0℃/min，因此能够将降温中的晶圆面内的温度分布抑制为小，因此，能够减少伴随温度分布的晶圆变形。因此能够抑制发生SOI晶圆的擦痕。
这样，通过本发明能够得到抑制了擦痕及膜厚分布异常的SOI晶圆。
此时，作为形成所述离子注入层的接合晶圆，可以准备具有比表面氧化膜要厚的背面氧化膜的半导体单晶基板，通过该表面氧化膜进行所述离子注入。
如果这样做，由于氧化膜的膜厚差使剥离后的接合晶圆呈凹状，因此能够防止SOI晶圆与剥离后的接合晶圆间的翘曲形状不匹配，进一步抑制因接触导致的擦痕或SOI膜厚异常的发生。
此外，作为具有比所述表面氧化膜要厚的背面氧化膜的半导体单晶基板，可以使用通过如下方法制作的晶圆，即，在半导体单晶基板的整个表面形成热氧化膜后，通过去除表面侧的热氧化膜，来制作仅在背面侧具有热氧化膜的半导体单晶基板，通过对该仅在背面侧具有热氧化膜的半导体单晶基板进行热氧化来制作晶圆。
如果这样做，则能够适当设定作为贴合面的表面侧的氧化膜与背面侧的氧化膜之间的膜厚差。
此外，可以在对所述仅在背面侧具有热氧化膜的半导体单晶基板进行热氧化前，对去除了热氧化膜的表面侧进行研磨。
如果这样做，则能够抑制贴合时的不良。
此外，作为具有比所述表面氧化膜要厚的背面氧化膜的半导体单晶基板，可以使用对在离子注入层剥离后的接合晶圆进行再生加工而制作的晶圆。
如果这样做，则可以节省地制造SOI晶圆。
此时，可以不去除所述剥离后的接合晶圆的背面氧化膜而进行所述再生加工。
如果这样做，则能够容易地进行接合晶圆的氧化膜的膜厚差的形成。
此外，可以通过氢离子与氦离子的共同注入来进行所述离子注入，在该共同注入中将氦离子注入得比氢离子更深。
即使在这样将氦离子注入得比氢离子更深的情况下，如果是本发明，则能够抑制因氦离子注入层的存在对剥离后的接合晶圆的翘曲的影响，防止SOI晶圆与剥离后的接合晶圆间的翘曲形状不匹配。
(三)有益效果
如上所述，根据本发明，关于离子注入剥离法中的剥离热处理，能够防止因剥离的SOI晶圆与接合晶圆间的不匹配所导致的接触。此外，能够防止在不匹配时从热处理炉中取出时的氧化膜形成不均。由此，能够抑制SOI晶圆的凸状顶端部上的擦痕或SOI膜厚异常的发生。
附图说明
图1是表示本发明的SOI晶圆的制造方法的一例的流程图。
图2是表示本发明的SOI晶圆的制造方法的另一例的流程图。
图3是表示实施例1、比较例3-5的SOI膜厚分布的测量结果的图。
图4是表示在SOI晶圆的中央部发生的SOI膜厚异常和擦痕的测量图。
具体实施方式
下面，参照附图对本发明的实施方式进行详细说明，但本发明并不限定于此。
此处，对本发明人等完成本发明的经过进行详述。
本发明人等发现，在基于离子注入剥离法的制作SOI晶圆的剥离热处理中，在剥离后的接合晶圆(剥离接合晶圆)的凹状尺寸小于SOI的凸状尺寸时，发生剥离接合晶圆与SOI晶圆的翘曲形状不匹配，在剥离热处理工序中，在SOI层表面的凸状顶端部与剥离接合晶圆接触，存在在SOI晶圆中央部等发生擦痕或SOI膜厚异常的情况。
在接合晶圆上制作热氧化膜并贴合的情况下，SOI晶圆的剥离面侧与隐埋氧化膜的厚度成比例地呈凸状翘曲。另一方面，剥离接合晶圆中，由于表面的氧化膜因剥离而消失，因此背面的氧化膜起作用，剥离面侧呈凹状翘曲。
如上所述，通常SOI晶圆的凸状尺寸与剥离接合晶圆的凹状尺寸为相同程度，SOI晶圆的凸状顶端部难以与剥离接合晶圆接触。
但是，也存在晶圆加工时的翘曲形状的影响等，存在发生如上所述的不匹配的情况。
本发明人等首先调查了膜厚异常的发生机理。
其结果，得知在SOI层表面的凸状顶端部的与剥离接合晶圆的接触部，相比于不接触的部分，氧化膜的形成被抑制。在该情况下，氧化膜的形成厚度变薄，在剥离后的RCA清洗的SC1清洗(使用NH4OH与H2O2的混合水溶液进行的清洗)中，从接触的部分起，先开始Si的蚀刻。因此，查明了在清洗后凸状顶端部的SOI膜厚变薄。
于是，作为改善在剥离后的SOI层表面上形成的氧化膜的厚度的不均匀性的方法，考虑在使用热处理炉的剥离热处理后，通过将向炉外取出的温度设为250℃以下，来抑制形成SOI晶圆表面的氧化膜。若以高于250℃的温度向炉外取出，则由于空气中所含的氧，在SOI晶圆表面上形成氧化膜。因此，晶圆接触部与非接触部的氧化膜厚度产生不均匀性。
因此，通过将取出温度设为250℃以下，能够抑制最初取出时表面氧化膜的形成，并能够使晶圆面内的氧化膜厚度分布最小化。因此，能够使之后进行的SC1清洗中的Si蚀刻在面内均匀进行，抑制发生如现有那样的膜厚异常。
此外，关于擦痕，在剥离热处理(例如400～600℃)中SOI层的剥离发生后，通过将降至250℃以下的取出温度的降温速度设为低于3.0℃/min，能够使降温中的晶圆面内的温度分布最小化，并抑制因晶圆变形导致的SOI晶圆与剥离接合晶圆的摩擦。在3.0℃/min以上的降温速度下，降温中的面内温度分布变大，因热膨胀的不同使晶圆变形，由此容易产生擦痕。
本发明人等发现以上内容并完成了本发明。
下面，对本发明的SOI晶圆的制造方法进行详述。
(第一实施方式)
图1表示本发明的SOI晶圆的制造方法的一例。
首先，准备半导体单晶基板2作为接合晶圆1，形成氧化膜3(图1中的(A))。
作为用作接合晶圆的半导体单晶基板，优选使用单晶硅晶圆，但除此以外也可以使用单晶锗晶圆、锗外延晶圆、SiGe外延晶圆、应变硅晶圆、SiC单晶晶圆。这里对使用单晶硅晶圆的情况进行说明。
此外，氧化膜3的形成方法并无特别限定，例如可以通过热氧化来形成。
然后，在形成有氧化膜3的半导体单晶基板1的贴合面侧(表面侧)进行离子注入从而形成离子注入层(图1中的(B))。作为这样的离子注入层，可以举出将氢气及稀有气体中一种以上的气体离子进行离子注入而形成的离子注入层。这里例举说明注入氢离子的情况(氢离子注入层4)。
接着，在例如20～30℃程度的室温下，将接合晶圆1进行过离子注入的表面与基底晶圆5的表面通过氧化膜3进行贴合，形成贴合晶圆6(图1中的(C)、(D))。在该情况下，在贴合前，通过对接合晶圆与基底晶圆的至少一个晶圆的贴合面进行等离子处理，也能够提高室温下的贴合强度。
另外，作为基底晶圆5，例如可以使用单晶硅晶圆或者在表面形成有绝缘膜的单晶硅晶圆等。
然后，将该贴合晶圆6插入热处理炉内并升温，以规定温度实施剥离热处理。作为剥离热处理的温度，例如可以设为400℃以上，优选设为400～600℃。若为该温度范围，则能够适当地使贴合晶圆6在氢离子注入层4发生剥离，能够得到剥离接合晶圆1’及具有SOI层7的SOI晶圆8(图1中的(E))。
另外，所使用的热处理炉例如可以使用间歇式的热处理炉。只要是能够对晶圆适当地实施剥离热处理，并且能够以后述那样的降温速度降温的热处理炉即可。
在如上所述地进行了剥离热处理之后，将热处理炉内的温度以低于3.0℃/min的速度降温。进而，在降温至250℃以下之后将SOI晶圆8及剥离接合晶圆1’取出。
这样，通过以低于3.0℃/min的速度来降温，能够减小降温中的各个晶圆的面内温度分布，抑制因晶圆的变形导致的SOI晶圆8与剥离接合晶圆1’的摩擦，能够防止产生擦痕。
此外，降温速度更优选为2.5℃/min以下，下限值并无特别限定，但是为了有效地进行剥离热处理工序，优选设为1.0℃/min以上。
此外，通过将取出温度设为250℃以下，能够抑制取出时形成表面氧化膜。因此，即使发生SOI晶圆8与剥离接合晶圆1’的不匹配，也不会如现有那样在SOI晶圆的凸状顶端部形成薄于其它部分的氧化膜，能够使面内的氧化膜厚度分布最小化。因此，能够抑制氧化膜厚度的形成不均，后续工序的SC1清洗中的Si蚀刻在面内均匀进行，能够防止发生如现有那样的SOI层的膜厚异常。
这样一来，能够得到擦痕被抑制，而且SOI膜厚异常的发生被抑制的SOI晶圆8。
(第二实施方式)
在上述的第一实施方式中，作为接合晶圆，对半导体单晶基板的整个表面仅施加热氧化膜的情况进行了说明。
但是本发明除此之外，作为接合晶圆，也可以使用具有比表面氧化膜(贴合面侧的氧化膜)要厚的背面氧化膜的半导体单晶基板。参照图2对这样的情况进行说明。
首先，对半导体单晶基板22在背面形成氧化膜23’(图2中的(A))。作为这样的背面的氧化膜23’，例如优选为热氧化膜，作为其形成方法，优选如下方法：在接合晶圆的整个表面上形成热氧化膜后，去除接合晶圆的贴合面侧的热氧化膜，由此制作仅在背面具有热氧化膜的接合晶圆。
作为该背面的氧化膜23’形成方法的其他例，可以举出如下方法：在半导体单晶基板的整个表面上形成厚度大致均匀的热氧化膜后，在使用环状橡胶(O型环)或PVC等保护片材保护背面的氧化膜的状态下，与氧化膜的蚀刻液接触的方法；或者使用自旋蚀刻等，用HF溶液去除贴合面侧的热氧化膜，仅残留背面的氧化膜的方法。
接着，在形成有背面的氧化膜23’的半导体单晶基板22上，进一步形成氧化膜(图2中的(B))。作为这样的氧化膜，优选热氧化膜，作为其形成方法，优选对形成有背面的氧化膜的接合晶圆整个表面进行热氧化的方法。由此，能够得到具有氧化膜23的晶圆，所述氧化膜23的背面侧厚于成为半导体单晶基板22贴合面的表面侧。制作这种氧化膜厚度在表里不同的接合晶圆21。
另外，在由于背面的氧化膜的形成，或者因去除贴合面侧(表面侧)的氧化膜导致接合晶圆的贴合面的表面粗糙度恶化或附着颗粒，产生贴合时的不良的情况下，也可以在去除贴合面侧的氧化膜之后，加入用CMP等对贴合面侧进行研磨的工序，之后进行整个表面的热氧化(图2中的(A)与(B)之间)。
如上所述，如果是背面侧的氧化膜厚于成为贴合面的表面侧氧化膜的接合晶圆21，则能够在与基底晶圆贴合前预先形成凹状，能够抑制剥离接合晶圆与SOI晶圆间的接触。此外，即使如后所述地形成了氦离子注入层，也能够抑制在接合晶圆上发生必要以上的翘曲形成凸状，发生不匹配的情况。
另外，关于形成背面的氧化膜比贴合面的氧化膜厚到何种程度，可以基于制造的SOI晶圆的规格(直径、基底晶圆厚度、BOX层厚度等)及使用的接合晶圆的规格(直径、晶圆厚度等)，通过试验或计算适当设定，以防止刚剥离后的不匹配(使SOI晶圆的凸状尺寸与剥离接合晶圆的凹状尺寸为同等)。
然后，对形成有氧化膜23的接合晶圆21的贴合面侧(表面侧)进行离子注入，形成离子注入层。
在第一实施方式中对仅形成氢离子注入层的情况进行了说明，这里以注入氢离子和氦离子两者所形成的共同注入层为例进行说明。
作为该离子注入，在进行基于氢离子和氦离子的共同注入的情况下，首先，注入氢离子形成氢离子注入层24(图2中的(C))。接着优选将氦离子注入比氢离子注入层24更深的位置，形成氦离子注入层24’(图2中的(D))。如果这样进行共同注入，则与单独注入一种离子时相比，能够减少注入的离子的量。
在现有的SOI晶圆的制造方法中，若共同注入氢离子和氦离子，则由于氦离子注入层的存在，导致剥离接合晶圆呈凸状，发生与SOI晶圆的翘曲形状的不匹配，产生擦痕或SOI膜厚异常。
但是，如图2中的(B)所示，由于可以通过增厚背面的氧化膜厚度，在贴合前预先设定接合晶圆的翘曲形状，因此能够将因氦离子注入层24’的存在造成的影响抑制在最小限度。
然后，在例如20～30℃程度的室温下，将接合晶圆21进行了离子注入的表面与基底晶圆25的表面通过氧化膜23进行贴合，形成贴合晶圆26(图2中的(E)、(F))。
并且，通过剥离热处理，从贴合晶圆26中在氢离子注入层24剥离接合晶圆，形成剥离接合晶圆21’，由此形成具有SOI层27的SOI晶圆28(图2中的(G))。剥离热处理的条件例如可以与第一实施方式同样地设定。
在第二实施方式中，由于使用了具有背面侧厚于表面侧的氧化膜的晶圆作为接合晶圆，因此剥离接合晶圆21’更切实地呈凹状翘曲，能够防止如现有那样的因剥离接合晶圆与SOI晶圆间的形状不匹配导致的接触。
因此，能够更稳定地得到擦痕或Si蚀刻后的SOI膜厚异常进一步得以抑制的SOI晶圆。
(第三实施方式)
此外，使用离子注入剥离法的SOI晶圆的制造方法的特征之一为可以再利用剥离接合晶圆。因此，在本发明中也可以将对剥离接合晶圆21’等进行再生加工而制作的晶圆用作接合晶圆。若这样做，则在成本方面有利。
此外在该情况下，在对剥离接合晶圆进行再生加工时，通过不去除背面的氧化膜而进行再生加工，制作在背面带有氧化膜的接合晶圆。然后，通过对其热氧化，能够容易地制作背面的氧化膜厚于贴合面的氧化膜的接合晶圆。
此时，关于剥离接合晶圆的再生加工中残留在贴合面侧的外周未结合部上的氧化膜的去除，通过直接研磨贴合面侧来实现，但是也可以在使用环状橡胶(O型环)或PVC等保护片材保护背面的氧化膜状态下，使用与氧化膜的蚀刻液接触的方法或者自旋蚀刻机来进行。
剥离接合晶圆在再生加工时的背面氧化膜的保护如上所述，可以进行通过O型环来隔绝蚀刻液或蚀刻气体的处理，也可以将PVC等保护片材附在剥离接合晶圆的背面，还可以通过晶圆的旋转导致的离心力或风压使蚀刻液或蚀刻气体不会包裹接合晶圆背面。作为氧化膜的蚀刻液优选HF溶液。此外，也可以通过HF的气体进行蚀刻。O型环的设置位置优选为距外周数毫米左右，以使接合晶圆发生翘曲，但是也可以根据可允许的翘曲水平设置在更内侧。
这样，用过对将剥离接合晶圆进行再生而制作的背面氧化膜厚于表面氧化膜的接合晶圆，例如与第二实施方式同样进行图2中的(C)～(G)的各工序，能够得到擦痕或Si蚀刻后的SOI膜厚异常进一步得以抑制的SOI晶圆。
实施例
下面，示出实施例及比较例对本发明更具体地进行说明，但本发明并不限定于此。
(实施例1、比较例1-6)
对由直径为300mm的两面经过镜面研磨的单晶硅晶圆构成的接合晶圆进行热氧化，在整个表面上形成30nm的热氧化膜，通过该热氧化膜进行氢的离子注入。之后，与由直径为300mm的单晶硅晶圆构成的基底晶圆贴合，制作贴合晶圆。然后，进行剥离热处理(500℃、30分钟、氮气气氛)，从贴合晶圆中剥离接合晶圆的一部分从而制造SOI晶圆，实施SC1清洗。
另外，将降温速度、从热处理炉的取出温度设定如下来进行。
实施例1  降温速度：2.0℃/min，取出温度：250℃；
比较例1  降温速度：3.0℃/min，取出温度：250℃；
比较例2  降温速度：3.0℃/min，取出温度：225℃；
比较例3  降温速度：3.0℃/min，取出温度：500℃；
比较例4  降温速度：3.0℃/min，取出温度：360℃；
比较例5  降温速度：3.0℃/min，取出温度：295℃；
比较例6  降温速度：5.0℃/min，取出温度：250℃。
关于这些实施例1、比较例1-6的各种条件及擦痕发生率、SOI膜厚分布异常发生率示于表1。此外，图3表示实施例1、比较例3-5的SOI膜厚分布的测量结果。
(表1)
如表1、图3所示，实施本发明的制造方法，在将降温速度设定为低于3.0℃/min，并且将取出温度设为250℃以下的实施例1中，能够使擦痕发生率限制在5％这样小的值，并且，能够将SOI膜厚分布异常发生率也抑制在5％，能够以高成品率制造没有擦痕及SOI膜厚异常的优异的SOI晶圆。
另一方面，与本发明不同，如现有方法那样降温速度为3.0℃/min的比较例1-5中，擦痕发生率分别为10％、10％、100％、50％、30％，是实施例1的2～20倍的值。
此外降温速度为5.0℃/min的比较例6，与除此以外的条件相同的实施例1(2.0℃/min)和比较例1(3.0℃/min)相比，擦痕发生率为20％，比实施例1和比较例1更差。
此外，在与本发明不同，取出温度高于250℃的比较例3-5中，SOI膜厚分布异常发生率分别为100％、100％、50％这样高的值。
(实施例2)
对由直径为300mm的两面经过镜面研磨的单晶硅晶圆构成的接合晶圆进行热氧化，在整个表面上形成150nm的热氧化膜。然后，在用O型环保护接合晶圆的背面氧化膜的状态下浸渍于HF水溶液中，去除表面氧化膜，之后，通过CMP加工进行表面的再研磨，再次进行热氧化，在表面侧形成30nm的热氧化膜(隐埋氧化膜用)(背面氧化膜成长为155nm)。在通过表面侧的30nm的热氧化膜进行氢的离子注入后，与由直径为300mm的单晶硅晶圆构成的基底晶圆贴合。然后，实施剥离热处理(500℃、30分钟、氮气气氛)而制造SOI晶圆，实施SC1清洗。
另外，将降温速度设为2.0℃/min，将从热处理炉的取出温度设为250℃。
(实施例3)
将通过离子注入剥离法进行剥离得到的接合晶圆(剥离接合晶圆，带有150nm的背面氧化膜)在用O型环保护背面氧化膜的状态下浸渍于HF水溶液中，去除表面氧化膜，之后，将通过CMP加工进行再生加工而得到的晶圆作为接合晶圆，进行热氧化，在表面侧形成30nm的热氧化膜(隐埋氧化膜用)(背面氧化膜成长为155nm)。在通过表面侧的30nm的热氧化膜进行氢的离子注入后，与由直径为300mm的单晶硅晶圆构成的基底晶圆贴合。然后，实施剥离热处理(500℃、30分钟、氮气气氛)而制造SOI晶圆，实施SC1清洗。
另外，将降温速度设为2.0℃/min，将从热处理炉的取出温度设为250℃。
(实施例4)
对由直径为300mm的两面经过镜面研磨的单晶硅晶圆构成的接合晶圆进行热氧化，在整个表面上形成150nm的热氧化膜。然后，在用O型环保护接合晶圆的背面氧化膜的状态下浸渍于HF水溶液中，去除表面氧化膜，之后，通过CMP加工进行表面的再研磨，再次进行热氧化，在表面侧形成30nm的热氧化膜(隐埋氧化膜用)(背面氧化膜成长为155nm)。在通过30nm的热氧化膜进行氢及氦的离子注入后，与由直径为300mm的单晶硅晶圆构成的基底晶圆贴合。然后，实施剥离热处理(500℃、30分钟、氮气气氛)而制造SOI晶圆，实施SC1清洗。
另外，将降温速度设为2.5℃/min，将从热处理炉的取出温度设为250℃。
(比较例7)
在由直径为300mm的两面经过镜面研磨的单晶硅晶圆构成的接合晶圆上制作30nm的热氧化膜。然后，在通过30nm的热氧化膜进行氢及氦的离子注入后，与由直径为300mm的单晶硅晶圆构成的基底晶圆贴合。然后，实施剥离热处理(500℃、30分钟、氮气气氛)而制造SOI晶圆，实施SC1清洗。
另外，将降温速度设为3.0℃/min，将从热处理炉的取出温度设为350℃。
关于实施例2-4、比较例7的各种条件及擦痕发生率、SOI膜厚分布异常发生率示于表2。
(表2)
如表2所示，如本申请的发明这样，在使用具有比表面氧化膜要厚的背面氧化膜的单晶硅晶圆作为接合晶圆的实施例2-4中，擦痕发生率及SOI膜厚分布异常发生率均为0％，能够制造出优异的SOI晶圆。
此外，在实施例4中，在离子注入时进行了共同注入，但是虽然这样，也与现有产品不同，能够得到如上所述优异的SOI晶圆。
另一方面，在比较例7中，降温速度和取出温度均与本发明不同，擦痕发生率和SOI膜厚分布异常发生率均为高的值(分别为50％、100％)。
另外，本发明并不限定于上述实施方式。上述实施方式为例示，具有与本发明的权利要求书所述的技术思想实质上相同的结构，并发挥同样作用效果的所有方式，均包含在本发明的技术范围内。

Claims (7)

1.一种SOI晶圆的制造方法，其从由半导体单晶基板构成的接合晶圆的表面，将氢气及稀有气体中一种以上的气体离子进行离子注入来形成离子注入层，在将该接合晶圆的进行过离子注入的表面与基底晶圆表面通过氧化膜进行贴合后，用热处理炉进行剥离热处理，在所述离子注入层剥离接合晶圆，由此制作SOI晶圆，其特征在于，
在所述剥离热处理后，在以低于3.0℃/min的降温速度降温至250℃以下后，将剥离后的SOI晶圆及接合晶圆从热处理炉中取出。
2.根据权利要求1所述的SOI晶圆的制造方法，其特征在于，作为形成所述离子注入层的接合晶圆，准备具有比表面氧化膜要厚的背面氧化膜的半导体单晶基板，通过该表面氧化膜进行所述离子注入。
3.根据权利要求2所述的SOI晶圆的制造方法，其特征在于，
作为具有比所述表面氧化膜要厚的背面氧化膜的半导体单晶基板，
使用通过如下方法制作的晶圆，即，在半导体单晶基板的整个表面形成热氧化膜后，通过去除表面侧的热氧化膜，来制作仅在背面侧具有热氧化膜的半导体单晶基板，通过对该仅在背面侧具有热氧化膜的半导体单晶基板进行热氧化来制作晶圆。
4.根据权利要求3所述的SOI晶圆的制造方法，其特征在于，在对所述仅在背面侧具有热氧化膜的半导体单晶基板进行热氧化前，对去除了热氧化膜的表面侧进行研磨。
5.根据权利要求2至4中任意一项所述的SOI晶圆的制造方法，其特征在于，作为具有比所述表面氧化膜要厚的背面氧化膜的半导体单晶基板，使用对在离子注入层剥离后的接合晶圆进行再生加工而制作的晶圆。
6.根据权利要求5所述的SOI晶圆的制造方法，其特征在于，不去除所述剥离后的接合晶圆的背面氧化膜而进行所述再生加工。
7.根据权利要求1至6中任意一项所述的SOI晶圆的制造方法，其特征在于，通过氢离子与氦离子的共同注入来进行所述离子注入，在该共同注入中将氦离子注入得比氢离子更深。
CN201380064933.0A 2012-12-14 2013-11-07 Soi晶圆的制造方法 Active CN104885190B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-274110 2012-12-14
JP2012274110A JP5780234B2 (ja) 2012-12-14 2012-12-14 Ｓｏｉウェーハの製造方法
PCT/JP2013/006560 WO2014091670A1 (ja) 2012-12-14 2013-11-07 Ｓｏｉウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN104885190A true CN104885190A (zh) 2015-09-02
CN104885190B CN104885190B (zh) 2018-01-02

Family

ID=50933979

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380064933.0A Active CN104885190B (zh) 2012-12-14 2013-11-07 Soi晶圆的制造方法

Country Status (7)

Country Link
US (1) US9337080B2 (zh)
EP (1) EP2887383B1 (zh)
JP (1) JP5780234B2 (zh)
KR (1) KR101901872B1 (zh)
CN (1) CN104885190B (zh)
SG (1) SG11201502119TA (zh)
WO (1) WO2014091670A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702564A (zh) * 2016-03-29 2016-06-22 上海华力微电子有限公司 一种改善晶圆翘曲度的方法
CN106531624A (zh) * 2015-09-09 2017-03-22 株式会社东芝 半导体装置的制造方法
CN106597583A (zh) * 2016-12-30 2017-04-26 上海集成电路研发中心有限公司 一种形成光学分光透镜的结构和方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
FR3061988B1 (fr) * 2017-01-13 2019-11-01 Soitec Procede de lissage de surface d'un substrat semiconducteur sur isolant
FR3064398B1 (fr) * 2017-03-21 2019-06-07 Soitec Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010016401A1 (en) * 1998-07-07 2001-08-23 Shin-Etsu Handotai Co., Ltd. Method of fabricating an SOI wafer and SOI wafer fabricated by the method
US20020061660A1 (en) * 2000-09-29 2002-05-23 Masataka Ito SOI annealing method and SOI manufacturing method
JP2003347176A (ja) * 2002-03-20 2003-12-05 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
US20070069335A1 (en) * 2003-09-08 2007-03-29 Akihiko Endo Bonded wafer and its manufacturing method
CN101124657A (zh) * 2005-02-28 2008-02-13 信越半导体股份有限公司 贴合晶圆的制造方法及贴合晶圆
US20080318394A1 (en) * 2007-06-22 2008-12-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device
US20100112824A1 (en) * 2007-05-29 2010-05-06 Shin-Etsu Handotai Co., Ltd. Method for forming silicon oxide film of soi wafer
US20110201176A1 (en) * 2009-08-07 2011-08-18 Varian Semiconductor Equipment Associates, Inc. Pressurized treatment of substrates to enhance cleaving process
WO2012012138A2 (en) * 2010-06-30 2012-01-26 Corning Incorporated Method for finishing silicon on insulator substrates

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098124A (ja) * 1995-06-15 1997-01-10 Nippondenso Co Ltd 絶縁分離基板及びその製造方法
JP4407127B2 (ja) * 2003-01-10 2010-02-03 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP4398934B2 (ja) * 2005-02-28 2010-01-13 信越半導体株式会社 Ｓｏｉウエーハの製造方法
US20100112814A1 (en) 2006-09-06 2010-05-06 Sowmya Krishnan Pre-certified process chamber and method
JP2009283582A (ja) 2008-05-21 2009-12-03 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法及び貼り合わせウェーハ
JP5548395B2 (ja) * 2008-06-25 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5479304B2 (ja) * 2010-11-10 2014-04-23 信越半導体株式会社 シリコン単結晶ウェーハの熱酸化膜形成方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010016401A1 (en) * 1998-07-07 2001-08-23 Shin-Etsu Handotai Co., Ltd. Method of fabricating an SOI wafer and SOI wafer fabricated by the method
US20020061660A1 (en) * 2000-09-29 2002-05-23 Masataka Ito SOI annealing method and SOI manufacturing method
JP2003347176A (ja) * 2002-03-20 2003-12-05 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
US20070069335A1 (en) * 2003-09-08 2007-03-29 Akihiko Endo Bonded wafer and its manufacturing method
CN101124657A (zh) * 2005-02-28 2008-02-13 信越半导体股份有限公司 贴合晶圆的制造方法及贴合晶圆
US20100112824A1 (en) * 2007-05-29 2010-05-06 Shin-Etsu Handotai Co., Ltd. Method for forming silicon oxide film of soi wafer
US20080318394A1 (en) * 2007-06-22 2008-12-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device
US20110201176A1 (en) * 2009-08-07 2011-08-18 Varian Semiconductor Equipment Associates, Inc. Pressurized treatment of substrates to enhance cleaving process
WO2012012138A2 (en) * 2010-06-30 2012-01-26 Corning Incorporated Method for finishing silicon on insulator substrates

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106531624A (zh) * 2015-09-09 2017-03-22 株式会社东芝 半导体装置的制造方法
CN106531624B (zh) * 2015-09-09 2019-07-26 东芝存储器株式会社 半导体装置的制造方法
CN105702564A (zh) * 2016-03-29 2016-06-22 上海华力微电子有限公司 一种改善晶圆翘曲度的方法
CN106597583A (zh) * 2016-12-30 2017-04-26 上海集成电路研发中心有限公司 一种形成光学分光透镜的结构和方法

Also Published As

Publication number Publication date
WO2014091670A1 (ja) 2014-06-19
JP5780234B2 (ja) 2015-09-16
EP2887383A1 (en) 2015-06-24
US9337080B2 (en) 2016-05-10
EP2887383B1 (en) 2020-03-25
EP2887383A4 (en) 2016-03-30
KR101901872B1 (ko) 2018-09-28
SG11201502119TA (en) 2015-05-28
US20150249035A1 (en) 2015-09-03
CN104885190B (zh) 2018-01-02
KR20150093703A (ko) 2015-08-18
JP2014120587A (ja) 2014-06-30

Similar Documents

Publication Publication Date Title
CN104885190A (zh) Soi晶圆的制造方法
EP1818971B1 (en) Method for producing direct bonded wafer
JP5927894B2 (ja) Ｓｏｉウェーハの製造方法
WO2013102968A1 (ja) 貼り合わせｓｏｉウェーハの製造方法
WO2015136834A1 (ja) 貼り合わせｓｏｉウェーハの製造方法
EP3309819B1 (en) Bonded soi wafer manufacturing method
JP2010003852A (ja) エピタキシャルウェーハおよびその製造方法
JPWO2005024925A1 (ja) Ｓｏｉウェーハの作製方法
CN104620384A (zh) Soi晶圆的制造方法
WO2014118851A1 (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP2003347176A (ja) 貼り合わせウェーハの製造方法
CN108701593B (zh) 半导体晶圆的热处理方法
WO2018061523A1 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP2009283582A (ja) 貼り合わせウェーハの製造方法及び貼り合わせウェーハ
WO2016059748A1 (ja) 貼り合わせウェーハの製造方法
WO2017217129A1 (ja) 貼り合わせウェーハの製造方法
EP3007204A1 (en) Method for manufacturing bonded wafer
US7799660B2 (en) Method for manufacturing SOI substrate
US20100144119A1 (en) Method of producing bonded wafer
JP2005079389A (ja) 貼り合わせウェーハの分離方法及びその分離用ボート
KR20090108557A (ko) 접합 웨이퍼의 제조 방법
JP2008034608A (ja) シリコンウェーハの加工方法

Legal Events

Date Code Title Description
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant