WO2014118851A1 - Soiウェーハの製造方法及びsoiウェーハ - Google Patents

Soiウェーハの製造方法及びsoiウェーハ Download PDF

Info

Publication number
WO2014118851A1
WO2014118851A1 PCT/JP2013/007248 JP2013007248W WO2014118851A1 WO 2014118851 A1 WO2014118851 A1 WO 2014118851A1 JP 2013007248 W JP2013007248 W JP 2013007248W WO 2014118851 A1 WO2014118851 A1 WO 2014118851A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
soi
heat treatment
layer
bond
Prior art date
Application number
PCT/JP2013/007248
Other languages
English (en)
French (fr)
Inventor
徳弘 小林
横川 功
阿賀 浩司
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Priority to CN201380071248.0A priority Critical patent/CN104956464B/zh
Priority to KR1020157020474A priority patent/KR102019653B1/ko
Priority to US14/655,880 priority patent/US20150340279A1/en
Priority to EP13874124.4A priority patent/EP2953153B1/en
Publication of WO2014118851A1 publication Critical patent/WO2014118851A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

 本発明は、SOIウェーハを作製するSOIウェーハの製造方法において、ボンドウェーハの貼り合わせ面とベースウェーハの貼り合わせ面の少なくとも一方の表面にプラズマ処理を施した後に酸化膜を介して貼り合わせを行い、剥離熱処理では、250℃以下の温度で2時間以上の熱処理を行う第一ステップと、400℃以上450℃以下の温度で30分以上の熱処理を行う第二ステップとを行うことによって、イオン注入層でボンドウェーハを剥離することを特徴とするSOIウェーハの製造方法である。これにより、SOI層膜厚レンジが小さく、SOI層表面の表面粗さが小さく、テラス部の形状がスムーズであり、SOI層にボイドやブリスターなどの欠陥の無いSOIウェーハを製造する方法が提供できる。

Description

SOIウェーハの製造方法及びSOIウェーハ
 本発明は、イオン注入したウェーハを結合後に剥離してSOIウェーハを製造する、いわゆるイオン注入剥離法を用いたSOIウェーハの製造方法及びこの方法で製造されたSOIウェーハに関する。
 近年、貼り合わせウェーハの製造方法として、イオン注入したウェーハを他のウェーハと貼り合わせてイオン注入層で剥離することで貼り合わせウェーハを製造する方法(イオン注入剥離法:スマートカット法(登録商標)とも呼ばれる技術)が注目されている。
 このようなイオン注入剥離法によりSOIウェーハを製造する方法では、二枚のシリコンウェーハの内、少なくとも一方に酸化膜を形成すると共に、一方のシリコンウェーハ(ボンドウェーハ)の上面から水素イオンや希ガスイオン等のガスイオンを注入し、該ウェーハ内部に微小気泡層(封入層)を形成させる。そして、イオン注入した側の面を酸化膜を介して他方のシリコンウェーハ(ベースウェーハ)と密着させ、その後熱処理(剥離熱処理)を加えて微小気泡層を剥離面として一方のウェーハ(ボンドウェーハ)を薄膜状に剥離し、さらに熱処理(結合熱処理)を加えて強固に結合してSOIウェーハとする(特許文献1、2参照)。
 この方法では、剥離面が鏡面で、膜厚の均一性が高いSOI層を有するSOIウェーハが比較的容易に得られる。しかし、イオン注入剥離法により貼り合わせウェーハを作製する場合においては、剥離後の貼り合わせウェーハ表面にイオン注入によるダメージ層が存在し、また通常の製品レベルのシリコン単結晶ウェーハの鏡面に比べて表面粗さが大きなものとなる。従って、イオン注入剥離法による製造では、このようなダメージ層及び表面粗さを除去することが必要になる。
 従来、このダメージ層等を除去するために、結合熱処理後の最終工程において、タッチポリッシュと呼ばれる研磨代の極めて少ない鏡面研磨(取り代:100nm程度)が行われていた。ところが、貼り合わせウェーハの薄膜(SOI層)に機械加工的要素を含む研磨を施すと、研磨の取り代が面内で均一でないために、水素イオンなどの注入、剥離によって達成された薄膜の膜厚均一性が悪化してしまうという問題が生じる。
 このような問題点を解決する方法として、前記タッチポリッシュの代わりに高温熱処理を行って表面粗さを改善する平坦化処理が行われるようになってきている。
 一方、ボンドウェーハに水素イオン等を注入する際、スマートカット法の1.5倍程度のドーズ量で注入を行い、その後、ボンドウェーハとベースウェーハの貼り合わせ面をプラズマ処理して貼り合わせ、熱処理のみでは剥離が発生しない熱処理条件(例えば、350℃以下の低温熱処理)にて熱処理することでイオン注入層を脆弱化し、その後、室温にて貼り合わせ面付近の外周端部に、例えば楔状部材を挿入することを起点として機械的にボンドウェーハを剥離して薄膜層を形成する室温機械剥離法(rT-CCP、SiGen法とも呼ばれる)がある(特許文献3)。この方法は多量の水素イオン注入と、結合力を高めるプラズマ処理と室温分離が特徴であるといえる。これによって剥離面の表面粗さを改善することができるので、剥離後の平坦化処理の負荷を低減することができる。
 この方法と同様に、剥離面の表面粗さを低減する他の方法として、水素イオンとヘリウムイオンの両者をイオン注入する共注入法がある(特許文献4,5)。この方法は、ボンドウェーハに注入するイオンを水素イオンとヘリウムイオンの両者をそれぞれイオン注入し、その後、ベースウェーハと貼り合わせ、例えば500℃30分程度の剥離熱処理を行いイオン注入層で剥離を行う方法であり、単一イオンのイオン注入によるスマートカット法に比べて少ないドーズ量で剥離が可能であり、かつ、剥離面の表面粗さも改善することができる。
 以上のように、イオン注入剥離法を用いたSOIウェーハの製造方法は、3つの方法(スマートカット法、SiGen法、共注入法)に分類することができる。
 上記の3つの製造方法において、剥離後のSOIウェーハの剥離面の平坦化処理を、CMPを用いずに行った場合、製造されたSOIウェーハの品質の特徴を以下に示す。
 スマートカット法は、SOI層膜厚レンジ及びテラス形状については大きな問題にはならないレベルであるが、SOI層表面の表面粗さは他の方法と比較して大きい。
 SiGen法ではSOI層表面の表面粗さは小さく抑えられるが、室温分離の際に楔を入れるため、初期に分離が起こる領域とその後分離が起こる境界で膜厚分布が大きく変化しSOI層膜厚レンジが大きくなり、また強制的に分離する事によってテラス形状は凹凸の形状や欠けが発生してしまう。
 水素とヘリウムの共注入では、SiGen法と同様にSOI層表面の表面粗さは小さく抑えられ、かつ、SOI層膜厚レンジやテラス形状にも大きな問題はないが、Heを注入した影響でボイドやブリスターの発生が多くなる傾向がある。
 デバイス製造メーカーに出荷される完成品としてのSOIウェーハは、SOI層膜厚レンジが小さく、SOI層表面の表面粗さが小さく、テラス部の形状がスムーズであり、SOI層にボイドやブリスターなどの欠陥の無いものが求められている。
 ここで、テラス部とは、剥離後のSOIウェーハの外周部でSOI層が転写されず、ベースウェーハの表面が露出した領域のことであり、これは、鏡面研磨ウェーハの外周部の数mm程度ではウェーハの平坦度が悪くなる為に貼り合わせたウェーハ間の結合力が弱く、SOI層がベースウェーハ側に転写されにくいことが主な原因である。このSOIウェーハのテラス部を光学顕微鏡で観察すると、SOI層とテラス部の境界が入り組んだ凹凸形状になったり、SOI層が島状に孤立したSOI島が観察される。これは、SOI層の転写される平坦度の良好な領域と転写されない平坦度の悪い領域との遷移領域で発生すると考えられる。このような凹凸形状やSOI島は、デバイス作製プロセスでウェーハから剥がれ、シリコンパーティクルとなってデバイス作製領域に再付着してデバイスの不良の原因となってしまうことが予想される(特許文献6参照)。
特開平5-211128号公報 特開2003-347526号公報 特開2006-210898号公報 特表2007-500435号公報 特表2008-513989号公報 特開2002-305292号公報
 本発明は、上記事情に鑑みなされたもので、SOI層膜厚レンジが小さく、SOI層表面の表面粗さが小さく、テラス部の形状がスムーズであり、SOI層にボイドやブリスターなどの欠陥の無いSOIウェーハを製造する方法を提供することを目的とする。
 本発明は、上記課題を解決するためになされたもので、
 シリコン単結晶ウェーハからなるボンドウェーハの表面から水素イオンを注入してイオン注入層を形成し、該ボンドウェーハのイオン注入した表面と、シリコン単結晶ウェーハからなるベースウェーハ表面とを酸化膜を介して貼り合わせた後、剥離熱処理を行い前記イオン注入層でボンドウェーハを剥離することによりSOIウェーハを作製するSOIウェーハの製造方法において、
 前記ボンドウェーハの貼り合わせ面と前記ベースウェーハの貼り合わせ面の少なくとも一方の表面にプラズマ処理を施した後に前記酸化膜を介して貼り合わせを行い、
 前記剥離熱処理では、250℃以下の温度で2時間以上の熱処理を行う第一ステップと、400℃以上450℃以下の温度で30分以上の熱処理を行う第二ステップとを行うことによって、前記イオン注入層で前記ボンドウェーハを剥離することを特徴とするSOIウェーハの製造方法を提供する。
 本発明は、ボンドウェーハに(ヘリウムイオンは注入せず)水素イオンのみのイオン注入を行うため、ヘリウムイオンを注入したことによるボイドやブリスター発生の影響を受けることがなく、SOI層にボイドやブリスターなどの欠陥を有しない。また、ウェーハにプラズマ処理をして貼り合わせを行うことにより結合力を強めて、その後比較的低温での2段階で昇温する熱処理(前記第一ステップと第二ステップ)を行い、段階的にイオン注入層を脆弱化させて剥離を行うことにより、SOI層表面の表面粗さを小さくすることができる。
 また、本発明は、剥離の際に(楔を入れて機械的に剥離するのではなく)熱処理によりイオン注入層を剥離するので、SOI膜厚レンジを小さくすることができ、テラス部の形状をスムーズにすることができる。
 このとき、前記プラズマ処理は、酸化膜を有するウェーハに対しては窒素プラズマ処理を行い、酸化膜のないウェーハに対しては酸素プラズマ処理を行うことが好ましい。
 このような処理をして、ウェーハの貼り合わせを行った場合に、特に結合力が高くなるため好ましい。また、このような条件で処理したウェーハは、比較的低温でウェーハ剥離が完了し、剥離面の表面粗さが小さなSOIウェーハを作製することができるので好都合である。
 さらにこのとき、CMPを行わずに平坦化処理を行うことができる。
 このような平坦化処理としては、例えば犠牲酸化処理+Arアニール+犠牲酸化処理を挙げることができる。この様にして作製されたSOIウェーハは、SOI層の膜厚均一性が特に優れ、SOI層膜厚レンジをさらに小さいものとすることができるため好都合である。
 さらにこのようにして製造されたSOIウェーハは、剥離面であるSOI層表面の表面粗さ(RMS)が3nm以下であり、かつ、該SOI層の膜厚レンジが1.5nm以下であるものとすることができる。
 このようなSOIウェーハであれば、SOI層膜厚レンジとSOI層表面の表面粗さが極めて小さく、さらにテラス部の形状がスムーズであり、SOI層にボイドやブリスターなどの欠陥の無いものとすることができるので、デバイス製造メーカーに出荷される完成品として好都合である。
 以上のように、本発明によれば、SOI層膜厚レンジが小さく、SOI層表面の表面粗さが小さく、テラス部の形状がスムーズであり、SOI層にボイドやブリスターなどの欠陥の無いSOIウェーハを製造することができる。
実施例1のSOIウェーハの製造方法により製造されたSOIウェーハのテラス部の形状の一例である。 比較例2のSOIウェーハの製造方法により製造されたSOIウェーハのテラス部の形状の一例である。
 以下、本発明のSOIウェーハの製造方法及びSOIウェーハについて詳細に説明するが、本発明はこれらに限定されるものではない。
 本発明者らは、上記目的を達成するため鋭意検討を行った結果、
 シリコン単結晶ウェーハからなるボンドウェーハの表面から水素イオンを注入してイオン注入層を形成し、該ボンドウェーハのイオン注入した表面と、シリコン単結晶ウェーハからなるベースウェーハ表面とを酸化膜を介して貼り合わせた後、剥離熱処理を行い前記イオン注入層でボンドウェーハを剥離することによりSOIウェーハを作製するSOIウェーハの製造方法において、
 前記ボンドウェーハの貼り合わせ面と前記ベースウェーハの貼り合わせ面の少なくとも一方の表面にプラズマ処理を施した後に前記酸化膜を介して貼り合わせを行い、
 前記剥離熱処理では、250℃以下の温度で2時間以上の熱処理を行う第一ステップと、400℃以上450℃以下の温度で30分以上の熱処理を行う第二ステップとを行うことによって、前記イオン注入層で前記ボンドウェーハを剥離することを特徴とするSOIウェーハの製造方法であれば、SOI層膜厚レンジが小さく、SOI層表面の表面粗さが小さく、テラス部の形状がスムーズであり、SOI層にボイドやブリスターなどの欠陥の無いSOIウェーハを製造することができることを見出し、本発明を完成させた。
 上記のように、本発明は、ボンドウェーハに水素イオンのみのイオン注入を行い、ボンドウェーハとベースウェーハの少なくとも一方の貼り合わせ面にプラズマ処理を行い、その後、酸化膜を介して貼り合わせ、剥離熱処理を行う。
 このように、ボンドウェーハに(ヘリウムイオンを注入することなく)水素イオンのみのイオン注入を行うことにより、ヘリウムイオンを注入したことにより生じるボイドやブリスター発生の影響を受けることがなく、SOI層にボイドやブリスターなどの欠陥を生じさせない。
 また、上記のように本発明は、ボンドウェーハとベースウェーハの少なくとも一方の貼り合わせ面にプラズマ処理を行うことによりウェーハの結合力を強め、その後比較的低温の熱処理で剥離処理を行うことにより、SOI層表面の表面粗さを小さくすることができる。
 ここで、本発明の剥離熱処理では、第一ステップとして250℃以下で2時間以上のアニールを行い、次に昇温して第二ステップとして400~450℃の温度範囲で30分以上のアニールを行い、イオン注入層を脆弱化し剥離を行うものである。
 プラズマ処理し貼り合わせを行ったウェーハは、通常の貼り合わせしたウェーハより結合力が向上している。そのウェーハを第一ステップとして250℃以下で処理することにより第一のイオン注入層の脆弱化とウェーハの結合力の強化が起こり、その後400~450℃の熱処理で更に結合力が向上し、イオン注入層の脆弱化が完了しウェーハ剥離が起こる。
 本発明ではこのように、ウェーハにプラズマ処理を施してウェーハの結合力を強め、比較的低温の2段階で昇温する熱処理を行い(前記第一ステップ、第二ステップ)、段階的にイオン注入層を脆弱化させて剥離を行うことにより、SOI層表面の表面粗さを小さくすることができる。
 また、本発明は、剥離の際に(楔を入れて機械的、強制的に剥離をするのではなく)熱処理によりイオン注入層を剥離するので、SOI層膜厚レンジを小さくすることでき、テラス部の形状をスムーズにすることができる。
 尚、剥離熱処理の第一ステップ及び第二ステップの熱処理時間は、剥離熱処理の効率化を考慮し、いずれも8時間以下が好ましく、4時間以下がより好ましい。そのため、第一ステップの熱処理温度は、150℃以上が好ましい。
 前記プラズマ処理は、酸化膜を有するウェーハに対しては窒素プラズマ処理を行い、酸化膜のないウェーハ(自然酸化膜のみ成長したウェーハを含む)に対しては酸素プラズマ処理を行うことが好ましい。
 このようなプラズマ処理を行い、その後ウェーハの貼り合わせを行うと、特に高い結合力を得ることができる。このような条件で処理したウェーハは比較的低温短時間でウェーハ剥離が完了し、剥離面のラフネスがより小さなSOIウェーハを製造することができる。
 このようにして製造された剥離直後のSOIウェーハは、SOI層表面の表面粗さが小さく、かつ、SOI層の膜厚分布、テラス形状が良好で、ブリスター及びボイドの発生も無い。また、SOI層表面の表面粗さが小さいので、平坦化処理を、CMPを用いずに熱処理のみで行っても完成品としてのSOIウェーハは、SOI層表面の表面粗さを十分に小さくすることができる。
 このようにして製造されたSOIウェーハは、平坦化処理をする前の剥離面であるSOI層表面の表面粗さ(RMS)が3nm以下であり、かつ、該SOI層の膜厚レンジが1.5nm以下のものとすることができる。
 前記剥離後のSOIウェーハの剥離面に対し、CMPを行わずに平坦化処理を行うことで、高品質なSOIウェーハを製造することができる。
 平坦化処理としては、例えば犠牲酸化処理+Arアニール+犠牲酸化処理する処理を挙げることができる。この様にして作製されたSOIウェーハは、SOI層の膜厚均一性が優れ、SOI層膜厚レンジがさらに小さいものとなるので好都合である。
 このようなSOIウェーハであれば、SOI層膜厚レンジとSOI層表面の表面粗さが極めて小さく、さらにテラス部の形状がスムーズであり、SOI層にボイドやブリスターなどの欠陥が無いので、デバイス製造メーカーに出荷される完成品として高品質なものとなる。
 以下、実施例、比較例及び実験例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
 直径300mm、結晶方位<100>のSi単結晶ウェーハを用いてSOIウェーハを作製した。その際、ボンドウェーハに150nmの熱酸化膜を熱処理炉で成長させ、このウェーハに水素イオン(Hイオン)を5×1016/cmのドーズ量で40keVの加速エネルギーでイオン注入した。Si単結晶ウェーハからなるベースウェーハを用意して、ベースウェーハのみに酸素プラズマ処理を行い、その後、イオン注入されたボンドウェーハと貼り合わせを行った。この貼り合わせたウェーハに対し、第一ステップとして200℃、4時間のアニールを行った後、10℃/分の昇温速度で昇温し、第二ステップとして400℃、6時間のアニールを行った。この熱処理によりウェーハは剥離され初期SOIウェーハとなった。
(比較例1)(スマートカット法)
 直径300mm、結晶方位<100>のSi単結晶ウェーハを用いてSOIウェーハを作製した。その際、ボンドウェーハに150nmの熱酸化膜を熱処理炉で成長させ、このウェーハに水素イオン(Hイオン)を5×1016/cmのドーズ量で40keVの加速エネルギーでイオン注入した。Si単結晶ウェーハからなるベースウェーハを用意して、イオン注入されたボンドウェーハと貼り合わせを行った(プラズマ処理なし)。この貼り合わせたウェーハに対し、第一ステップとして350℃、2時間のアニールを行った後、10℃/分の昇温速度で昇温し、第二ステップとして500℃、30分のアニールを行った。この熱処理によりウェーハは剥離され初期SOIウェーハとなった。
(比較例2)(SiGen法)
 直径300mm、結晶方位<100>のSi単結晶ウェーハを用いてSOIウェーハを作製した。その際、ボンドウェーハに150nmの熱酸化膜を熱処理炉で成長させ、このウェーハに水素イオン(Hイオン)を7.5×1016/cmのドーズ量で40keVの加速エネルギーでイオン注入した。Si単結晶ウェーハからなるベースウェーハを用意してベースウェーハのみに酸素プラズマ処理を行い、その後、イオン注入されたボンドウェーハと貼り合わせを行った。この貼り合わせたウェーハに対し350℃、2時間のアニールのみを行った。この状態ではまだウェーハ分離は行われず、楔を使用して室温でウェーハ剥離を行った。
(比較例3)(共注入法)
 直径300mm、結晶方位<100>のSi単結晶ウェーハを用いてSOIウェーハを作製した。その際、ボンドウェーハに150nmの熱酸化膜を熱処理炉で成長させ、このウェーハにヘリウムイオン(Heイオン)を0.9×1016/cmのドーズ量で、水素イオン(Hイオン)を0.9×1016/cmのドーズ量で40keVの加速エネルギーでイオン注入した。Si単結晶ウェーハからなるベースウェーハを用意して、イオン注入されたボンドウェーハと貼り合わせを行った(プラズマ処理なし)。この貼り合わせたウェーハに対し、第一ステップとして350℃、2時間のアニールを行った後、10℃/分の昇温速度で昇温し、第二ステップとして500℃、30分のアニールを行った。この熱処理によりウェーハは剥離され初期SOIウェーハとなった。
 実施例1、比較例1~比較例3のAFMラフネス、SOI層膜厚レンジ、テラス部の形状、欠陥(ボイド、ブリスター)の4項目の評価結果を下記表1にまとめた。
 尚、表1のAFMラフネスとは、AFM(原子間力顕微鏡)により測定された30μm角の領域の表面粗さをRMS(Root Mean Square)表わした値である。
Figure JPOXMLDOC01-appb-T000001
 AFMラフネスに関しては、比較例1は他の例と比較して2倍程度大きい結果となり、表面粗さが大きく、その後の平坦化プロセスに負荷がかかることが予想できる。
 膜厚分布に関しては、比較例2のみが大きくなっていた。この原因はウェーハ分離を行う時、楔を入れた瞬間に楔の周りはウェーハ分離が起こり、その後、更にウェーハの中心方向へ楔を進ませてウェーハ分離を行うことにある。この初期ウェーハ分離領域とその後の分離領域の境界で膜厚が急激に変化する。そのことが、膜厚分布が大きい原因となっている。
 テラス部の形状に関しては、比較例2のみ顕著な凹凸が発生していた(図2)。これは室温で楔を使い強制的にウェーハ分離を行うことにより機械的な強制力が加わるためと考えられる。それと比較して、他の例のテラス部の形状は良好である(図1)。これは熱処理により潤滑に剥離が起こることで凹凸形状が発生しないと考えられる。
 欠陥発生に関しては比較例3のみ発生した。これはHe(ヘリウム)とH(水素)のイオン注入を行うので、製造工程の中で最もパーティクル付着が生じやすい工程で2回の処理を行うことになるため、パーティクル起因であるボイド及びブリスターの発生が他の例より多くなると考えられる。尚、表にはないが、貼り合わせ前にプラズマ処理を行った以外は比較例3と同一条件で行った他の例では、ブリスターの発生は少なくなったが、ボイドの発生は増え、ボイドとブリスターの合計の欠陥数は変わらなかった。
<実験例>
(実験例1)
 ウェーハ分離(剥離)の第一ステップと第二ステップを組み合わせる実験を下記条件で行った。
 ボンドウェーハ及びベースウェーハとして直径300mm、結晶方位<100>のSi単結晶ウェーハを用いてSOIウェーハを作製した。
 まず、ボンドウェーハに150nmの熱酸化膜を熱処理炉で成長させた。このウェーハに水素を5×1016/cmのドーズ量で40keVの加速エネルギーでイオン注入を行った。ベースウェーハ(酸化膜なし)を用意して、ベースウェーハに窒素プラズマ処理を行い、その後貼り合わせを行った。この貼り合わせたウェーハに対し、剥離熱処理として、第一ステップとして150~350℃の範囲で2時間のアニールを行い、10℃/分で昇温し、第二ステップとして350~500℃のアニールを行った(第一ステップ、第二ステップの熱処理条件は表2参照)。この熱処理によりイオン注入層で剥離され初期SOIウェーハが作製された(熱処理条件によっては剥離できないものもある)。この初期SOIウェーハに対し、900℃、2時間の犠牲酸化処理(熱酸化+酸化膜除去)、1200℃、1時間のAr雰囲気下のアニール、950℃の膜厚調整用犠牲酸化処理を順次行い、SOI層膜厚が88nmのSOIウェーハの完成品を作製し、そのSOI層表面の表面粗さ(RMS)をAFMで30μm×30μmの範囲で測定し比較した。結果を下記表2に示す。
Figure JPOXMLDOC01-appb-T000002
 第一ステップとして150℃~250℃の範囲で2時間熱処理を行い、第二ステップとして400℃~450℃で30分以上4時間以下の熱処理を行ったときのSOI層表面の表面粗さ(RMS)が極めて小さい。
(実験例2)
 第一ステップの熱処理時間を4時間とし、第二ステップを350℃,4時間、400℃,0.5時間、450℃,0.5時間の3条件とした以外は実験例1と同一条件でSOIウェーハの完成品を作製し、そのSOI層表面の表面粗さ(RMS)をAFMで30μm×30μmの範囲で測定し比較した。結果を下記表3に示す。
Figure JPOXMLDOC01-appb-T000003
 第一ステップとして150℃~250℃の範囲で4時間熱処理を行い、第二ステップとして400℃~450℃で30分の熱処理を行ったときのSOI層表面の表面粗さ(RMS)が極めて小さい。尚、第一ステップの熱処理の後の第二ステップの熱処理温度が350℃(400℃未満)であると、4時間熱処理を行っても剥離自体なされなかった。
(実験例3)
 第一ステップの熱処理時間を1時間とし、第二ステップを350℃,4時間、400℃,0.5時間の2条件とした以外は実験例1と同一条件でSOIウェーハの完成品を作製し、そのSOI層表面の表面粗さ(RMS)をAFMで30μm×30μmの範囲で測定し比較した。結果を下記表4に示す。
Figure JPOXMLDOC01-appb-T000004
 第一ステップの熱処理時間が1時間(2時間未満)であると、第二ステップとして400℃で30分熱処理を行っても、ウェーハが一部剥離されないという結果となった。また、第一ステップの熱処理時間が1時間(2時間未満)で、かつ第二ステップの熱処理温度が350℃(400℃未満)であると、4時間熱処理を行っても剥離自体なされなかった。
(実験例4)
 貼り合わせ前にプラズマ処理を行わないこと以外は実験例1と同一条件(一部の条件は未実施)でSOIウェーハの完成品を作製し、そのSOI層表面の表面粗さ(RMS)をAFMで30μm×30μmの範囲で測定し比較した。結果を下記表5に示す。
Figure JPOXMLDOC01-appb-T000005
 貼り合わせ前にプラズマ処理を施さないと、第一ステップとして150℃~250℃の範囲で2時間熱処理を行い、第二ステップとして400℃で4時間あるいは450℃で1時間熱処理を行っても、ウェーハが剥離されないか、または剥離されてもSOI層表面の表面粗さ(RMS)が大きかった。
(実験例5)
 プラズマ処理条件の効果を確認するため、下記の条件でSOIウェーハの完成品を作製した。
 ボンドウェーハ及びベースウェーハとして直径300mm、結晶方位<100>のSi単結晶ウェーハを用いてSOIを作製した。
 まず、ボンドウェーハに150nmの熱酸化膜を熱処理炉で成長させた。このウェーハに水素を5×1016/cmのドーズ量で40keVの加速エネルギーでイオン注入を行った。ベースウェーハ(酸化膜なし)を用意して、両者にプラズマ処理を行い、その後貼り合わせを行った。
 プラズマ条件は下記表6のとおりとした。
Figure JPOXMLDOC01-appb-T000006
 この貼り合わせたウェーハに対して剥離熱処理として、第一ステップとして200℃4時間のアニールを行った後、10℃/分の昇温速度で昇温し、第二ステップとして400℃4時間のアニールを行った。この熱処理によりイオン注入層で剥離し、初期SOIウェーハが作製された。この初期SOIウェーハに対し、900℃2時間の犠牲酸化処理、1200℃1時間のAr雰囲気下のアニール、950℃の膜厚調整用犠牲酸化処理を行いSOI層膜厚が88nmのSOIウェーハの完成品を作製し、そのSOI層表面の表面粗さ(RMS)をAFMで30μm×30μmの範囲で測定し比較した。
 表面粗さ(RMS)は以下のようになった。
条件(1) 0.17nm
条件(2) 0.14nm
条件(3) 0.17nm
条件(4) 0.15nm
 以上のことから酸化膜に窒素プラズマ、酸化膜無しウェーハに酸素プラズマで処理する事により表面粗さ(RMS)が最も小さくなることが分かった。
 なお、本発明は、上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に含有される。

Claims (4)

  1.  シリコン単結晶ウェーハからなるボンドウェーハの表面から水素イオンを注入してイオン注入層を形成し、該ボンドウェーハのイオン注入した表面と、シリコン単結晶ウェーハからなるベースウェーハ表面とを酸化膜を介して貼り合わせた後、剥離熱処理を行い前記イオン注入層でボンドウェーハを剥離することによりSOIウェーハを作製するSOIウェーハの製造方法において、
     前記ボンドウェーハの貼り合わせ面と前記ベースウェーハの貼り合わせ面の少なくとも一方の表面にプラズマ処理を施した後に前記酸化膜を介して貼り合わせを行い、
     前記剥離熱処理では、250℃以下の温度で2時間以上の熱処理を行う第一ステップと、400℃以上450℃以下の温度で30分以上の熱処理を行う第二ステップとを行うことによって、前記イオン注入層で前記ボンドウェーハを剥離することを特徴とするSOIウェーハの製造方法。
  2.  前記プラズマ処理は、酸化膜を有するウェーハに対しては窒素プラズマ処理を行い、酸化膜のないウェーハに対しては酸素プラズマ処理を行うことを特徴とする請求項1に記載のSOIウェーハの製造方法。
  3.  前記剥離後のSOIウェーハの剥離面に対し、CMPを行わずに平坦化処理を行うことを特徴とする請求項1又は請求項2に記載のSOIウェーハの製造方法。
  4.  請求項1又は請求項2のSOIウェーハの製造方法によって製造されたSOIウェーハであって、剥離面であるSOI層表面の表面粗さ(RMS)が3nm以下であり、かつ、該SOI層の膜厚レンジが1.5nm以下であることを特徴とするSOIウェーハ。
PCT/JP2013/007248 2013-02-01 2013-12-10 Soiウェーハの製造方法及びsoiウェーハ WO2014118851A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201380071248.0A CN104956464B (zh) 2013-02-01 2013-12-10 Soi晶圆的制造方法以及soi晶圆
KR1020157020474A KR102019653B1 (ko) 2013-02-01 2013-12-10 Soi 웨이퍼의 제조방법 및 soi 웨이퍼
US14/655,880 US20150340279A1 (en) 2013-02-01 2013-12-10 Method for manufacturing soi wafer and soi wafer
EP13874124.4A EP2953153B1 (en) 2013-02-01 2013-12-10 Production method of soi wafer, and soi wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-018833 2013-02-01
JP2013018833A JP6056516B2 (ja) 2013-02-01 2013-02-01 Soiウェーハの製造方法及びsoiウェーハ

Publications (1)

Publication Number Publication Date
WO2014118851A1 true WO2014118851A1 (ja) 2014-08-07

Family

ID=51261601

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/007248 WO2014118851A1 (ja) 2013-02-01 2013-12-10 Soiウェーハの製造方法及びsoiウェーハ

Country Status (6)

Country Link
US (1) US20150340279A1 (ja)
EP (1) EP2953153B1 (ja)
JP (1) JP6056516B2 (ja)
KR (1) KR102019653B1 (ja)
CN (1) CN104956464B (ja)
WO (1) WO2014118851A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6473970B2 (ja) * 2015-10-28 2019-02-27 信越半導体株式会社 貼り合わせsoiウェーハの製造方法
CN106960811A (zh) * 2016-01-12 2017-07-18 沈阳硅基科技有限公司 一种soi硅片的制备方法
CN107154379B (zh) * 2016-03-03 2020-01-24 上海新昇半导体科技有限公司 绝缘层上顶层硅衬底及其制造方法
WO2018144225A2 (en) 2017-01-18 2018-08-09 Phoenix Llc High power ion beam generator systems and methods
KR101952492B1 (ko) * 2017-01-20 2019-02-26 한양대학교 산학협력단 웨이퍼 본딩 방법 및 그 제조 방법에 의해 제조된 삼차원 구조의 반도체 반도체 소자

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211128A (ja) 1991-09-18 1993-08-20 Commiss Energ Atom 薄い半導体材料フィルムの製造方法
JP2001503568A (ja) * 1996-11-05 2001-03-13 コミッサリア タ レネルジー アトミーク 基盤上に形成された薄層およびその製造方法
JP2002305292A (ja) 2001-04-06 2002-10-18 Shin Etsu Handotai Co Ltd Soiウエーハおよびその製造方法
JP2003347526A (ja) 2002-05-02 2003-12-05 Soi Tec Silicon On Insulator Technologies 材料の二層を剥離する方法
JP2006210898A (ja) 2004-12-28 2006-08-10 Shin Etsu Chem Co Ltd Soiウエーハの製造方法及びsoiウェーハ
JP2007500435A (ja) 2003-07-29 2007-01-11 エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ 共注入と熱アニールによって特性の改善された薄層を得るための方法
JP2008513989A (ja) 2004-09-21 2008-05-01 エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ 気泡の形成を回避し、かつ、粗さを制限する条件により共注入工程を行う薄層転写方法
WO2010050556A1 (ja) * 2008-10-31 2010-05-06 信越化学工業株式会社 シリコン薄膜転写絶縁性ウェーハの製造方法
JP2011135051A (ja) * 2009-11-24 2011-07-07 Semiconductor Energy Lab Co Ltd Soi基板の作製方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3900741B2 (ja) * 1999-05-21 2007-04-04 信越半導体株式会社 Soiウェーハの製造方法
US6884696B2 (en) * 2001-07-17 2005-04-26 Shin-Etsu Handotai Co., Ltd. Method for producing bonding wafer
FR2874455B1 (fr) * 2004-08-19 2008-02-08 Soitec Silicon On Insulator Traitement thermique avant collage de deux plaquettes
US7767542B2 (en) * 2007-04-20 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Manufacturing method of SOI substrate
US8163628B2 (en) * 2007-11-01 2012-04-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
JP5654206B2 (ja) * 2008-03-26 2015-01-14 株式会社半導体エネルギー研究所 Soi基板の作製方法及び該soi基板を用いた半導体装置
JP5493343B2 (ja) * 2008-12-04 2014-05-14 信越半導体株式会社 貼り合わせウェーハの製造方法
JP5244650B2 (ja) * 2009-02-26 2013-07-24 信越半導体株式会社 Soiウェーハの製造方法
JP5532680B2 (ja) * 2009-05-27 2014-06-25 信越半導体株式会社 Soiウェーハの製造方法およびsoiウェーハ
JP5703853B2 (ja) * 2011-03-04 2015-04-22 信越半導体株式会社 貼り合わせウェーハの製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211128A (ja) 1991-09-18 1993-08-20 Commiss Energ Atom 薄い半導体材料フィルムの製造方法
JP2001503568A (ja) * 1996-11-05 2001-03-13 コミッサリア タ レネルジー アトミーク 基盤上に形成された薄層およびその製造方法
JP2002305292A (ja) 2001-04-06 2002-10-18 Shin Etsu Handotai Co Ltd Soiウエーハおよびその製造方法
JP2003347526A (ja) 2002-05-02 2003-12-05 Soi Tec Silicon On Insulator Technologies 材料の二層を剥離する方法
JP2007500435A (ja) 2003-07-29 2007-01-11 エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ 共注入と熱アニールによって特性の改善された薄層を得るための方法
JP2008513989A (ja) 2004-09-21 2008-05-01 エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ 気泡の形成を回避し、かつ、粗さを制限する条件により共注入工程を行う薄層転写方法
JP2006210898A (ja) 2004-12-28 2006-08-10 Shin Etsu Chem Co Ltd Soiウエーハの製造方法及びsoiウェーハ
WO2010050556A1 (ja) * 2008-10-31 2010-05-06 信越化学工業株式会社 シリコン薄膜転写絶縁性ウェーハの製造方法
JP2011135051A (ja) * 2009-11-24 2011-07-07 Semiconductor Energy Lab Co Ltd Soi基板の作製方法

Also Published As

Publication number Publication date
CN104956464A (zh) 2015-09-30
EP2953153A1 (en) 2015-12-09
US20150340279A1 (en) 2015-11-26
JP2014150193A (ja) 2014-08-21
EP2953153B1 (en) 2021-05-26
JP6056516B2 (ja) 2017-01-11
CN104956464B (zh) 2017-09-22
EP2953153A4 (en) 2016-10-19
KR102019653B1 (ko) 2019-09-09
KR20150112968A (ko) 2015-10-07

Similar Documents

Publication Publication Date Title
US20160056068A1 (en) Thin film and method for manufacturing thin film
WO2013102968A1 (ja) 貼り合わせsoiウェーハの製造方法
WO2014118851A1 (ja) Soiウェーハの製造方法及びsoiウェーハ
JP5780234B2 (ja) Soiウェーハの製造方法
WO2015136834A1 (ja) 貼り合わせsoiウェーハの製造方法
WO2006109614A1 (ja) Soiウェーハの製造方法およびこの方法により製造されたsoiウェーハ
WO2016203677A1 (ja) Soiウェーハの製造方法
JP5821828B2 (ja) Soiウェーハの製造方法
JP5493343B2 (ja) 貼り合わせウェーハの製造方法
WO2016059748A1 (ja) 貼り合わせウェーハの製造方法
WO2017217129A1 (ja) 貼り合わせウェーハの製造方法
JP5263509B2 (ja) 貼り合わせウェーハの製造方法
WO2014080565A1 (ja) Soiウェーハの製造方法
JP5135713B2 (ja) 半導体基板の製造方法
EP3370249B1 (en) Bonded soi wafer manufacturing method
JP5531642B2 (ja) 貼り合わせウェーハの製造方法
KR20160052551A (ko) 접합 웨이퍼의 제조방법
JP2014212172A (ja) 貼り合わせウェーハの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13874124

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14655880

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2013874124

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20157020474

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE