WO2014118851A1 - Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ - Google Patents

Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ Download PDF

Info

Publication number
WO2014118851A1
WO2014118851A1 PCT/JP2013/007248 JP2013007248W WO2014118851A1 WO 2014118851 A1 WO2014118851 A1 WO 2014118851A1 JP 2013007248 W JP2013007248 W JP 2013007248W WO 2014118851 A1 WO2014118851 A1 WO 2014118851A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
soi
heat treatment
layer
bond
Prior art date
Application number
PCT/JP2013/007248
Other languages
English (en)
French (fr)
Inventor
徳弘 小林
横川　功
阿賀　浩司
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Priority to KR1020157020474A priority Critical patent/KR102019653B1/ko
Priority to EP13874124.4A priority patent/EP2953153B1/en
Priority to CN201380071248.0A priority patent/CN104956464B/zh
Priority to US14/655,880 priority patent/US20150340279A1/en
Publication of WO2014118851A1 publication Critical patent/WO2014118851A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface

Definitions

  • the present invention relates to a method for manufacturing an SOI wafer using a so-called ion implantation separation method, in which an ion-implanted wafer is bonded and then peeled to manufacture an SOI wafer, and to an SOI wafer manufactured by this method.
  • an oxide film is formed on at least one of two silicon wafers, and hydrogen ions or rare gases are formed from the upper surface of one silicon wafer (bond wafer). Gas ions such as ions are implanted to form a microbubble layer (encapsulation layer) inside the wafer. Then, the ion-implanted surface is brought into intimate contact with the other silicon wafer (base wafer) through an oxide film, and then a heat treatment (peeling heat treatment) is applied to form a microbubble layer as a peeled surface to bond one wafer (bond wafer). The thin film is peeled off, and further heat treatment (bonding heat treatment) is applied to firmly bond to form an SOI wafer (see Patent Documents 1 and 2).
  • an SOI wafer having an SOI layer having a mirror surface and a highly uniform film thickness can be obtained relatively easily.
  • a damage layer due to ion implantation exists on the surface of the bonded wafer after delamination, and the surface is compared with the mirror surface of a normal product level silicon single crystal wafer. Roughness becomes large. Therefore, it is necessary to remove such a damaged layer and surface roughness in the production by the ion implantation separation method.
  • polishing polish Removal allowance: about 100 nm
  • the amount of polishing is not uniform in the plane, so that the thin film is achieved by implantation and peeling of hydrogen ions and the like. There arises a problem that the thickness uniformity deteriorates.
  • the implantation is performed with a dose amount of about 1.5 times that of the smart cut method, and then the bonding surface of the bond wafer and the base wafer is plasma-treated and bonded, and heat treatment is performed.
  • the ion-implanted layer is weakened by heat treatment under a heat treatment condition (for example, low-temperature heat treatment of 350 ° C. or lower) that does not cause peeling, and then, for example, a wedge-shaped member is placed on the outer peripheral edge near the bonding surface at room temperature.
  • both hydrogen ions and helium ions are ion-implanted
  • Patent Documents 4 and 5 both hydrogen ions and helium ions are ion-implanted into the bond wafer, and then bonded to the base wafer, followed by exfoliation heat treatment, for example, at 500 ° C. for about 30 minutes, and delamination at the ion implantation layer
  • This method is capable of peeling with a small dose compared to the smart cut method using single ion implantation, and can also improve the surface roughness of the peeled surface.
  • the SOI wafer manufacturing method using the ion implantation separation method can be classified into three methods (smart cut method, SiGen method, and co-implantation method).
  • the smart cut method is a level that does not pose a major problem with respect to the SOI layer thickness range and the terrace shape, but the surface roughness of the SOI layer surface is larger than other methods.
  • the surface roughness of the SOI layer surface can be kept small, but since a wedge is inserted during room temperature separation, the film thickness distribution changes greatly between the region where the separation occurs initially and the boundary where the separation occurs thereafter. When the range becomes large and the separation is forcibly separated, the terrace shape will be uneven or chipped.
  • the surface roughness of the SOI layer surface can be kept small as in the SiGen method, and there is no significant problem with the SOI layer thickness range or terrace shape. And blisters tend to occur more frequently.
  • An SOI wafer as a finished product shipped to a device manufacturer has a small SOI layer thickness range, a small surface roughness of the SOI layer surface, a smooth terrace shape, and voids, blisters, etc. in the SOI layer. What is free of defects is required.
  • the terrace portion is a region where the SOI layer is not transferred at the outer peripheral portion of the peeled SOI wafer and the surface of the base wafer is exposed. This is about several mm of the outer peripheral portion of the mirror-polished wafer.
  • the main reason is that the flatness of the wafer deteriorates, so that the bonding force between the bonded wafers is weak, and the SOI layer is difficult to be transferred to the base wafer side.
  • the present invention has been made in view of the above circumstances, the SOI layer thickness range is small, the surface roughness of the SOI layer surface is small, the shape of the terrace portion is smooth, and defects such as voids and blisters are present in the SOI layer. It is an object of the present invention to provide a method for manufacturing an SOI wafer without any SOI wafer.
  • the present invention has been made to solve the above problems, Hydrogen ions are implanted from the surface of a bond wafer made of a silicon single crystal wafer to form an ion implantation layer, and the ion implanted surface of the bond wafer and a base wafer surface made of a silicon single crystal wafer are interposed via an oxide film.
  • a peeling heat treatment is performed and the bond wafer is peeled off by the ion implantation layer.
  • the bonding is performed through the oxide film.
  • exfoliation heat treatment by performing a first step of performing a heat treatment for 2 hours or more at a temperature of 250 ° C. or less and a second step of performing a heat treatment for 30 minutes or more at a temperature of 400 ° C. or more and 450 ° C. or less, An SOI wafer manufacturing method is provided, wherein the bond wafer is peeled off by an injection layer.
  • the voids and blisters are not affected by the generation of voids and blisters caused by the implantation of helium ions. Does not have such defects.
  • the wafer is plasma-treated and bonded to strengthen the bonding force, and then heat treatment (first step and second step) is performed in two steps at a relatively low temperature. The surface roughness of the SOI layer surface can be reduced by weakening the ion-implanted layer and performing peeling.
  • the SOI film thickness range can be reduced, and the shape of the terrace portion can be reduced. It can be smooth.
  • the plasma treatment is performed by performing nitrogen plasma treatment on a wafer having an oxide film and performing oxygen plasma treatment on a wafer having no oxide film.
  • a wafer processed under such conditions is advantageous because the wafer peeling is completed at a relatively low temperature, and an SOI wafer having a small surface roughness on the peeling surface can be produced.
  • planarization process can be performed without performing CMP.
  • planarization treatment examples include sacrificial oxidation treatment + Ar annealing + sacrificial oxidation treatment.
  • the SOI wafer manufactured in this way is advantageous because the SOI layer has particularly excellent film thickness uniformity and can further reduce the SOI layer film thickness range.
  • the SOI wafer manufactured in this way has a surface roughness (RMS) of the SOI layer surface, which is a release surface, of 3 nm or less, and the film thickness range of the SOI layer is 1.5 nm or less. can do.
  • RMS surface roughness
  • the SOI layer thickness range and the surface roughness of the SOI layer surface are extremely small, the shape of the terrace portion is smooth, and the SOI layer has no defects such as voids and blisters. This is convenient as a finished product shipped to a device manufacturer.
  • the SOI layer thickness range is small, the surface roughness of the SOI layer surface is small, the shape of the terrace portion is smooth, and the SOI layer has no defects such as voids and blisters. Wafers can be manufactured.
  • Example 1 is an example of the shape of a terrace portion of an SOI wafer manufactured by the method for manufacturing an SOI wafer of Example 1. It is an example of the shape of the terrace part of the SOI wafer manufactured by the manufacturing method of the SOI wafer of the comparative example 2.
  • Hydrogen ions are implanted from the surface of a bond wafer made of a silicon single crystal wafer to form an ion implantation layer, and the ion implanted surface of the bond wafer and a base wafer surface made of a silicon single crystal wafer are interposed via an oxide film.
  • a peeling heat treatment is performed and the bond wafer is peeled off by the ion implantation layer.
  • the bonding is performed through the oxide film,
  • the exfoliation heat treatment by performing a first step of performing a heat treatment for 2 hours or more at a temperature of 250 ° C. or less and a second step of performing a heat treatment for 30 minutes or more at a temperature of 400 ° C. or more and 450 ° C.
  • the SOI wafer manufacturing method is characterized by peeling the bond wafer with an injection layer, the SOI layer thickness range is small, the surface roughness of the SOI layer surface is small, and the shape of the terrace portion is smooth, The inventors have found that an SOI wafer having no defects such as voids and blisters in the SOI layer can be produced, and the present invention has been completed.
  • the present invention performs ion implantation of only hydrogen ions on a bond wafer, performs plasma treatment on at least one bonding surface of the bond wafer and the base wafer, and then bonds and peels them through an oxide film. Heat treatment is performed.
  • the SOI layer is not affected by voids or blisters generated by injecting helium ions. Does not cause defects such as voids and blisters.
  • the present invention strengthens the bonding force of the wafer by performing plasma treatment on at least one bonding surface of the bond wafer and the base wafer, and then performs a peeling treatment by a relatively low temperature heat treatment, The surface roughness of the SOI layer surface can be reduced.
  • annealing is performed at 250 ° C. or lower for 2 hours or longer as the first step, and then the temperature is raised and annealing is performed at a temperature range of 400 to 450 ° C. for 30 minutes or longer as the second step. To weaken the ion-implanted layer and separate it.
  • the wafer that has been plasma-processed and bonded has improved bonding strength compared to a normal bonded wafer.
  • the first ion-implanted layer is weakened and the bonding strength of the wafer is strengthened, and then the bonding strength is further improved by heat treatment at 400 to 450 ° C.
  • the weakening of the implanted layer is completed and wafer peeling occurs.
  • plasma processing is performed on the wafer to strengthen the bonding force of the wafer, and heat treatment is performed to raise the temperature in two stages at a relatively low temperature (the first step and the second step), and ion implantation is performed step by step.
  • the surface roughness of the SOI layer surface can be reduced by weakening the layer and performing peeling.
  • the SOI layer thickness range can be reduced, and the terrace The shape of the part can be made smooth.
  • the heat treatment time of the first step and the second step of the peeling heat treatment is preferably 8 hours or less and more preferably 4 hours or less in consideration of the efficiency of the peeling heat treatment. Therefore, the heat treatment temperature in the first step is preferably 150 ° C. or higher.
  • the plasma treatment it is preferable to perform a nitrogen plasma treatment on a wafer having an oxide film, and an oxygen plasma treatment on a wafer having no oxide film (including a wafer on which only a natural oxide film is grown).
  • a wafer processed under such conditions can be peeled off in a relatively short time at a relatively low temperature, and an SOI wafer having a smaller roughness of the peeled surface can be produced.
  • the SOI wafer immediately after peeling produced in this manner has a small surface roughness on the surface of the SOI layer, a good thickness distribution of the SOI layer and a terrace shape, and no occurrence of blisters and voids.
  • the surface roughness of the SOI layer surface is small, the surface roughness of the SOI layer surface of the finished SOI wafer should be sufficiently reduced even if the planarization process is performed only by heat treatment without using CMP. Can do.
  • the SOI wafer manufactured in this way has a surface roughness (RMS) of the SOI layer surface, which is a peeled surface before flattening treatment, of 3 nm or less, and the SOI layer has a film thickness range of 1. It can be 5 nm or less.
  • RMS surface roughness
  • a high-quality SOI wafer can be manufactured by performing a planarization process without performing CMP on the peeled surface of the SOI wafer after the peeling.
  • planarization process for example, a sacrificial oxidation process + Ar annealing + sacrificial oxidation process can be cited.
  • the SOI wafer manufactured in this way is advantageous because it has excellent SOI layer thickness uniformity and a smaller SOI layer thickness range.
  • the SOI layer thickness range and the surface roughness of the SOI layer surface are extremely small, and the shape of the terrace portion is smooth, and there are no defects such as voids or blisters in the SOI layer.
  • Example 1 An SOI wafer was manufactured using a Si single crystal wafer having a diameter of 300 mm and a crystal orientation ⁇ 100>. At that time, a thermal oxide film having a thickness of 150 nm was grown on a bond wafer in a heat treatment furnace, and hydrogen ions (H + ions) were ion-implanted into the wafer at a dose of 5 ⁇ 10 16 / cm 2 with an acceleration energy of 40 keV. A base wafer made of a Si single crystal wafer was prepared, oxygen plasma treatment was performed only on the base wafer, and then bonded to an ion-implanted bond wafer. The bonded wafer is annealed at 200 ° C.
  • the wafer was peeled off to become an initial SOI wafer.
  • the wafer was peeled off to become an initial SOI wafer.
  • the bonded wafer is annealed at 350 ° C. for 2 hours as the first step, then heated at a rate of temperature increase of 10 ° C./min, and annealed at 500 ° C. for 30 minutes as the second step. It was. By this heat treatment, the wafer was peeled off to become an initial SOI wafer.
  • Table 1 summarizes the evaluation results of the four items of Example 1, Comparative Example 1 to Comparative Example 3, AFM roughness, SOI layer thickness range, terrace shape, and defects (voids, blisters).
  • the AFM roughness in Table 1 is a value representing the surface roughness of a 30 ⁇ m square area measured by AFM (atomic force microscope) in RMS (Root Mean Square).
  • Comparative Example 1 is about twice as large as the other examples, the surface roughness is large, and it can be expected that the subsequent planarization process will be loaded.
  • Comparative Example 2 only Comparative Example 2 was large. This is because when wafer separation is performed, wafer separation occurs around the wedge at the moment when the wedge is inserted, and then the wafer is further separated by advancing the wedge toward the center of the wafer. The film thickness changes abruptly at the boundary between this initial wafer separation region and the subsequent separation region. This causes a large film thickness distribution.
  • Comparative Example 3 As for the occurrence of defects, only Comparative Example 3 occurred. This is because ion implantation of He (helium) and H (hydrogen) is performed, and therefore, the process is most likely to cause particle adhesion in the manufacturing process. The occurrence is thought to be more than other examples. Although not shown in the table, in other examples performed under the same conditions as Comparative Example 3 except that plasma treatment was performed before bonding, the occurrence of blisters decreased, but the generation of voids increased. The total number of blister defects did not change.
  • Example 1 An experiment combining the first step and the second step of wafer separation (peeling) was performed under the following conditions.
  • An SOI wafer was manufactured using a Si single crystal wafer having a diameter of 300 mm and a crystal orientation ⁇ 100> as a bond wafer and a base wafer.
  • a 150 nm thermal oxide film was grown on a bond wafer in a heat treatment furnace. Hydrogen was ion-implanted into this wafer at an acceleration energy of 40 keV at a dose of 5 ⁇ 10 16 / cm 2 .
  • a base wafer (no oxide film) was prepared, and the base wafer was subjected to nitrogen plasma treatment and then bonded.
  • the bonded wafer is annealed for 2 hours in the range of 150 to 350 ° C. as the first step, heated at 10 ° C./min, and annealed at 350 to 500 ° C. as the second step. (Refer to Table 2 for the heat treatment conditions of the first step and the second step).
  • an initial SOI wafer was produced by peeling off the ion-implanted layer (some may not be peeled depending on the heat treatment conditions).
  • the initial SOI wafer is sequentially subjected to sacrificial oxidation treatment at 900 ° C. for 2 hours (thermal oxidation + oxide film removal), annealing at 1200 ° C.
  • Example 2 The same conditions as in Experimental Example 1 except that the heat treatment time of the first step was 4 hours and the second step was 3 conditions of 350 ° C., 4 hours, 400 ° C., 0.5 hour, 450 ° C., 0.5 hour.
  • a finished product of an SOI wafer was produced, and the surface roughness (RMS) of the SOI layer surface was measured by AFM in the range of 30 ⁇ m ⁇ 30 ⁇ m and compared. The results are shown in Table 3 below.
  • the surface roughness (RMS) of the SOI layer surface is extremely small when heat treatment is performed in the range of 150 ° C. to 250 ° C. for 4 hours as the first step, and heat treatment is performed for 30 minutes at 400 ° C. to 450 ° C. as the second step. .
  • the heat treatment temperature in the second step after the heat treatment in the first step was 350 ° C. (less than 400 ° C.), peeling was not performed even after the heat treatment for 4 hours.
  • Example 3 A completed SOI wafer was fabricated under the same conditions as in Experimental Example 1, except that the heat treatment time for the first step was 1 hour and the second step was 2 conditions of 350 ° C., 4 hours, 400 ° C., and 0.5 hour.
  • the surface roughness (RMS) of the SOI layer surface was measured by AFM in the range of 30 ⁇ m ⁇ 30 ⁇ m and compared. The results are shown in Table 4 below.
  • the heat treatment time of the first step was 1 hour (less than 2 hours), even if heat treatment was performed at 400 ° C. for 30 minutes as the second step, the wafer was not partly peeled off. Further, when the heat treatment time in the first step was 1 hour (less than 2 hours) and the heat treatment temperature in the second step was 350 ° C. (less than 400 ° C.), peeling was not performed even after the heat treatment for 4 hours.
  • Example 4 A finished SOI wafer was produced under the same conditions as in Experimental Example 1 (some conditions were not implemented) except that plasma treatment was not performed before bonding, and the surface roughness (RMS) of the SOI layer surface was measured with AFM. And measured in the range of 30 ⁇ m ⁇ 30 ⁇ m. The results are shown in Table 5 below.
  • the heat treatment is performed in the range of 150 ° C. to 250 ° C. for 2 hours as the first step, and the heat treatment is performed at 400 ° C. for 4 hours or 450 ° C. for 1 hour as the second step. Even when the wafer was not peeled off, the surface roughness (RMS) of the SOI layer surface was large.
  • a completed SOI wafer was produced under the following conditions.
  • An SOI was manufactured using a Si single crystal wafer having a diameter of 300 mm and a crystal orientation ⁇ 100> as a bond wafer and a base wafer.
  • a 150 nm thermal oxide film was grown on a bond wafer in a heat treatment furnace. Hydrogen was ion-implanted into this wafer at an acceleration energy of 40 keV at a dose of 5 ⁇ 10 16 / cm 2 .
  • a base wafer (no oxide film) was prepared, plasma treatment was performed on both, and bonding was then performed.
  • the plasma conditions were as shown in Table 6 below.
  • the bonded wafer is annealed at 200 ° C. for 4 hours as the first step, then heated at a rate of temperature increase of 10 ° C./min, and annealed at 400 ° C. for 4 hours as the second step. Went.
  • This heat treatment peeled off the ion implantation layer, and an initial SOI wafer was produced.
  • This initial SOI wafer was subjected to sacrificial oxidation treatment at 900 ° C. for 2 hours, annealing in an Ar atmosphere at 1200 ° C. for 1 hour, and sacrificial oxidation treatment for film thickness adjustment at 950 ° C. to complete an SOI wafer with an SOI layer thickness of 88 nm.
  • the surface roughness (RMS) of the SOI layer surface was measured by AFM in the range of 30 ⁇ m ⁇ 30 ⁇ m and compared.
  • the surface roughness (RMS) was as follows. Condition (1) 0.17 nm Condition (2) 0.14 nm Condition (3) 0.17 nm Condition (4) 0.15 nm
  • RMS surface roughness

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

　本発明は、ＳＯＩウェーハを作製するＳＯＩウェーハの製造方法において、ボンドウェーハの貼り合わせ面とベースウェーハの貼り合わせ面の少なくとも一方の表面にプラズマ処理を施した後に酸化膜を介して貼り合わせを行い、剥離熱処理では、２５０℃以下の温度で２時間以上の熱処理を行う第一ステップと、４００℃以上４５０℃以下の温度で３０分以上の熱処理を行う第二ステップとを行うことによって、イオン注入層でボンドウェーハを剥離することを特徴とするＳＯＩウェーハの製造方法である。これにより、ＳＯＩ層膜厚レンジが小さく、ＳＯＩ層表面の表面粗さが小さく、テラス部の形状がスムーズであり、ＳＯＩ層にボイドやブリスターなどの欠陥の無いＳＯＩウェーハを製造する方法が提供できる。

Description

ＳＯＩウェーハの製造方法及びＳＯＩウェーハ
　本発明は、イオン注入したウェーハを結合後に剥離してＳＯＩウェーハを製造する、いわゆるイオン注入剥離法を用いたＳＯＩウェーハの製造方法及びこの方法で製造されたＳＯＩウェーハに関する。
　近年、貼り合わせウェーハの製造方法として、イオン注入したウェーハを他のウェーハと貼り合わせてイオン注入層で剥離することで貼り合わせウェーハを製造する方法（イオン注入剥離法：スマートカット法（登録商標）とも呼ばれる技術）が注目されている。
　このようなイオン注入剥離法によりＳＯＩウェーハを製造する方法では、二枚のシリコンウェーハの内、少なくとも一方に酸化膜を形成すると共に、一方のシリコンウェーハ（ボンドウェーハ）の上面から水素イオンや希ガスイオン等のガスイオンを注入し、該ウェーハ内部に微小気泡層（封入層）を形成させる。そして、イオン注入した側の面を酸化膜を介して他方のシリコンウェーハ（ベースウェーハ）と密着させ、その後熱処理（剥離熱処理）を加えて微小気泡層を剥離面として一方のウェーハ（ボンドウェーハ）を薄膜状に剥離し、さらに熱処理（結合熱処理）を加えて強固に結合してＳＯＩウェーハとする（特許文献１、２参照）。
　この方法では、剥離面が鏡面で、膜厚の均一性が高いＳＯＩ層を有するＳＯＩウェーハが比較的容易に得られる。しかし、イオン注入剥離法により貼り合わせウェーハを作製する場合においては、剥離後の貼り合わせウェーハ表面にイオン注入によるダメージ層が存在し、また通常の製品レベルのシリコン単結晶ウェーハの鏡面に比べて表面粗さが大きなものとなる。従って、イオン注入剥離法による製造では、このようなダメージ層及び表面粗さを除去することが必要になる。
　従来、このダメージ層等を除去するために、結合熱処理後の最終工程において、タッチポリッシュと呼ばれる研磨代の極めて少ない鏡面研磨（取り代：１００ｎｍ程度）が行われていた。ところが、貼り合わせウェーハの薄膜（ＳＯＩ層）に機械加工的要素を含む研磨を施すと、研磨の取り代が面内で均一でないために、水素イオンなどの注入、剥離によって達成された薄膜の膜厚均一性が悪化してしまうという問題が生じる。
　このような問題点を解決する方法として、前記タッチポリッシュの代わりに高温熱処理を行って表面粗さを改善する平坦化処理が行われるようになってきている。
　一方、ボンドウェーハに水素イオン等を注入する際、スマートカット法の１．５倍程度のドーズ量で注入を行い、その後、ボンドウェーハとベースウェーハの貼り合わせ面をプラズマ処理して貼り合わせ、熱処理のみでは剥離が発生しない熱処理条件（例えば、３５０℃以下の低温熱処理）にて熱処理することでイオン注入層を脆弱化し、その後、室温にて貼り合わせ面付近の外周端部に、例えば楔状部材を挿入することを起点として機械的にボンドウェーハを剥離して薄膜層を形成する室温機械剥離法（ｒＴ－ＣＣＰ、ＳｉＧｅｎ法とも呼ばれる）がある（特許文献３）。この方法は多量の水素イオン注入と、結合力を高めるプラズマ処理と室温分離が特徴であるといえる。これによって剥離面の表面粗さを改善することができるので、剥離後の平坦化処理の負荷を低減することができる。
　この方法と同様に、剥離面の表面粗さを低減する他の方法として、水素イオンとヘリウムイオンの両者をイオン注入する共注入法がある（特許文献４，５）。この方法は、ボンドウェーハに注入するイオンを水素イオンとヘリウムイオンの両者をそれぞれイオン注入し、その後、ベースウェーハと貼り合わせ、例えば５００℃３０分程度の剥離熱処理を行いイオン注入層で剥離を行う方法であり、単一イオンのイオン注入によるスマートカット法に比べて少ないドーズ量で剥離が可能であり、かつ、剥離面の表面粗さも改善することができる。
　以上のように、イオン注入剥離法を用いたＳＯＩウェーハの製造方法は、３つの方法（スマートカット法、ＳｉＧｅｎ法、共注入法）に分類することができる。
　上記の３つの製造方法において、剥離後のＳＯＩウェーハの剥離面の平坦化処理を、ＣＭＰを用いずに行った場合、製造されたＳＯＩウェーハの品質の特徴を以下に示す。
　スマートカット法は、ＳＯＩ層膜厚レンジ及びテラス形状については大きな問題にはならないレベルであるが、ＳＯＩ層表面の表面粗さは他の方法と比較して大きい。
　ＳｉＧｅｎ法ではＳＯＩ層表面の表面粗さは小さく抑えられるが、室温分離の際に楔を入れるため、初期に分離が起こる領域とその後分離が起こる境界で膜厚分布が大きく変化しＳＯＩ層膜厚レンジが大きくなり、また強制的に分離する事によってテラス形状は凹凸の形状や欠けが発生してしまう。
　水素とヘリウムの共注入では、ＳｉＧｅｎ法と同様にＳＯＩ層表面の表面粗さは小さく抑えられ、かつ、ＳＯＩ層膜厚レンジやテラス形状にも大きな問題はないが、Ｈｅを注入した影響でボイドやブリスターの発生が多くなる傾向がある。
　デバイス製造メーカーに出荷される完成品としてのＳＯＩウェーハは、ＳＯＩ層膜厚レンジが小さく、ＳＯＩ層表面の表面粗さが小さく、テラス部の形状がスムーズであり、ＳＯＩ層にボイドやブリスターなどの欠陥の無いものが求められている。
　ここで、テラス部とは、剥離後のＳＯＩウェーハの外周部でＳＯＩ層が転写されず、ベースウェーハの表面が露出した領域のことであり、これは、鏡面研磨ウェーハの外周部の数ｍｍ程度ではウェーハの平坦度が悪くなる為に貼り合わせたウェーハ間の結合力が弱く、ＳＯＩ層がベースウェーハ側に転写されにくいことが主な原因である。このＳＯＩウェーハのテラス部を光学顕微鏡で観察すると、ＳＯＩ層とテラス部の境界が入り組んだ凹凸形状になったり、ＳＯＩ層が島状に孤立したＳＯＩ島が観察される。これは、ＳＯＩ層の転写される平坦度の良好な領域と転写されない平坦度の悪い領域との遷移領域で発生すると考えられる。このような凹凸形状やＳＯＩ島は、デバイス作製プロセスでウェーハから剥がれ、シリコンパーティクルとなってデバイス作製領域に再付着してデバイスの不良の原因となってしまうことが予想される（特許文献６参照）。
特開平５－２１１１２８号公報 特開２００３－３４７５２６号公報 特開２００６－２１０８９８号公報 特表２００７－５００４３５号公報 特表２００８－５１３９８９号公報 特開２００２－３０５２９２号公報
　本発明は、上記事情に鑑みなされたもので、ＳＯＩ層膜厚レンジが小さく、ＳＯＩ層表面の表面粗さが小さく、テラス部の形状がスムーズであり、ＳＯＩ層にボイドやブリスターなどの欠陥の無いＳＯＩウェーハを製造する方法を提供することを目的とする。
　本発明は、上記課題を解決するためになされたもので、
　シリコン単結晶ウェーハからなるボンドウェーハの表面から水素イオンを注入してイオン注入層を形成し、該ボンドウェーハのイオン注入した表面と、シリコン単結晶ウェーハからなるベースウェーハ表面とを酸化膜を介して貼り合わせた後、剥離熱処理を行い前記イオン注入層でボンドウェーハを剥離することによりＳＯＩウェーハを作製するＳＯＩウェーハの製造方法において、
　前記ボンドウェーハの貼り合わせ面と前記ベースウェーハの貼り合わせ面の少なくとも一方の表面にプラズマ処理を施した後に前記酸化膜を介して貼り合わせを行い、
　前記剥離熱処理では、２５０℃以下の温度で２時間以上の熱処理を行う第一ステップと、４００℃以上４５０℃以下の温度で３０分以上の熱処理を行う第二ステップとを行うことによって、前記イオン注入層で前記ボンドウェーハを剥離することを特徴とするＳＯＩウェーハの製造方法を提供する。
　本発明は、ボンドウェーハに（ヘリウムイオンは注入せず）水素イオンのみのイオン注入を行うため、ヘリウムイオンを注入したことによるボイドやブリスター発生の影響を受けることがなく、ＳＯＩ層にボイドやブリスターなどの欠陥を有しない。また、ウェーハにプラズマ処理をして貼り合わせを行うことにより結合力を強めて、その後比較的低温での２段階で昇温する熱処理（前記第一ステップと第二ステップ）を行い、段階的にイオン注入層を脆弱化させて剥離を行うことにより、ＳＯＩ層表面の表面粗さを小さくすることができる。
　また、本発明は、剥離の際に（楔を入れて機械的に剥離するのではなく）熱処理によりイオン注入層を剥離するので、ＳＯＩ膜厚レンジを小さくすることができ、テラス部の形状をスムーズにすることができる。
　このとき、前記プラズマ処理は、酸化膜を有するウェーハに対しては窒素プラズマ処理を行い、酸化膜のないウェーハに対しては酸素プラズマ処理を行うことが好ましい。
　このような処理をして、ウェーハの貼り合わせを行った場合に、特に結合力が高くなるため好ましい。また、このような条件で処理したウェーハは、比較的低温でウェーハ剥離が完了し、剥離面の表面粗さが小さなＳＯＩウェーハを作製することができるので好都合である。
　さらにこのとき、ＣＭＰを行わずに平坦化処理を行うことができる。
　このような平坦化処理としては、例えば犠牲酸化処理＋Ａｒアニール＋犠牲酸化処理を挙げることができる。この様にして作製されたＳＯＩウェーハは、ＳＯＩ層の膜厚均一性が特に優れ、ＳＯＩ層膜厚レンジをさらに小さいものとすることができるため好都合である。
　さらにこのようにして製造されたＳＯＩウェーハは、剥離面であるＳＯＩ層表面の表面粗さ（ＲＭＳ）が３ｎｍ以下であり、かつ、該ＳＯＩ層の膜厚レンジが１．５ｎｍ以下であるものとすることができる。
　このようなＳＯＩウェーハであれば、ＳＯＩ層膜厚レンジとＳＯＩ層表面の表面粗さが極めて小さく、さらにテラス部の形状がスムーズであり、ＳＯＩ層にボイドやブリスターなどの欠陥の無いものとすることができるので、デバイス製造メーカーに出荷される完成品として好都合である。
　以上のように、本発明によれば、ＳＯＩ層膜厚レンジが小さく、ＳＯＩ層表面の表面粗さが小さく、テラス部の形状がスムーズであり、ＳＯＩ層にボイドやブリスターなどの欠陥の無いＳＯＩウェーハを製造することができる。
実施例１のＳＯＩウェーハの製造方法により製造されたＳＯＩウェーハのテラス部の形状の一例である。 比較例２のＳＯＩウェーハの製造方法により製造されたＳＯＩウェーハのテラス部の形状の一例である。
　以下、本発明のＳＯＩウェーハの製造方法及びＳＯＩウェーハについて詳細に説明するが、本発明はこれらに限定されるものではない。
　本発明者らは、上記目的を達成するため鋭意検討を行った結果、
　シリコン単結晶ウェーハからなるボンドウェーハの表面から水素イオンを注入してイオン注入層を形成し、該ボンドウェーハのイオン注入した表面と、シリコン単結晶ウェーハからなるベースウェーハ表面とを酸化膜を介して貼り合わせた後、剥離熱処理を行い前記イオン注入層でボンドウェーハを剥離することによりＳＯＩウェーハを作製するＳＯＩウェーハの製造方法において、
　前記ボンドウェーハの貼り合わせ面と前記ベースウェーハの貼り合わせ面の少なくとも一方の表面にプラズマ処理を施した後に前記酸化膜を介して貼り合わせを行い、
　前記剥離熱処理では、２５０℃以下の温度で２時間以上の熱処理を行う第一ステップと、４００℃以上４５０℃以下の温度で３０分以上の熱処理を行う第二ステップとを行うことによって、前記イオン注入層で前記ボンドウェーハを剥離することを特徴とするＳＯＩウェーハの製造方法であれば、ＳＯＩ層膜厚レンジが小さく、ＳＯＩ層表面の表面粗さが小さく、テラス部の形状がスムーズであり、ＳＯＩ層にボイドやブリスターなどの欠陥の無いＳＯＩウェーハを製造することができることを見出し、本発明を完成させた。
　上記のように、本発明は、ボンドウェーハに水素イオンのみのイオン注入を行い、ボンドウェーハとベースウェーハの少なくとも一方の貼り合わせ面にプラズマ処理を行い、その後、酸化膜を介して貼り合わせ、剥離熱処理を行う。
　このように、ボンドウェーハに（ヘリウムイオンを注入することなく）水素イオンのみのイオン注入を行うことにより、ヘリウムイオンを注入したことにより生じるボイドやブリスター発生の影響を受けることがなく、ＳＯＩ層にボイドやブリスターなどの欠陥を生じさせない。
　また、上記のように本発明は、ボンドウェーハとベースウェーハの少なくとも一方の貼り合わせ面にプラズマ処理を行うことによりウェーハの結合力を強め、その後比較的低温の熱処理で剥離処理を行うことにより、ＳＯＩ層表面の表面粗さを小さくすることができる。
　ここで、本発明の剥離熱処理では、第一ステップとして２５０℃以下で２時間以上のアニールを行い、次に昇温して第二ステップとして４００～４５０℃の温度範囲で３０分以上のアニールを行い、イオン注入層を脆弱化し剥離を行うものである。
　プラズマ処理し貼り合わせを行ったウェーハは、通常の貼り合わせしたウェーハより結合力が向上している。そのウェーハを第一ステップとして２５０℃以下で処理することにより第一のイオン注入層の脆弱化とウェーハの結合力の強化が起こり、その後４００～４５０℃の熱処理で更に結合力が向上し、イオン注入層の脆弱化が完了しウェーハ剥離が起こる。
　本発明ではこのように、ウェーハにプラズマ処理を施してウェーハの結合力を強め、比較的低温の２段階で昇温する熱処理を行い（前記第一ステップ、第二ステップ）、段階的にイオン注入層を脆弱化させて剥離を行うことにより、ＳＯＩ層表面の表面粗さを小さくすることができる。
　また、本発明は、剥離の際に（楔を入れて機械的、強制的に剥離をするのではなく）熱処理によりイオン注入層を剥離するので、ＳＯＩ層膜厚レンジを小さくすることでき、テラス部の形状をスムーズにすることができる。
　尚、剥離熱処理の第一ステップ及び第二ステップの熱処理時間は、剥離熱処理の効率化を考慮し、いずれも８時間以下が好ましく、４時間以下がより好ましい。そのため、第一ステップの熱処理温度は、１５０℃以上が好ましい。
　前記プラズマ処理は、酸化膜を有するウェーハに対しては窒素プラズマ処理を行い、酸化膜のないウェーハ（自然酸化膜のみ成長したウェーハを含む）に対しては酸素プラズマ処理を行うことが好ましい。
　このようなプラズマ処理を行い、その後ウェーハの貼り合わせを行うと、特に高い結合力を得ることができる。このような条件で処理したウェーハは比較的低温短時間でウェーハ剥離が完了し、剥離面のラフネスがより小さなＳＯＩウェーハを製造することができる。
　このようにして製造された剥離直後のＳＯＩウェーハは、ＳＯＩ層表面の表面粗さが小さく、かつ、ＳＯＩ層の膜厚分布、テラス形状が良好で、ブリスター及びボイドの発生も無い。また、ＳＯＩ層表面の表面粗さが小さいので、平坦化処理を、ＣＭＰを用いずに熱処理のみで行っても完成品としてのＳＯＩウェーハは、ＳＯＩ層表面の表面粗さを十分に小さくすることができる。
　このようにして製造されたＳＯＩウェーハは、平坦化処理をする前の剥離面であるＳＯＩ層表面の表面粗さ（ＲＭＳ）が３ｎｍ以下であり、かつ、該ＳＯＩ層の膜厚レンジが１．５ｎｍ以下のものとすることができる。
　前記剥離後のＳＯＩウェーハの剥離面に対し、ＣＭＰを行わずに平坦化処理を行うことで、高品質なＳＯＩウェーハを製造することができる。
　平坦化処理としては、例えば犠牲酸化処理＋Ａｒアニール＋犠牲酸化処理する処理を挙げることができる。この様にして作製されたＳＯＩウェーハは、ＳＯＩ層の膜厚均一性が優れ、ＳＯＩ層膜厚レンジがさらに小さいものとなるので好都合である。
　このようなＳＯＩウェーハであれば、ＳＯＩ層膜厚レンジとＳＯＩ層表面の表面粗さが極めて小さく、さらにテラス部の形状がスムーズであり、ＳＯＩ層にボイドやブリスターなどの欠陥が無いので、デバイス製造メーカーに出荷される完成品として高品質なものとなる。
　以下、実施例、比較例及び実験例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
　直径３００ｍｍ、結晶方位＜１００＞のＳｉ単結晶ウェーハを用いてＳＯＩウェーハを作製した。その際、ボンドウェーハに１５０ｎｍの熱酸化膜を熱処理炉で成長させ、このウェーハに水素イオン（Ｈ＋イオン）を５×１０１６／ｃｍ２のドーズ量で４０ｋｅＶの加速エネルギーでイオン注入した。Ｓｉ単結晶ウェーハからなるベースウェーハを用意して、ベースウェーハのみに酸素プラズマ処理を行い、その後、イオン注入されたボンドウェーハと貼り合わせを行った。この貼り合わせたウェーハに対し、第一ステップとして２００℃、４時間のアニールを行った後、１０℃／分の昇温速度で昇温し、第二ステップとして４００℃、６時間のアニールを行った。この熱処理によりウェーハは剥離され初期ＳＯＩウェーハとなった。
（比較例１）（スマートカット法）
　直径３００ｍｍ、結晶方位＜１００＞のＳｉ単結晶ウェーハを用いてＳＯＩウェーハを作製した。その際、ボンドウェーハに１５０ｎｍの熱酸化膜を熱処理炉で成長させ、このウェーハに水素イオン（Ｈ＋イオン）を５×１０１６／ｃｍ２のドーズ量で４０ｋｅＶの加速エネルギーでイオン注入した。Ｓｉ単結晶ウェーハからなるベースウェーハを用意して、イオン注入されたボンドウェーハと貼り合わせを行った（プラズマ処理なし）。この貼り合わせたウェーハに対し、第一ステップとして３５０℃、２時間のアニールを行った後、１０℃／分の昇温速度で昇温し、第二ステップとして５００℃、３０分のアニールを行った。この熱処理によりウェーハは剥離され初期ＳＯＩウェーハとなった。
（比較例２）（ＳｉＧｅｎ法）
　直径３００ｍｍ、結晶方位＜１００＞のＳｉ単結晶ウェーハを用いてＳＯＩウェーハを作製した。その際、ボンドウェーハに１５０ｎｍの熱酸化膜を熱処理炉で成長させ、このウェーハに水素イオン（Ｈ＋イオン）を７．５×１０１６／ｃｍ２のドーズ量で４０ｋｅＶの加速エネルギーでイオン注入した。Ｓｉ単結晶ウェーハからなるベースウェーハを用意してベースウェーハのみに酸素プラズマ処理を行い、その後、イオン注入されたボンドウェーハと貼り合わせを行った。この貼り合わせたウェーハに対し３５０℃、２時間のアニールのみを行った。この状態ではまだウェーハ分離は行われず、楔を使用して室温でウェーハ剥離を行った。
（比較例３）（共注入法）
　直径３００ｍｍ、結晶方位＜１００＞のＳｉ単結晶ウェーハを用いてＳＯＩウェーハを作製した。その際、ボンドウェーハに１５０ｎｍの熱酸化膜を熱処理炉で成長させ、このウェーハにヘリウムイオン（Ｈｅ＋イオン）を０．９×１０１６／ｃｍ２のドーズ量で、水素イオン（Ｈ＋イオン）を０．９×１０１６／ｃｍ２のドーズ量で４０ｋｅＶの加速エネルギーでイオン注入した。Ｓｉ単結晶ウェーハからなるベースウェーハを用意して、イオン注入されたボンドウェーハと貼り合わせを行った（プラズマ処理なし）。この貼り合わせたウェーハに対し、第一ステップとして３５０℃、２時間のアニールを行った後、１０℃／分の昇温速度で昇温し、第二ステップとして５００℃、３０分のアニールを行った。この熱処理によりウェーハは剥離され初期ＳＯＩウェーハとなった。
　実施例１、比較例１～比較例３のＡＦＭラフネス、ＳＯＩ層膜厚レンジ、テラス部の形状、欠陥（ボイド、ブリスター）の４項目の評価結果を下記表１にまとめた。
　尚、表１のＡＦＭラフネスとは、ＡＦＭ（原子間力顕微鏡）により測定された３０μｍ角の領域の表面粗さをＲＭＳ（Ｒｏｏt　Ｍｅａｎ　Ｓｑｕａｒｅ）表わした値である。
Figure JPOXMLDOC01-appb-T000001
　ＡＦＭラフネスに関しては、比較例１は他の例と比較して２倍程度大きい結果となり、表面粗さが大きく、その後の平坦化プロセスに負荷がかかることが予想できる。
　膜厚分布に関しては、比較例２のみが大きくなっていた。この原因はウェーハ分離を行う時、楔を入れた瞬間に楔の周りはウェーハ分離が起こり、その後、更にウェーハの中心方向へ楔を進ませてウェーハ分離を行うことにある。この初期ウェーハ分離領域とその後の分離領域の境界で膜厚が急激に変化する。そのことが、膜厚分布が大きい原因となっている。
　テラス部の形状に関しては、比較例２のみ顕著な凹凸が発生していた（図２）。これは室温で楔を使い強制的にウェーハ分離を行うことにより機械的な強制力が加わるためと考えられる。それと比較して、他の例のテラス部の形状は良好である（図１）。これは熱処理により潤滑に剥離が起こることで凹凸形状が発生しないと考えられる。
　欠陥発生に関しては比較例３のみ発生した。これはＨｅ（ヘリウム）とＨ（水素）のイオン注入を行うので、製造工程の中で最もパーティクル付着が生じやすい工程で２回の処理を行うことになるため、パーティクル起因であるボイド及びブリスターの発生が他の例より多くなると考えられる。尚、表にはないが、貼り合わせ前にプラズマ処理を行った以外は比較例３と同一条件で行った他の例では、ブリスターの発生は少なくなったが、ボイドの発生は増え、ボイドとブリスターの合計の欠陥数は変わらなかった。
＜実験例＞
（実験例１）
　ウェーハ分離（剥離）の第一ステップと第二ステップを組み合わせる実験を下記条件で行った。
　ボンドウェーハ及びベースウェーハとして直径３００ｍｍ、結晶方位＜１００＞のＳｉ単結晶ウェーハを用いてＳＯＩウェーハを作製した。
　まず、ボンドウェーハに１５０ｎｍの熱酸化膜を熱処理炉で成長させた。このウェーハに水素を５×１０１６／ｃｍ２のドーズ量で４０ｋｅＶの加速エネルギーでイオン注入を行った。ベースウェーハ（酸化膜なし）を用意して、ベースウェーハに窒素プラズマ処理を行い、その後貼り合わせを行った。この貼り合わせたウェーハに対し、剥離熱処理として、第一ステップとして１５０～３５０℃の範囲で２時間のアニールを行い、１０℃／分で昇温し、第二ステップとして３５０～５００℃のアニールを行った（第一ステップ、第二ステップの熱処理条件は表２参照）。この熱処理によりイオン注入層で剥離され初期ＳＯＩウェーハが作製された（熱処理条件によっては剥離できないものもある）。この初期ＳＯＩウェーハに対し、９００℃、２時間の犠牲酸化処理（熱酸化＋酸化膜除去）、１２００℃、１時間のＡｒ雰囲気下のアニール、９５０℃の膜厚調整用犠牲酸化処理を順次行い、ＳＯＩ層膜厚が８８ｎｍのＳＯＩウェーハの完成品を作製し、そのＳＯＩ層表面の表面粗さ（ＲＭＳ）をＡＦＭで３０μｍ×３０μｍの範囲で測定し比較した。結果を下記表２に示す。
Figure JPOXMLDOC01-appb-T000002
　第一ステップとして１５０℃～２５０℃の範囲で２時間熱処理を行い、第二ステップとして４００℃～４５０℃で３０分以上４時間以下の熱処理を行ったときのＳＯＩ層表面の表面粗さ（ＲＭＳ）が極めて小さい。
（実験例２）
　第一ステップの熱処理時間を４時間とし、第二ステップを３５０℃，４時間、４００℃，０．５時間、４５０℃，０．５時間の３条件とした以外は実験例１と同一条件でＳＯＩウェーハの完成品を作製し、そのＳＯＩ層表面の表面粗さ（ＲＭＳ）をＡＦＭで３０μｍ×３０μｍの範囲で測定し比較した。結果を下記表３に示す。
Figure JPOXMLDOC01-appb-T000003
　第一ステップとして１５０℃～２５０℃の範囲で４時間熱処理を行い、第二ステップとして４００℃～４５０℃で３０分の熱処理を行ったときのＳＯＩ層表面の表面粗さ（ＲＭＳ）が極めて小さい。尚、第一ステップの熱処理の後の第二ステップの熱処理温度が３５０℃（４００℃未満）であると、４時間熱処理を行っても剥離自体なされなかった。
（実験例３）
　第一ステップの熱処理時間を１時間とし、第二ステップを３５０℃，４時間、４００℃，０．５時間の２条件とした以外は実験例１と同一条件でＳＯＩウェーハの完成品を作製し、そのＳＯＩ層表面の表面粗さ（ＲＭＳ）をＡＦＭで３０μｍ×３０μｍの範囲で測定し比較した。結果を下記表４に示す。
Figure JPOXMLDOC01-appb-T000004
　第一ステップの熱処理時間が１時間（２時間未満）であると、第二ステップとして４００℃で３０分熱処理を行っても、ウェーハが一部剥離されないという結果となった。また、第一ステップの熱処理時間が１時間（２時間未満）で、かつ第二ステップの熱処理温度が３５０℃（４００℃未満）であると、４時間熱処理を行っても剥離自体なされなかった。
（実験例４）
　貼り合わせ前にプラズマ処理を行わないこと以外は実験例１と同一条件（一部の条件は未実施）でＳＯＩウェーハの完成品を作製し、そのＳＯＩ層表面の表面粗さ（ＲＭＳ）をＡＦＭで３０μｍ×３０μｍの範囲で測定し比較した。結果を下記表５に示す。
Figure JPOXMLDOC01-appb-T000005
　貼り合わせ前にプラズマ処理を施さないと、第一ステップとして１５０℃～２５０℃の範囲で２時間熱処理を行い、第二ステップとして４００℃で４時間あるいは４５０℃で１時間熱処理を行っても、ウェーハが剥離されないか、または剥離されてもＳＯＩ層表面の表面粗さ（ＲＭＳ）が大きかった。
（実験例５）
　プラズマ処理条件の効果を確認するため、下記の条件でＳＯＩウェーハの完成品を作製した。
　ボンドウェーハ及びベースウェーハとして直径３００ｍｍ、結晶方位＜１００＞のＳｉ単結晶ウェーハを用いてＳＯＩを作製した。
　まず、ボンドウェーハに１５０ｎｍの熱酸化膜を熱処理炉で成長させた。このウェーハに水素を５×１０１６／ｃｍ２のドーズ量で４０ｋｅＶの加速エネルギーでイオン注入を行った。ベースウェーハ（酸化膜なし）を用意して、両者にプラズマ処理を行い、その後貼り合わせを行った。
　プラズマ条件は下記表６のとおりとした。
Figure JPOXMLDOC01-appb-T000006
　この貼り合わせたウェーハに対して剥離熱処理として、第一ステップとして２００℃４時間のアニールを行った後、１０℃／分の昇温速度で昇温し、第二ステップとして４００℃４時間のアニールを行った。この熱処理によりイオン注入層で剥離し、初期ＳＯＩウェーハが作製された。この初期ＳＯＩウェーハに対し、９００℃２時間の犠牲酸化処理、１２００℃１時間のＡｒ雰囲気下のアニール、９５０℃の膜厚調整用犠牲酸化処理を行いＳＯＩ層膜厚が８８ｎｍのＳＯＩウェーハの完成品を作製し、そのＳＯＩ層表面の表面粗さ（ＲＭＳ）をＡＦＭで３０μｍ×３０μｍの範囲で測定し比較した。
　表面粗さ（ＲＭＳ）は以下のようになった。
条件（１）　０．１７ｎｍ
条件（２）　０．１４ｎｍ
条件（３）　０．１７ｎｍ
条件（４）　０．１５ｎｍ
　以上のことから酸化膜に窒素プラズマ、酸化膜無しウェーハに酸素プラズマで処理する事により表面粗さ（ＲＭＳ）が最も小さくなることが分かった。
　なお、本発明は、上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に含有される。

Claims (4)

  1. 　シリコン単結晶ウェーハからなるボンドウェーハの表面から水素イオンを注入してイオン注入層を形成し、該ボンドウェーハのイオン注入した表面と、シリコン単結晶ウェーハからなるベースウェーハ表面とを酸化膜を介して貼り合わせた後、剥離熱処理を行い前記イオン注入層でボンドウェーハを剥離することによりＳＯＩウェーハを作製するＳＯＩウェーハの製造方法において、
    　前記ボンドウェーハの貼り合わせ面と前記ベースウェーハの貼り合わせ面の少なくとも一方の表面にプラズマ処理を施した後に前記酸化膜を介して貼り合わせを行い、
    　前記剥離熱処理では、２５０℃以下の温度で２時間以上の熱処理を行う第一ステップと、４００℃以上４５０℃以下の温度で３０分以上の熱処理を行う第二ステップとを行うことによって、前記イオン注入層で前記ボンドウェーハを剥離することを特徴とするＳＯＩウェーハの製造方法。
  2. 　前記プラズマ処理は、酸化膜を有するウェーハに対しては窒素プラズマ処理を行い、酸化膜のないウェーハに対しては酸素プラズマ処理を行うことを特徴とする請求項１に記載のＳＯＩウェーハの製造方法。
  3. 　前記剥離後のＳＯＩウェーハの剥離面に対し、ＣＭＰを行わずに平坦化処理を行うことを特徴とする請求項１又は請求項２に記載のＳＯＩウェーハの製造方法。
  4. 　請求項１又は請求項２のＳＯＩウェーハの製造方法によって製造されたＳＯＩウェーハであって、剥離面であるＳＯＩ層表面の表面粗さ（ＲＭＳ）が３ｎｍ以下であり、かつ、該ＳＯＩ層の膜厚レンジが１．５ｎｍ以下であることを特徴とするＳＯＩウェーハ。
PCT/JP2013/007248 2013-02-01 2013-12-10 Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ WO2014118851A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020157020474A KR102019653B1 (ko) 2013-02-01 2013-12-10 Soi 웨이퍼의 제조방법 및 soi 웨이퍼
EP13874124.4A EP2953153B1 (en) 2013-02-01 2013-12-10 Production method of soi wafer, and soi wafer
CN201380071248.0A CN104956464B (zh) 2013-02-01 2013-12-10 Soi晶圆的制造方法以及soi晶圆
US14/655,880 US20150340279A1 (en) 2013-02-01 2013-12-10 Method for manufacturing soi wafer and soi wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-018833 2013-02-01
JP2013018833A JP6056516B2 (ja) 2013-02-01 2013-02-01 Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ

Publications (1)

Publication Number Publication Date
WO2014118851A1 true WO2014118851A1 (ja) 2014-08-07

Family

ID=51261601

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/007248 WO2014118851A1 (ja) 2013-02-01 2013-12-10 Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ

Country Status (6)

Country Link
US (1) US20150340279A1 (ja)
EP (1) EP2953153B1 (ja)
JP (1) JP6056516B2 (ja)
KR (1) KR102019653B1 (ja)
CN (1) CN104956464B (ja)
WO (1) WO2014118851A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6473970B2 (ja) * 2015-10-28 2019-02-27 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
CN106960811A (zh) * 2016-01-12 2017-07-18 沈阳硅基科技有限公司 一种soi硅片的制备方法
CN107154379B (zh) * 2016-03-03 2020-01-24 上海新昇半导体科技有限公司 绝缘层上顶层硅衬底及其制造方法
CA3229072A1 (en) 2017-01-18 2018-08-09 Shine Technologies, Llc High power ion beam generator systems and methods
KR101952492B1 (ko) * 2017-01-20 2019-02-26 한양대학교 산학협력단 웨이퍼 본딩 방법 및 그 제조 방법에 의해 제조된 삼차원 구조의 반도체 반도체 소자

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211128A (ja) 1991-09-18 1993-08-20 Commiss Energ Atom 薄い半導体材料フィルムの製造方法
JP2001503568A (ja) * 1996-11-05 2001-03-13 コミッサリア タ レネルジー アトミーク 基盤上に形成された薄層およびその製造方法
JP2002305292A (ja) 2001-04-06 2002-10-18 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハおよびその製造方法
JP2003347526A (ja) 2002-05-02 2003-12-05 Soi Tec Silicon On Insulator Technologies 材料の二層を剥離する方法
JP2006210898A (ja) 2004-12-28 2006-08-10 Shin Etsu Chem Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
JP2007500435A (ja) 2003-07-29 2007-01-11 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 共注入と熱アニールによって特性の改善された薄層を得るための方法
JP2008513989A (ja) 2004-09-21 2008-05-01 エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ 気泡の形成を回避し、かつ、粗さを制限する条件により共注入工程を行う薄層転写方法
WO2010050556A1 (ja) * 2008-10-31 2010-05-06 信越化学工業株式会社 シリコン薄膜転写絶縁性ウェーハの製造方法
JP2011135051A (ja) * 2009-11-24 2011-07-07 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3900741B2 (ja) 1999-05-21 2007-04-04 信越半導体株式会社 Ｓｏｉウェーハの製造方法
CN100454552C (zh) * 2001-07-17 2009-01-21 信越半导体株式会社 贴合晶片的制造方法及贴合晶片、以及贴合soi晶片
FR2874455B1 (fr) * 2004-08-19 2008-02-08 Soitec Silicon On Insulator Traitement thermique avant collage de deux plaquettes
US7767542B2 (en) 2007-04-20 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Manufacturing method of SOI substrate
US8163628B2 (en) * 2007-11-01 2012-04-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
JP5654206B2 (ja) * 2008-03-26 2015-01-14 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び該ｓｏｉ基板を用いた半導体装置
JP5493343B2 (ja) * 2008-12-04 2014-05-14 信越半導体株式会社 貼り合わせウェーハの製造方法
JP5244650B2 (ja) 2009-02-26 2013-07-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP5532680B2 (ja) * 2009-05-27 2014-06-25 信越半導体株式会社 Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP5703853B2 (ja) * 2011-03-04 2015-04-22 信越半導体株式会社 貼り合わせウェーハの製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211128A (ja) 1991-09-18 1993-08-20 Commiss Energ Atom 薄い半導体材料フィルムの製造方法
JP2001503568A (ja) * 1996-11-05 2001-03-13 コミッサリア タ レネルジー アトミーク 基盤上に形成された薄層およびその製造方法
JP2002305292A (ja) 2001-04-06 2002-10-18 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハおよびその製造方法
JP2003347526A (ja) 2002-05-02 2003-12-05 Soi Tec Silicon On Insulator Technologies 材料の二層を剥離する方法
JP2007500435A (ja) 2003-07-29 2007-01-11 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 共注入と熱アニールによって特性の改善された薄層を得るための方法
JP2008513989A (ja) 2004-09-21 2008-05-01 エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ 気泡の形成を回避し、かつ、粗さを制限する条件により共注入工程を行う薄層転写方法
JP2006210898A (ja) 2004-12-28 2006-08-10 Shin Etsu Chem Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
WO2010050556A1 (ja) * 2008-10-31 2010-05-06 信越化学工業株式会社 シリコン薄膜転写絶縁性ウェーハの製造方法
JP2011135051A (ja) * 2009-11-24 2011-07-07 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法

Also Published As

Publication number Publication date
JP6056516B2 (ja) 2017-01-11
EP2953153B1 (en) 2021-05-26
CN104956464B (zh) 2017-09-22
KR102019653B1 (ko) 2019-09-09
CN104956464A (zh) 2015-09-30
KR20150112968A (ko) 2015-10-07
EP2953153A1 (en) 2015-12-09
JP2014150193A (ja) 2014-08-21
EP2953153A4 (en) 2016-10-19
US20150340279A1 (en) 2015-11-26

Similar Documents

Publication Publication Date Title
US10236205B2 (en) Thin film and method for manufacturing thin film
WO2013102968A1 (ja) 貼り合わせｓｏｉウェーハの製造方法
WO2014118851A1 (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP5780234B2 (ja) Ｓｏｉウェーハの製造方法
WO2006109614A1 (ja) Ｓｏｉウェーハの製造方法およびこの方法により製造されたｓｏｉウェーハ
WO2016203677A1 (ja) Ｓｏｉウェーハの製造方法
JP2011515838A (ja) セミコンダクタオンインシュレータ型基板を製作する方法
JP5821828B2 (ja) Ｓｏｉウェーハの製造方法
WO2010064355A1 (ja) 貼り合わせウェーハの製造方法
WO2016059748A1 (ja) 貼り合わせウェーハの製造方法
WO2017217129A1 (ja) 貼り合わせウェーハの製造方法
JP5263509B2 (ja) 貼り合わせウェーハの製造方法
WO2014080565A1 (ja) Ｓｏｉウェーハの製造方法
JP5135713B2 (ja) 半導体基板の製造方法
EP3370249B1 (en) Bonded soi wafer manufacturing method
JP5531642B2 (ja) 貼り合わせウェーハの製造方法
KR20160052551A (ko) 접합 웨이퍼의 제조방법
JP2014212172A (ja) 貼り合わせウェーハの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13874124

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14655880

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2013874124

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20157020474

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE