JP2001503568A - 基盤上に形成された薄層およびその製造方法 - Google Patents

基盤上に形成された薄層およびその製造方法

Info

Publication number
JP2001503568A
JP2001503568A JP52109898A JP52109898A JP2001503568A JP 2001503568 A JP2001503568 A JP 2001503568A JP 52109898 A JP52109898 A JP 52109898A JP 52109898 A JP52109898 A JP 52109898A JP 2001503568 A JP2001503568 A JP 2001503568A
Authority
JP
Japan
Prior art keywords
base material
layer
support member
heat treatment
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP52109898A
Other languages
English (en)
Inventor
アスパー,ベルナール
ブリュエル,ミシェル
バルジュ,ティエリ
Original Assignee
コミッサリア タ レネルジー アトミーク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミッサリア タ レネルジー アトミーク filed Critical コミッサリア タ レネルジー アトミーク
Publication of JP2001503568A publication Critical patent/JP2001503568A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/977Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 本発明は支持部材上に形成された薄層の製造方法にかかるものであり、当該方法は母材中にミクロ空隙層を形成して母材と薄層を区分けすることを目的としたイオン照射工程と、母材と支持部材を密着させる工程と、ミクロ空隙層が母材を分離する温度で行う熱処理工程とを含む。母材および支持部材の少なくとも一方は、熱処理中に両者の熱膨張率の相違に起因して発生する応力に抗して両者の密着が維持されるよう熱処理工程の前に薄肉化処理が施される。

Description

【発明の詳細な説明】 基盤上に形成された薄層およびその製造方法技術分野 本発明は、基盤上に硬質の薄層を形成する方法、特に基盤と薄層に用いられる 材料の熱的な挙動が異なる場合の製造方法に関する。薄層は半導体材料であって も半導体でなくても良い。本発明は、また、当該方法によって得られた構造物に 関する。背景技術 硬質の材料からなる薄層を形成する技術は多く知られている。薄層形成方法は 、使用される材料の種類および形成される薄層の厚さによって異なる。硬質材料 の薄層が部材の表面にプロペリング、スプレー、電気めっき等の方法によって形 成される。薄層は、また、所望の材料の箔を機械または化学研磨によって薄肉化 し、基盤として用いる部材の表面に付着あるいは接着して得ることもできる。 一般に、薄層は部材の表面特性を変更するためにその表面に接着される。 半導体の分野では、たとえば“絶縁体上のシリコン”を製造するために半導体 の薄層が形成される。半導体の薄層を形成するための異なる方法も開発されてい る。最近開発された方法は、半導体にインプラントされた希ガスまたは水素が、 イオン注入の平均深さと同程度の厚さの位置に弱体化層を形成することを利用し たものである。フランス特許2681472は、この特性を利用して半導体の薄 層を得る方法を開示する。当該方法は、平坦面を有する半導体の母材に下記の処 理を実施するものである: −母材の平坦面にイオン照射を行い、母材表面のイオンの入射深さと同程度の 位置に“ガス状のミクロバブル”を形成し、母材を下方の肉厚領域とその上に形 成された薄層領域に分ける第1の注入工程。ここにおいて、イオンは希ガスまた は水素ガスのイオンから選択する。 −母材の平坦面を少なくともひとつの硬質の材料からなる基盤(または補強板) と密着させる第2の工程。当該密着は、予め熱および/または静電処理された表 面に接着材を塗布して、基盤と母材とを原子間ボンディングさせることで実現す ることができる; −イオン注入を実施した温度よりも高い温度であって、薄層と肉厚領域の剥離 を可能にする温度で母材と基盤を熱処理する第3の工程。シリコンの場合には、 この温度はおよそ400℃である。 上記の現象について本明細書では以下のように説明することができる。まず、 最初の工程で、半導体材料の母材の平坦な表面に対してイオンビームを照射する 。平坦面は、半導体材料が完全な単結晶の場合には結晶構造面に対して実質上平 行であり、半導体材料が複結晶材料の場合にはすべての結晶粒の同一インデック スを有する主結晶構造面に対して概ね平行である。“ガス状のミクロバブル”層 が母材の一部の領域に形成される。この層はイオンの平均入射深さと同程度の深 さに形成され、母材の内部を2つの領域に区分する:薄層となるべき領域とその 他の領域である。“ガス状のミクロバブル”は、水素ガスまたは希ガスイオンの 母材への注入によって生じたすべての空隙またはミクロな空隙を意味する。空隙 は極めて小さい、つまり、数アトム相当の極めて微小な大きさを有しているか、 半球状かそれ以外の形状である。空隙はガス相を有する場合もあるし、有しない 場合もある。第3の工程で2つの領域の剥離が可能な程度の温度で熱処理を行う 。この剥離は、たとえばミクロバブルの圧力を受けておよび/またはミクロ空隙 が大きくなることによる半導体結晶の再配置によって起こる。 この方法は、結晶質であるか否かにかかわらずすべての硬質材料に対して使用 することができる。この方法は、絶縁材料、導電材料、半絶縁材料およびアモル ファス半導体材料に対して使用することができる。さらに、この方法は使用され る材料の特性を変化させない。 このような水素または希ガスイオンの注入によって結晶質半導体材料以外の材 料にもミクロ空隙を形成することができる。イオン注入ステップによって一定層 の中にミクロ空隙が形成されていれば、次の熱処理によって当該材料を剥離させ ることができる。 さらに、剥離を起こさせるための熱処理は、好ましくはイオン注入ステップの 温度条件、線量、注入エネルギー、他の処理における温度条件等に依存する温度 条件として設定される。したがって、状況によってはイオン注入時の温度よりも 低い温度でアニーリングが起こる。 しかし、形成される薄層と補強部材の熱膨張率が異なるとき、あるいはこれら が非常に隔たっているときは、当該方法は問題を生じる。この場合、熱処理の間 、密着した薄層と補強部材を接着させようとする接着力と、熱膨張率の相違に起 因する力(薄層を補強部材から引き剥がそうとする力)と、イオンの注入で生じ たマイクロ空隙の位置で剥離させる力とが競合することになる。 熱処理時にどの力が強いかを判断することは一般に容易ではない。しかし、補 強部材と薄層の熱膨張率が異なるときには、熱処理時にマイクロ空隙の位置では なく両者の境界面で剥離が起こる可能性が有る。 フランス特許2681472号の薄層製造方法を実施するために、熱膨張率が 異なることに起因して、所定の温度範囲において2つの材料が接着された状態で 熱処理中に境界近傍の材料が熱処理に耐えられない状況が生じる場合に両者の熱 膨張率が異なると称する。この現象が生じると2つの部材が分離してしまう。発明の開示 上記の問題を解決するために、本発明は、少なくとも一方は薄層状である、補 強部材とイオン注入を受けた母材を接着させたアッセンブリーに対して熱処理を 施すことを開示する。この方法によれば、薄層は他方によって生じた変形を弾性 的に吸収し、両者が剥離することが無い。 本発明によれば、接着される部材の一方を薄層とし熱処理中に他方の部材によ って加えられる変形を吸収させるものである。したがって、ミクロ空隙の位置で 剥離が発生し、所望の薄層を問題無く得ることができる。 本発明の方法は、基盤の上に設けられた第1の材料からなる薄層と第2の材料 からなる基盤を製造する方法であり、当該方法は: −母材の平坦面にイオン照射を行い、母材表面のイオンの入射深さと同程度の 深さの位置にミクロ空隙を形成し、母材を下方の肉厚領域とその上に形成された 薄層領域に区分する第1の注入工程と; −母材の平坦面を基盤と密着させる第2の工程と; −薄層領域と肉厚領域の間で剥離を可能にする温度で母材と基盤を熱処理する 第3の工程とを有し、 当該方法は基盤または母材の少なくとも一方を薄肉化する薄層工程を含むこと を特徴とする。薄肉化された部材の厚さは、熱処理工程において接着された両部 材が両者の熱膨張係数の相違の影響に抗して剥離せずに、ミクロ空隙の位置で剥 離が起きるような厚さである。 母材の方を薄肉化する場合には、イオン注入の前後、基盤との接着の前後に関 わらず、熱処理の前であれば良い。 本発明の他の目的は第2の材料からなる基盤の上に第1の材料からなる薄層を 形成する方法であって: −第1の支持部材の対応する表面上に2つの平行な面を有する第1の材料から なる母材を密着させる工程と; −後の熱処理において2つの材料の熱膨張率の相違によって生じる応力にもか かわらず両部材が密着しているように基盤の密着していない方の表面から母材を 薄肉化する工程と; −薄肉化された母材の自由表面にイオン照射を行い母材の内部のイオンの注入 深さに相当する位置にミクロ空隙を有する領域を形成し、母材からイオン照射を 行った表面とミクロ空隙の層の間の薄層領域を区分けする工程と; −薄層化された基盤のイオン照射を行った面を第2の支持部材の対応する面に 接着する工程と; −マイクロ空隙層に沿って剥離を生じるように最終的に熱処理を行う工程と; −好ましくは、照射するイオンは希ガス又は水素ガスのイオンである。 薄層化は機械研削、機械/化学研磨、化学的手段あるいはこれらの組み合わせ によって行うことができる。 イオン照射工程では、静電気、接着剤または2つの領域を剥離させるのに必要 な最低温度よりも低い焼鈍温度で強化される分子接着を利用した接着によって母 材と基盤との接着を維持することができる。分子接着を補強する焼鈍は薄肉化工 程に依存するいくつかの方法によって行うことができる。 「基盤」と言う言葉は、単一構造の構造物および層構造の構造物のいずれをも 意味するものとする。 本発明はさらに、第2の材料からなる支持部材とその上に搭載された第1の材 料からなる薄層からなる構造物であって上記の方法によって得られたものを対象 とする。 第1の材料がシリコンで第2の材料がシリカである場合には、本発明は特に利 用性が高い。図面の簡単な説明 以下の説明によって本発明を一層良く理解することができ、本発明の上記以外 の利点や特徴が明らかになるはずである。説明は例示であって本発明はこれに限 定されるものではない。 図1は、本発明のイオン注入工程を示す。 図2は、本発明の密着工程を示す。 図3は、本発明の薄肉化工程を示す。 図4は、本発明の最終的な熱処理工程を示す。実施態様の詳細な説明 以下に、イオン注入によって輪郭が定まった薄層の薄肉化工程を例示する。薄 肉化の程度は、熱処理工程において薄層が基盤から剥離することを防ぐ為に必要 な最小限の薄肉化と、熱処理工程においてミクロバブル(ミクロ空隙)が基盤の 方に付着してブリスタを形成しないよう定まる最大薄肉化の中間でなければなら ない。 母材は半導体部材でなくても良い。母材が半導体であれば集積回路が含まれて いても良い。 フランス特許2681472に開示された方法は、例えば単結晶、シリコンコ ーティングを施す基盤(あるいは補強部材)の特性を利用して全く異なる方法に よって達成することができる。基盤がガラスでなければならない場合、熱膨張係 数がシリコンと十分近くなるような組成のガラスを用いることができる。たとえ ば、液晶スクリーンに用いられるガラスの線膨張係数は4.3×10-6/℃であ り、シリコンの線膨張係数は2.6×10-6/℃である。これらの線膨張係数は 、フランス特許2681472の方法に従って300℃から600℃の温度で問 題なく熱処理を実施できる程度に互いに近接するものである。 基盤が純粋なシリカである場合は問題を生じる。純粋なシリカの線膨張係数( 5×10-7/℃)はシリコンの線膨張形と大きく離れており、525μm厚のシ リコン層を500μm厚のシリカ層に密着させて200℃以上の温度で熱処理す ることはできない。熱処理中、純粋なシリカはシリコン母材に比較すればほとん ど膨張していない。このことによって熱処理中に大きな機械的応力を生じ、両者 は剥離する。 本発明によればシリカ基盤上に設けられたシリコンの薄膜を得ることができる 。本方法を一つの適用例に従って詳細に述べる。 図1に示したように、シリコン母材1の、図中2で示した表面から一般的に3 で示したイオンを照射する。イオンは5×1016/cm2の照射量、150ke Vのエネルギーで水素イオンを照射する。ガス状のミクロバブル層4と称する層 がイオンの平均注入深さと同程度の深さに形成される。表面2と層4の間の領域 5が薄層に当たる。 シリコン母材1は次に、母材1の表面2が支持部材6の表面7と密着するよう に支持部材6に密着させられる。既知の方法で表面2および7をしかるべく前処 理して両者を密着させることができる。たとえば、表面を適当な方法で洗浄する ことによって、エポキシ接着剤又は静電圧力を用いて分子密着法によって密着さ せることができる。 この段階で、母材と支持部材からなる構造物に、母材1と支持部材6の接着力 の強化を目的とした焼鈍処理を施すことが有益である。この焼鈍温度は、2つの 部材間の接着力を強化するに充分な温度であって薄層5が母材の残りの部分から 剥離する温度以下でなければならない。 続いてシリコン母材1を薄肉化する。シリコン母材は、研削、機械又は機械・ 化学研磨によって薄肉化することができる。これらの薄肉化技術は組み合わせて 用いることもできる。例えば、研削は数百ミクロンの厚さの薄層に対して用いる ことができる。研削によって厚さ数ミクロンにわたって応力欠陥を生じる為、こ の欠陥を化学的手段によって除去することができる。20μm/hの速さで効果 を発揮する水酸化テトラメチルアンモニウムを80℃の温度で使用してシリコン を処理することができる。最終的なシリコンの厚さは、薄肉化によって、当該方 法の最終段階で加えられる熱応力を弾性変形で吸収することができる厚さになら なければならない。 上記に示した、薄肉化工程は母材1を支持部材6に密着させる前に実施しても 良く母材1へのイオン注入の前であっても良い。 図3は、母材1に薄肉化処理を施した後の母材/支持部材構造物を示す。薄肉 化で取り除かれた部分は破線で示してあり薄肉化処理を施された残りの部分は番 号10で示す。 母材1と支持部材6の接着強度を向上させる為に、薄肉化の程度に応じて次第 に高温での焼鈍処理を実施するのが望ましい。シリコン母材と純粋なシリカの支 持部材が使用された場合、支持部材の分子接着で両者が密着させられる。それぞ れの層厚がおよそ500μmであれば、両部材を密着させた後に以下の焼鈍処理 を実施するのが望ましい。 −温度100℃で数時間行う第1の焼鈍 −イオン注入を行った母材の厚さを100μm未満にする薄肉化処理 −温度200℃で数時間行う第2の焼鈍 −イオン注入を行った母材の厚さを40μm未満にする薄肉化処理 最終段階では、支持部材6とシリコン1の薄肉化処理をされた層10からなる 対象物を、結晶の再配置とミクロバブル内の圧力上昇によって薄層5と層10の 残部11とに分離するに充分な温度で等温熱処理する。この段階を図4に示す。 本発明の方法によって、層10は熱処理中の膨張による応力によって支持部材 6から剥離することがない。シリコン層はガス状のミクロバブルの平面で2つの 層に分離し、シリカの支持部材6に付着したシリコンの薄膜5が得られる。 母材の薄肉化と同時にあるいは母材の薄肉化ではなく支持部材の薄肉化が必要 であれば、上記同様の方法を支持部材に適用することができる。
【手続補正書】特許法第184条の8第1項 【提出日】平成10年11月17日(1998.11.17) 【補正内容】 請求の範囲 3.前記薄肉化工程が母材(1)をイオン注入の後で支持部材への密着の前に薄 肉化するものであることを特徴とする請求項1に記載の方法。 4.前記薄肉化方法が支持部材への密着の後であって最終熱処理の前に母材(1 )を薄肉化するものであることを特徴とする請求項1に記載の方法。 5.第2の材料からなる支持部材上に第1の材料からなる薄層を形成する方法で あって、 −平行な2つの表面を有する前記第1の材料からなる母材を第1の支持部材の 対応する表面に密着させる第1工程と、 −前記母材の他方の面から母材を薄肉化する第2工程と、 −薄肉化された母材の自由表面にイオンを照射するイオン注入第3工程と、 −薄肉化された母材のイオン照射を受けた表面を第2の支持部材の対応する表 面に密着させる第4工程と、 −ミクロ空隙層を境に母材が分離させる温度で行う最終熱処理第5工程とを含 む請求項2に記載の方法。 6.イオン照射を希ガスおよび水素ガスから選択した元素のイオンによって行う ことを特徴とする請求項1ないし請求項5のいずれかに記載した方法。 7.薄肉化工程を、機械研削、機械・化学研磨、化学処理、またはこれらの組み 合わせによって行うことを特徴とする請求項1ないし請求項6のいずれかに記載 の方法。 8.密着工程を、母材の分離が発生する温度以下の温度で行う焼鈍処理によって 補強した分子接着によって行うことを特徴とする請求項1ないし請求項7のいず れかに記載の方法。 9.前記分子接着を補強する焼鈍処理を薄肉化処理の進捗に従って複数回行うこ とを特徴とする請求項8に記載の方法。 10.シリカ支持部材(6)に形成されたシリコン層(5)を得る為の前記いず れかの請求項に記載した方法の使用。

Claims (1)

  1. 【特許請求の範囲】 1.第2の材料からなる支持部材上に第1の材料からなる薄層を形成する方法で あって、 −前記第1の材料からなる母材(1)の表面(2)にイオン(3)によるイオ ン照射を行い、母材のイオン入射深さと同程度の位置にミクロ空隙層を形成し、 当該層によって母材をイオン照射を受けた表面(2)とミクロ空隙層(4)との 間の薄層領域(5)を含む2つの領域に分割する工程と、 −母材(1)のイオン照射を受けた面(2)を支持部材(6)の対応する表面 に密着させる密着工程と、 −ミクロ空隙層(4)によって母材(1)が2つの領域に分割される為に充分 な温度による熱処理工程を有する方法であって、 −さらに母材(1)および支持部材(6)のうちの少なくとも一方を、薄肉化 された厚さが、密着された両部材が上記の熱処理工程中に両部材の熱膨張係数の 相違で発生する応力に抗して密着を維持することができる厚さであることを特徴 とする方法。 2.前記薄肉化工程が母材(1)をイオン注入の前に薄肉化するものであること を特徴とする請求項1の方法。 3.前記薄肉化工程が母材(1)をイオン注入の後で支持部材への密着の前に薄 肉化することを特徴とする請求項1に記載の方法。 4.前記薄肉化工程がイオン注入の後であって最終熱処理の前に母材(1)を薄 肉化することを特徴とする請求項1に記載の方法。 5.第2の材料からなる支持部材上に第1の材料からなる薄層を形成する方法で あって、 −平行な2つの表面を有する前記第1の材料からなる母材を第一の支持部材の 対応する表面に密着させる工程と、 −前記母材の他方の面から母材を、後の熱処理工程中、母材と他の部材の熱膨 張係数の相違に起因して発生する応力に抗して密着がはがれない厚さにまで薄肉 化する工程と、 −薄肉化された母材の自由表面をイオンで照射し母材のイオンの入射深さに相 当する位置にミクロ空隙の層を形成し、イオン照射を行った表面と当該層の間の 領域を含む2つの領域に母材を区分するイオン注入工程と、 −薄肉化された母材のイオン照射を受けた表面を第2の支持部材の対応する表 面に密着させる工程と、 −ミクロ空隙層を境に母材を分離させる最終熱処理工程とを含む方法。 6.イオン照射を希ガスおよび水素ガスから選択した元素のイオンによって行う ことを特徴とする請求項1ないし請求項5のいずれかに記載した方法。 7.薄肉化工程を、機械研削、機械・化学研磨、化学処理、またはこれらの組み 合わせによって行うことを特徴とする請求項1ないし請求項6のいずれかに記載 の方法。 8.密着工程を、母材の分離が発生する温度以下の温度で行う焼鈍処理によって 補強した分子接着によって行うことを特徴とする請求項1ないし請求項7のいず れかに記載の方法。 9.前記分子接着を補強する焼鈍処理を薄肉化処理の進捗に従って複数回行うこ とを特徴とする請求項8に記載の方法。 10.第2の材料からなる支持部材(6)と第1の材料からなる薄層(1)とを 有し、前記請求項に記載した方法のいずれかによって得られた構造物。 11.第1の材料がシリコンで第2の材料がシリカである請求項10に記載の構 造物。
JP52109898A 1996-11-05 1997-11-04 基盤上に形成された薄層およびその製造方法 Pending JP2001503568A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR96/13449 1996-11-05
FR9613449A FR2755537B1 (fr) 1996-11-05 1996-11-05 Procede de fabrication d'un film mince sur un support et structure ainsi obtenue
PCT/FR1997/001969 WO1998020543A2 (fr) 1996-11-05 1997-11-04 Procede de fabrication d'un film mince sur un support et structure ainsi obtenue

Publications (1)

Publication Number Publication Date
JP2001503568A true JP2001503568A (ja) 2001-03-13

Family

ID=9497325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52109898A Pending JP2001503568A (ja) 1996-11-05 1997-11-04 基盤上に形成された薄層およびその製造方法

Country Status (7)

Country Link
US (1) US6335258B1 (ja)
EP (1) EP0950257B1 (ja)
JP (1) JP2001503568A (ja)
KR (2) KR100654164B1 (ja)
DE (1) DE69739584D1 (ja)
FR (1) FR2755537B1 (ja)
WO (1) WO1998020543A2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006527480A (ja) * 2003-06-06 2006-11-30 コミツサリア タ レネルジー アトミーク 自立を誘発することによって薄肉化された極薄層の製造方法
JP2009004741A (ja) * 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd Soi基板の作製方法、及び半導体装置の作製方法
WO2010050556A1 (ja) * 2008-10-31 2010-05-06 信越化学工業株式会社 シリコン薄膜転写絶縁性ウェーハの製造方法
WO2014118851A1 (ja) * 2013-02-01 2014-08-07 信越半導体株式会社 Soiウェーハの製造方法及びsoiウェーハ

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020089016A1 (en) * 1998-07-10 2002-07-11 Jean-Pierre Joly Thin layer semi-conductor structure comprising a heat distribution layer
FR2795866B1 (fr) * 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'une membrane mince et structure a membrane ainsi obtenue
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
US7045878B2 (en) 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
US6956268B2 (en) 2001-05-18 2005-10-18 Reveo, Inc. MEMS and method of manufacturing MEMS
US6875671B2 (en) 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
US7163826B2 (en) 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates
WO2004008525A1 (en) * 2002-07-17 2004-01-22 S.O.I.Tec Silicon On Insulator Technologies Method of smoothing the outline of a useful layer of material transferred onto a support substrate
FR2850390B1 (fr) * 2003-01-24 2006-07-14 Soitec Silicon On Insulator Procede d'elimination d'une zone peripherique de colle lors de la fabrication d'un substrat composite
US7122095B2 (en) * 2003-03-14 2006-10-17 S.O.I.Tec Silicon On Insulator Technologies S.A. Methods for forming an assembly for transfer of a useful layer
EP1482548B1 (en) 2003-05-26 2016-04-13 Soitec A method of manufacturing a wafer
FR2855908B1 (fr) 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention d'une structure comprenant au moins un substrat et une couche ultramince
US7344957B2 (en) * 2005-01-19 2008-03-18 Texas Instruments Incorporated SOI wafer with cooling channels and a method of manufacture thereof
US7674687B2 (en) * 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
US7642934B2 (en) * 2006-11-10 2010-01-05 Research In Motion Limited Method of mapping a traditional touchtone keypad on a handheld electronic device and associated apparatus
WO2008081987A1 (en) * 2006-12-28 2008-07-10 Fujifilm Corporation Joining method and joining members
WO2008134828A2 (en) * 2007-05-04 2008-11-13 Katholieke Universiteit Leuven Tissue degeneration protection
KR101236211B1 (ko) 2008-08-27 2013-02-25 소이텍 선택되거나 제어된 격자 파라미터들을 갖는 반도체 물질층들을 이용하여 반도체 구조물들 또는 소자들을 제조하는 방법
US8367520B2 (en) * 2008-09-22 2013-02-05 Soitec Methods and structures for altering strain in III-nitride materials
FR2936904B1 (fr) 2008-10-03 2011-01-14 Soitec Silicon On Insulator Procedes et structures pour alterer la contrainte dans des materiaux nitrure iii.
CN102239538A (zh) * 2008-09-24 2011-11-09 S.O.I.探测硅绝缘技术公司 形成经松弛半导体材料层、半导体结构、装置的方法及包含经松弛半导体材料层、半导体结构、装置的工程衬底
US8278193B2 (en) * 2008-10-30 2012-10-02 Soitec Methods of forming layers of semiconductor material having reduced lattice strain, semiconductor structures, devices and engineered substrates including same
US8637383B2 (en) 2010-12-23 2014-01-28 Soitec Strain relaxation using metal materials and related structures
US8679942B2 (en) 2008-11-26 2014-03-25 Soitec Strain engineered composite semiconductor substrates and methods of forming same
US8278167B2 (en) * 2008-12-18 2012-10-02 Micron Technology, Inc. Method and structure for integrating capacitor-less memory cell with logic
US20100187568A1 (en) * 2009-01-28 2010-07-29 S.O.I.Tec Silicon On Insulator Technologies, S.A. Epitaxial methods and structures for forming semiconductor materials
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
US8198172B2 (en) * 2009-02-25 2012-06-12 Micron Technology, Inc. Methods of forming integrated circuits using donor and acceptor substrates
US8178396B2 (en) * 2009-03-11 2012-05-15 Micron Technology, Inc. Methods for forming three-dimensional memory devices, and related structures
EP2457257B9 (en) 2009-07-20 2014-03-26 Soitec Methods of fabricating semiconductor structures and devices using quantum dot structures and related structures
US8461566B2 (en) * 2009-11-02 2013-06-11 Micron Technology, Inc. Methods, structures and devices for increasing memory density
US8114754B2 (en) * 2009-11-18 2012-02-14 S.O.I.Tec Silicon On Insulator Technologies Methods of fabricating semiconductor structures and devices using glass bonding layers, and semiconductor structures and devices formed by such methods
US9646869B2 (en) * 2010-03-02 2017-05-09 Micron Technology, Inc. Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices
US9608119B2 (en) 2010-03-02 2017-03-28 Micron Technology, Inc. Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures
US8288795B2 (en) 2010-03-02 2012-10-16 Micron Technology, Inc. Thyristor based memory cells, devices and systems including the same and methods for forming the same
US8507966B2 (en) 2010-03-02 2013-08-13 Micron Technology, Inc. Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same
US8513722B2 (en) * 2010-03-02 2013-08-20 Micron Technology, Inc. Floating body cell structures, devices including same, and methods for forming same
US8987114B2 (en) 2010-03-31 2015-03-24 Soitec Bonded semiconductor structures and method of forming same
US8461017B2 (en) 2010-07-19 2013-06-11 Soitec Methods of forming bonded semiconductor structures using a temporary carrier having a weakened ion implant region for subsequent separation along the weakened region
TW201214627A (en) 2010-09-10 2012-04-01 Soitec Silicon On Insulator Methods of forming through wafer interconnects in semiconductor structures using sacrificial material and semiconductor structures formes by such methods
WO2012085219A1 (en) 2010-12-23 2012-06-28 Soitec Strain relaxation using metal materials and related structures
FR2972292B1 (fr) * 2011-03-01 2013-03-01 Soitec Silicon On Insulator Support métallique pour le transfert de couche et procédés pour former ce support
JP2012178548A (ja) * 2011-02-03 2012-09-13 Soytec 層移転用金属キャリア及びその形成方法
US9142412B2 (en) 2011-02-03 2015-09-22 Soitec Semiconductor devices including substrate layers and overlying semiconductor layers having closely matching coefficients of thermal expansion, and related methods
US9082948B2 (en) 2011-02-03 2015-07-14 Soitec Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
US8598621B2 (en) 2011-02-11 2013-12-03 Micron Technology, Inc. Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor
US8952418B2 (en) 2011-03-01 2015-02-10 Micron Technology, Inc. Gated bipolar junction transistors
US8519431B2 (en) 2011-03-08 2013-08-27 Micron Technology, Inc. Thyristors
US20120248621A1 (en) * 2011-03-31 2012-10-04 S.O.I.Tec Silicon On Insulator Technologies Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods
US8338294B2 (en) 2011-03-31 2012-12-25 Soitec Methods of forming bonded semiconductor structures including two or more processed semiconductor structures carried by a common substrate, and semiconductor structures formed by such methods
US8970045B2 (en) 2011-03-31 2015-03-03 Soitec Methods for fabrication of semiconductor structures including interposers with conductive vias, and related structures and devices
FR2978600B1 (fr) 2011-07-25 2014-02-07 Soitec Silicon On Insulator Procede et dispositif de fabrication de couche de materiau semi-conducteur
US8772848B2 (en) 2011-07-26 2014-07-08 Micron Technology, Inc. Circuit structures, memory circuitry, and methods
TWI500123B (zh) 2011-08-09 2015-09-11 Soitec Silicon On Insulator 包含內有一個或多個電性、光學及流體互連之互連層之黏附半導體構造之形成方法及應用此等方法形成之黏附半導體構造
US8728863B2 (en) 2011-08-09 2014-05-20 Soitec Methods of forming bonded semiconductor structures including interconnect layers having one or more of electrical, optical, and fluidic interconnects therein, and bonded semiconductor structures formed using such methods
US8842945B2 (en) 2011-08-09 2014-09-23 Soitec Methods of forming three dimensionally integrated semiconductor systems including photoactive devices and semiconductor-on-insulator substrates
US8617925B2 (en) 2011-08-09 2013-12-31 Soitec Methods of forming bonded semiconductor structures in 3D integration processes using recoverable substrates, and bonded semiconductor structures formed by such methods
US8673733B2 (en) * 2011-09-27 2014-03-18 Soitec Methods of transferring layers of material in 3D integration processes and related structures and devices
TWI573198B (zh) 2011-09-27 2017-03-01 索泰克公司 在三度空間集積製程中轉移材料層之方法及其相關結構與元件
US8841742B2 (en) * 2011-09-27 2014-09-23 Soitec Low temperature layer transfer process using donor structure with material in recesses in transfer layer, semiconductor structures fabricated using such methods
WO2013093590A1 (en) 2011-12-23 2013-06-27 Soitec Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods
US9136134B2 (en) 2012-02-22 2015-09-15 Soitec Methods of providing thin layers of crystalline semiconductor material, and related structures and devices
JP6193271B2 (ja) 2012-02-22 2017-09-06 ソイテック 結晶半導体材料の薄層を設ける方法、ならびに関連する構造体およびデバイス
WO2013132332A1 (en) 2012-03-09 2013-09-12 Soitec Methods for forming semiconductor structures including iii-v semiconductor material using substrates comprising molybdenum, and structures formed by such methods
US8916483B2 (en) 2012-03-09 2014-12-23 Soitec Methods of forming semiconductor structures including III-V semiconductor material using substrates comprising molybdenum
US8980688B2 (en) 2012-06-28 2015-03-17 Soitec Semiconductor structures including fluidic microchannels for cooling and related methods
WO2014020387A1 (en) 2012-07-31 2014-02-06 Soitec Methods of forming semiconductor structures including mems devices and integrated circuits on opposing sides of substrates, and related structures and devices
CN104508815B (zh) 2012-07-31 2018-02-13 索泰克公司 使用激光剥离过程制造半导体结构的方法和相关的半导体结构
WO2014020389A1 (en) 2012-07-31 2014-02-06 Soitec Methods of forming semiconductor structures including a conductive interconnection, and related structures
WO2014020388A1 (en) 2012-07-31 2014-02-06 Soitec Methods of forming semiconductor structures including mems devices and integrated circuits on common sides of substrates, and related structures and devices
WO2014030040A1 (en) * 2012-08-24 2014-02-27 Soitec Methods of forming semiconductor structures and devices including graphene, and related structures and devices
TWI588955B (zh) 2012-09-24 2017-06-21 索泰克公司 使用多重底材形成iii-v族半導體結構之方法及應用此等方法所製作之半導體元件
TWI602315B (zh) 2013-03-08 2017-10-11 索泰克公司 具有經組構成效能更佳之低帶隙主動層之感光元件及相關方法
TWI648872B (zh) 2013-03-15 2019-01-21 法商梭意泰科公司 具有包含InGaN之作用區域之半導體結構、形成此等半導體結構之方法及由此等半導體結構所形成之發光裝置
FR3003397B1 (fr) 2013-03-15 2016-07-22 Soitec Silicon On Insulator Structures semi-conductrices dotées de régions actives comprenant de l'INGAN
TWI593135B (zh) 2013-03-15 2017-07-21 索泰克公司 具有含氮化銦鎵之主動區域之半導體結構,形成此等半導體結構之方法,以及應用此等半導體結構形成之發光元件
KR20160024361A (ko) 2013-06-27 2016-03-04 소이텍 희생 재료로 충전된 공동을 포함하는 반도체 구조를 제조하는 방법들
KR101608273B1 (ko) * 2014-09-05 2016-04-01 코닝정밀소재 주식회사 유기발광소자용 광추출 기판 제조방법, 유기발광소자용 광추출 기판 및 이를 포함하는 유기발광소자
US9219150B1 (en) 2014-09-18 2015-12-22 Soitec Method for fabricating semiconductor structures including fin structures with different strain states, and related semiconductor structures
US9209301B1 (en) 2014-09-18 2015-12-08 Soitec Method for fabricating semiconductor layers including transistor channels having different strain states, and related semiconductor layers
US9165945B1 (en) 2014-09-18 2015-10-20 Soitec Method for fabricating semiconductor structures including transistor channels having different strain states, and related semiconductor structures

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2812405B2 (ja) * 1991-03-15 1998-10-22 信越半導体株式会社 半導体基板の製造方法
US5256581A (en) * 1991-08-28 1993-10-26 Motorola, Inc. Silicon film with improved thickness control
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP2609198B2 (ja) * 1992-08-07 1997-05-14 信越半導体株式会社 半導体基板の製造方法
FR2714524B1 (fr) * 1993-12-23 1996-01-26 Commissariat Energie Atomique Procede de realisation d'une structure en relief sur un support en materiau semiconducteur
FR2725074B1 (fr) * 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
CN1132223C (zh) * 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
FR2744285B1 (fr) * 1996-01-25 1998-03-06 Commissariat Energie Atomique Procede de transfert d'une couche mince d'un substrat initial sur un substrat final
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
US5920764A (en) * 1997-09-30 1999-07-06 International Business Machines Corporation Process for restoring rejected wafers in line for reuse as new

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006527480A (ja) * 2003-06-06 2006-11-30 コミツサリア タ レネルジー アトミーク 自立を誘発することによって薄肉化された極薄層の製造方法
JP2009004741A (ja) * 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd Soi基板の作製方法、及び半導体装置の作製方法
US9059247B2 (en) 2007-05-18 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
WO2010050556A1 (ja) * 2008-10-31 2010-05-06 信越化学工業株式会社 シリコン薄膜転写絶縁性ウェーハの製造方法
JP2010135764A (ja) * 2008-10-31 2010-06-17 Shin-Etsu Chemical Co Ltd シリコン薄膜転写絶縁性ウェーハの製造方法
US8138064B2 (en) 2008-10-31 2012-03-20 Shin-Etsu Chemical Co., Ltd. Method for producing silicon film-transferred insulator wafer
WO2014118851A1 (ja) * 2013-02-01 2014-08-07 信越半導体株式会社 Soiウェーハの製造方法及びsoiウェーハ
JP2014150193A (ja) * 2013-02-01 2014-08-21 Shin Etsu Handotai Co Ltd Soiウェーハの製造方法及びsoiウェーハ

Also Published As

Publication number Publication date
US6335258B1 (en) 2002-01-01
WO1998020543A3 (fr) 1998-09-17
DE69739584D1 (de) 2009-10-29
EP0950257B1 (fr) 2009-09-16
KR20060040750A (ko) 2006-05-10
FR2755537A1 (fr) 1998-05-07
KR20000052885A (ko) 2000-08-25
FR2755537B1 (fr) 1999-03-05
KR100654164B1 (ko) 2006-12-05
EP0950257A2 (fr) 1999-10-20
WO1998020543A2 (fr) 1998-05-14

Similar Documents

Publication Publication Date Title
JP2001503568A (ja) 基盤上に形成された薄層およびその製造方法
US7067396B2 (en) Method of producing a thin layer of semiconductor material
KR100400684B1 (ko) 반도체물질 박막의 제조방법
KR100745700B1 (ko) 가압을 이용한 박막 제조방법
JP4222644B2 (ja) 特に電子構成品を含む半導体材料薄膜の製法
EP3306642B1 (en) Method for producing composite wafer provided with oxide single-crystal thin film
JP3819954B2 (ja) 基板上に半導体薄膜を有する構造の製造方法
JP3048201B2 (ja) 半導体材料薄膜の製造方法
JP2001512906A (ja) 固体材料からなる薄膜の作製方法
WO2007094233A1 (ja) Soi基板およびsoi基板の製造方法
US7977209B2 (en) Method for manufacturing SOI substrate
JP4730877B2 (ja) 応力を低減して層転位を介して緩和シリコン−ゲルマニウムを絶縁体上に作製する方法
US8772132B2 (en) Method of manufacturing laminated wafer by high temperature laminating method
JP2001274368A (ja) 貼り合わせウエーハの製造方法およびこの方法で製造された貼り合わせウエーハ
JP2005109448A (ja) 層転位によりガラス上に緩和したシリコンゲルマニウムを作製する方法
JP2008130884A (ja) Soq基板およびsoq基板の製造方法
US20080145650A1 (en) Double plasma utbox
JPH10242154A (ja) 薄膜半導体基板の表面処理方法
JPH11191557A (ja) Soi基板の製造方法
JPH10335617A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071127

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080226

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080414

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080327

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080512

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080428

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080616

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080527

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090520

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090813

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090910