JP2001512906A - 固体材料からなる薄膜の作製方法 - Google Patents

固体材料からなる薄膜の作製方法

Info

Publication number
JP2001512906A
JP2001512906A JP2000506678A JP2000506678A JP2001512906A JP 2001512906 A JP2001512906 A JP 2001512906A JP 2000506678 A JP2000506678 A JP 2000506678A JP 2000506678 A JP2000506678 A JP 2000506678A JP 2001512906 A JP2001512906 A JP 2001512906A
Authority
JP
Japan
Prior art keywords
substrate
thermal
thin film
layer
combination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000506678A
Other languages
English (en)
Other versions
JP4369040B2 (ja
Inventor
ベルナール・アスパー
ミシェル・ブリュル
Original Assignee
コミツサリア タ レネルジー アトミーク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=9510244&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2001512906(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by コミツサリア タ レネルジー アトミーク filed Critical コミツサリア タ レネルジー アトミーク
Publication of JP2001512906A publication Critical patent/JP2001512906A/ja
Application granted granted Critical
Publication of JP4369040B2 publication Critical patent/JP4369040B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing

Abstract

(57)【要約】 本発明は、固体材料からなる薄膜の作製方法に関するものであって、−基板内にマイクロキャビティ層を形成し得るようなイオンを使用して、基板に、所定温度でもって所定時間にわたってイオン打込を行うステップと、−マイクロキャビティ層を境界として基板に裂け目を得る目的で、所定時間にわたって所定温度とするというアニールステップと、を具備してなり、アニールステップを、イオン打込ステップにおける熱的組合せと打込イオンの照射量と打込イオンのエネルギーとを考慮して決定される熱的組合せに従って、行うことを特徴としている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、固体材料からなる薄膜の作製方法に関するものである。本方法によ
れば、より詳細には、同種のまたは異種の固体材料薄膜を、同種のまたは異種の
固体材料からなる支持体上に転写することができる。
【０００２】
【従来の技術および発明が解決しようとする課題】
仏国特許出願公開明細書第２ ６８１ ４７２号には、半導体材料からなる薄膜
の作製方法が開示されている。この文献には、半導体材料製基板への希ガスまた
は水素の打込（インプランテーション）によって、打込イオンの平均侵入深さあ
たりの深さ位置に、マイクロキャビティまたはマイクロバブル（特に、「プレー
トレット」と称される）を形成できることが開示されている。この基板の打込面
に対してスティフナーを緊密に当接させ、その状態で、十分な温度でもって熱処
理を施したときには、マイクロキャビティどうしの間のまたはマイクロバブルど
うしの間の相互作用が誘起され、半導体基板が、２つの部材へと分離することと
なる。つまり、これら２つの部材の一方は、スティフナーに対して固着された半
導体薄膜であり、他方は、半導体基板の残部である。分離は、マイクロキャビテ
ィまたはマイクロバブルが存在する位置において起こる。熱処理は、打込によっ
て形成されたマイクロキャビティどうしの間のまたはマイクロバブルどうしの間
の相互作用によって、薄膜と基板残部との間の分離を引き起こすためのものであ
る。したがって、当初基板から、薄膜のための支持体として使用されているステ
ィフナーへの、薄膜の転写（移動、移送）が行われる。
【０００３】 この方法は、また、結晶であるか否かにかかわらず、半導体材料以外の固体材
料（導体材料、あるいは、絶縁体材料）からなる薄膜の作製に対しても、応用す
ることができる。
【０００４】 基板内に形成された薄膜が、（厚さに基づいて、あるいは、材料の機械的特性
に基づいて）自立的に十分に剛直である場合には（それ自身でもって十分に剛直
である場合には）、転写後にアニールを行うことによって、自己支持性の（自立
性の）薄膜を得ることができる。この技術内容は、仏国特許出願公開明細書第２
７３８ ６７１号に開示されている。
【０００５】 これに対して、スティフナーがない場合、基板の幅全体にわたって脆弱部分を
誘起するには薄すぎるときには、バブルが、イオンの平均打込深さのところにお
ける微小割れ目の存在を伝達する表面上に現れる。この場合には、熱処理を行っ
ても、自立性の層を得ることができず、フレーク（破片）が得られるのみである
。
【０００６】 上記の仏国特許出願公開明細書第２ ６８１ ４７２号においては、熱処理は、
打込ステップの次のステップにおけるアニール（焼鈍）温度によって決定される
。このアニール温度は、打込温度よりも高温であり、薄膜と基板残部との間の分
離を引き起こし得るものでなければならない。
【０００７】 上記において引用した文献は、熱処理を、打込温度よりも高温で行うことを明
記している。上記仏国特許出願公開明細書第２ ６８１ ４７２号においては、シ
リコン基板の場合には、打込温度が好ましくは２０℃〜４５０℃であること、お
よび、アニールのためにはそれよりも高温が必要であること（例えば５００℃）
、が示されている。
【０００８】 しかしながら、場合によっては、また、ある種の応用においては、高温の熱処
理温度が、欠点を引き起こすことがある。実際、低温と見なされる温度で、基板
に裂け目を得ることが有利である。特に、打込温度よりも低い温度で、基板に裂
け目を得ることが有利である。このことは、とりわけ、互いに異なる熱膨張率を
有した材料どうしの間で転写が行われる場合には、重要である。
【０００９】 熱処理ステップにおいて使用される温度よりも高温でイオン打込ステップを行
うことが、有利である。このことの興味は、打込温度に制限が存在しないときに
は、基板を冷却する必要なく、大きな打込電流密度が得られることにある。この
場合には、打込に要する時間が、著しく短縮される。
【００１０】 加えて、イオン打込ステップと裂け目をもたらす熱処理ステップ（またはアニ
ールステップ）との間において、打込表面を処理することができる。例えば、半
導体材料から形成されている基板の場合には、電子回路を集中形成するといった
ような処理を行うことができる。このような中間処理は、アニール温度が高すぎ
ると、悪影響を受けることがある。
【００１１】
【課題を解決するための手段】
本発明は、従来の問題点を解決し得るものである。本発明者らは、実際、方法
の様々なステップ（イオン打込ステップ、行われる場合にはスティフナーに対し
ての基板の固着ステップ、行われる場合には中間処理ステップ、および、分離を
行うためのアニールステップ）を通して基板に対して供給される熱の熱的組合せ
を考慮すれば、アニール温度を低減できることをことを見出した。熱的組合せと
いう用語は、熱が供給されるステップ（例えば、アニールステップ）においては
、熱が基板に対して供給されるに際して、温度だけでなく、時間と温度との組合
せをも考慮しなければいけないことを意味するものとして理解される。
【００１２】 例えば弱くドーピングされるとともに８０℃の温度において５分間にわたって
６９ｋｅＶというエネルギーの水素イオンＨ+ で５．５×１０16個／ｃｍ2 とい
う照射量でイオン打込されたシリコン基板の場合、等温アニールを行うと、裂け
目は、時間と温度との組合せを考慮した熱的組合せにおいて現れる。この場合の
熱的組合せは、４５０℃で２時間１５分間である。イオン打込の照射量がさらに
大きい場合には、例えば８０℃の温度において５分間にわたって６９ｋｅＶとい
うエネルギーの水素イオンＨ+ で１０17個／ｃｍ2 という照射量でイオン打込さ
れた弱ドーピングシリコン基板の場合、裂け目を得るために必要な熱的組合せは
、４５０℃で２分２２秒間である、あるいは、３００℃で１時間２９分間である
。よって、等温アニールの場合には、裂け目は、熱的組合せに依存して起こる。
熱的組合せは、履歴によって異なるものの、時間と温度との組合せに依存するも
のである。熱的組合せの選択は、また、材料のタイプに依存し、材料がドーピン
グされている場合にはドーピングレベルに依存する。
【００１３】 例えば強くドーピングされたシリコンの場合には、８０℃の温度において５分
間にわたって６９ｋｅＶというエネルギーの水素イオンＨ+ で５．５×１０16個
／ｃｍ2 という照射量でイオン打込されたときには、裂け目は、３００℃で４分
１５秒間という熱的組合せで、あるいは、２２５℃で１時間４３分間という熱的
組合せで、得られる。
【００１４】 熱処理が温度を徐々に上昇させつつ行うようなものである場合には、このよう
な温度上昇時に基板に対して供給される熱的組合せも、裂け目に対して寄与する
ものであることにより、このような温度上昇時の熱的組合せも、考慮に入れなけ
ればならない。
【００１５】 一般的に言えば、脆弱部を得るために使用される熱的組合せの選択は、基本材
料に対してまたは打込ステップを開始する構造に対して供給される熱的組合せの
総和に依存する。これらすべての熱的組合せは、構造内に裂け目を得ることがで
きるような熱バランスシートに対して寄与する。この熱バランスシートは、少な
くとも２つの熱的組合せ、すなわち、打込の熱的組合せおよびアニールの熱的組
合せ、によって形成される。
【００１６】 このような考え方は、用途に応じて、他のタイプの熱的組合せに適用すること
ができる。例えば、固着境界における分子結合を補強するための熱的組合せ、あ
るいは、固着境界における分子結合を形成するための熱的組合せ、また、活性素
子を形成するための熱的組合せ、が例示される。
【００１７】 よって、本発明の目的は、固体材料からなる薄膜の作製方法であって、 −固体材料からなる基板の体積内においてイオンの平均侵入深さのあたりにマイ
クロキャビティ層またはマイクロバブル層を形成し得るようなイオンを使用して
、基板の一面を通して、所定温度でもって所定時間にわたって、イオン打込を行
うステップと、 −マイクロキャビティ層またはマイクロバブル層を境界として基板に裂け目を得
る目的で、マイクロキャビティ層またはマイクロバブル層を所定時間にわたって
所定温度とするというアニールステップと、 を少なくとも具備してなり、 基板に裂け目を得るためのアニールステップを、イオン打込ステップにおける
熱的組合せと打込イオンの照射量と打込イオンのエネルギーと他のステップが行
われる場合にはそのステップにおける熱的組合せとを考慮して決定される熱的組
合せに従って、行うことを特徴とする方法である。
【００１８】 裂け目という用語は、すべてのタイプの脆弱部を包含するという広い意味の概
念として定義される。
【００１９】 本発明による方法によれば、結晶性または非結晶性の固体材料からなる薄膜を
作製することができる。この場合、固体材料は、導体材料とすることも、半導体
材料とすることも、絶縁体材料とすることもできる。固体材料からなる基板は、
層の形態とすることもできる。アニールステップにおいて適用される熱的組合せ
は、打込イオンの照射量や打込イオンのエネルギーといったような打込ステップ
におけるパラメータを考慮して決定することができる。
【００２０】 打ち込まれるイオン種は、有利には、希ガスイオンや水素イオンとすることが
できる。イオンの打込方向は、基板の打込面に対して直角とすることができる、
あるいは、やや傾斜した角度とすることができる。
【００２１】 水素という概念は、原子の形態（例えば、Ｈ）、あるいは、分子の形態（例え
ば、Ｈ2 ）、あるいは、イオンの形態（Ｈ+、Ｈ2 +、… ）、あるいは、同位体の
形態（重水素）、あるいは、重水素イオンの形態、等といったガス腫として理解
される。
【００２２】 アニールステップの熱的組合せは、自然的に基板に裂け目が得られるように、
あるいは、基板に対して応力が加えられた後に基板に裂け目が得られるように、
決定することができる。
【００２３】 アニールステップの熱的組合せは、少なくとも１回の急激な温度上昇と少なく
とも１回の急激な温度下降とのうちの、一方または双方を備えたものとすること
ができる。このような急激な温度変化とは、１分あたり数℃の程度から、１秒あ
たり数十℃から数百℃の程度（急速熱アニール（ＲＴＡ）のタイプにおけるアニ
ール処理）、を意味している。これらアニール処理は、ある種の打込条件におい
ては、マイクロキャビティの形成（あるいは、核形成）ステップを容易なものと
することにより、有利である。
【００２４】 アニールステップの熱的組合せは、また、ゼロとすることもでき、基板の裂け
目は、機械的応力の使用によってあるいは熱的応力の使用によってあるいはこれ
ら機械的応力と熱的応力との併用によって得ることができる。実際、熱的組合せ
は、印加される温度と持続時間との関数であって、アニールステップに対しての
熱的組合せは、例えば０℃〜１０００℃以上にわたるような様々な温度とするこ
とができ、また、０秒間〜数時間にわたる様々な持続時間とすることができる。
よって、アニールステップの前のステップにおける熱的組合せが、高温で行われ
たおよび／または長時間にわたって行われたものである場合、打込イオンの照射
量およびエネルギーが大きいとき（例えば、シリコンに対して、Ｈ2 が１０17個
／ｃｍ2、 １００ｋｅＶのエネルギー）には、熱アニールにおける熱的組合せは
、持続時間に関しても温度に関しても、ゼロとすることさえできる。この場合に
は、単に応力によって、裂け目が発生する。このような応力は、機械的応力（例
えば、剪断応力、および／または、引張り応力）、あるいは、熱的応力（例えば
、構造の冷却）とすることができる。
【００２５】 加えて、本発明による方法においては、支持体上に基板の打込面を固定すると
いうステップを具備することができる。支持体上への基板打込面の固定は、接着
剤を利用して行うことができる。固定ステップにおいては、熱処理を行うことが
できる。
【００２６】 アニールステップは、パルス状加熱によって行うことができる。
【００２７】 本発明による方法は、特に、単結晶シリコン薄膜の作製に応用することができ
る。この場合、基板に裂け目を形成する前に、薄膜を形成することとなる基板領
域に、少なくとも１つの活性素子の全部または一部を形成しておくことができる
。イオン打込ステップに先立って基板のイオン打込面がマスキングされる場合に
は、マスクは、裂け目が得られる程度に互いに十分に近接したマイクロキャビテ
ィ層またはマイクロバブル層がイオン打込ステップによって形成され得るような
ものとされる。
【００２８】 本発明による方法は、イオン打込面がパターン化されているような基板から出
発して薄膜を得ることに対しても、同様に応用することができる。
【００２９】 また、互いに異なる化学種からなる複数の層を備えた基板から出発して薄膜を
得ることに対しても、応用することができる。
【００３０】 また、成長によって得られたような少なくとも１つの層を備えた基板から出発
して薄膜を得ることに対しても、応用することができる。この成長は、エピタキ
シーによって得ることができる。この場合、脆弱部は、エピタキシー層に形成す
ることも、エピタキシー層とは反対側に形成することも、境界に形成することも
、できる。
【００３１】 本発明は、本発明を制限することなく本発明を単に例示するものとしての以下
の説明を読むことにより、より明瞭に理解されるであろう。
【００３２】
【発明の実施の形態】
本発明における第１実施形態においては、比較的高温で打込ステップを行う。
【００３３】 装置の生産性を向上させるためには、特に、打込装置の生産性を向上させるた
めには、大きな電流密度を供給する装置を使用することが興味深いように思われ
る。例えば、１００ｃｍ2 という表面積にわたって４ｍＡという電流値を使用す
れば、２００秒間にわたってすなわち約３分間にわたって、水素イオンＨ+ に関
して５×１０16個／ｃｍ2 という照射量を得ることが可能である。この打込が５
０ｋｅＶで行われる場合には（５００ｎｍの程度の平均深さをもたらす）、２Ｗ
／ｃｍ2 の程度のパワーが得られる。このことは、シリコンの場合、冷却を使用
しない通常の打込装置を使用したときには、４７０℃の程度の温度をもたらす。
【００３４】 これを要約すれば、打込に必要な照射量は、４７０℃という温度でありかつ約
３分間の程度という時間の打込によって、得られる。
【００３５】 この基板に対してスティフナーが付加され、かつ、４５０℃で１時間というア
ニール熱処理がこの基板に対して行われたときには、この場合の熱処理の熱的組
合せは、マイクロキャビティどうしが互いに相互作用することができて脆弱部分
をもたらし得るようなものとなっている。よって、シリコンからスティフナーへ
の転写が得られる。
【００３６】 この例は、打込と熱処理とにわたって基板に対して供給される熱的組合せに関
していくつかの注意点が考慮されたならば、打込温度よりも低温で裂け目を得る
ことができることを、うまく示している。
【００３７】 結論として、本発明においては、熱処理を、裂け目が得られるような最小の熱
的組合せで行うものである。この最小の熱的組合せは、すべての熱的組合せを考
慮しなければならないものであり、特に、打込によりもたらされる熱的組合せと
アニールによりもたらされる熱的組合せとを考慮しなければならないものである
。
【００３８】 本発明の第２実施形態は、転写されるべき材料の熱膨張率と支持体の熱膨張率
とが相違する場合に、応用可能なものである。これは、ヘテロ構造の場合である
。
【００３９】 純シリカ上へのシリコンの転写の場合には、半導体材料の熱膨張率とは異なる
熱膨張率を有したスティフナーが使用される。単結晶シリコンが弱くドーピング
されたシリコンである場合、単結晶シリコンの転写を可能とする熱的組合せは、
４５０℃で数時間（６時間）の程度である。この温度においては、基板の一部と
支持体（スティフナー）の一部とが、アニールによって緊密接触することとなる
。このような緊密接触が起こるのは、基板と支持体との境界であって、マイクロ
キャビティ層またはマイクロバブル層が位置しているところではない。これに対
して、シリカ製とされた支持体の厚さが十分に薄ければ（例えば４００μｍ）、
アセンブリは、２５０℃までは、分離することはない。シリコンが強くドーピン
グされている場合には（例えば、ホウ素による１０20個／ｃｍ2 というレベルで
のｐタイプドーピング）、裂け目は、水素イオンによる５×１０16個／ｃｍ2 と
いう程度の照射量の打込に対しては、２５０℃で１時間という熱的組合せによっ
て得ることができる。上述のように、このような照射量は、約４７０℃という打
込温度の場合には、数分間の程度の時間で得ることができる。
【００４０】 この場合においても、裂け目は、打込温度よりも低温のアニール温度で得られ
る。
【００４１】 本発明の考え方は、アニール温度が打込温度よりも大きい場合にも成立するこ
とは、理解されるであろう。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年２月４日（２０００．２．４）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 固体材料からなる薄膜の作製方法であって、 −前記固体材料からなる基板の体積内においてイオンの平均侵入深さのあたりに
    マイクロキャビティ層またはマイクロバブル層を形成し得るようなイオンを使用
    して、前記基板の一面を通して、所定温度でもって所定時間にわたって、イオン
    打込を行うステップと、 −前記マイクロキャビティ層または前記マイクロバブル層を境界として前記基板
    に裂け目を得る目的で、前記マイクロキャビティ層または前記マイクロバブル層
    を所定時間にわたって所定温度とするというアニールステップと、 を少なくとも具備してなり、 前記基板に裂け目を得るための前記アニールステップを、前記イオン打込ステ
    ップにおける熱的組合せと打込イオンの照射量と打込イオンのエネルギーと他の
    ステップが行われる場合にはそのステップにおける熱的組合せとを考慮して決定
    される熱的組合せに従って、行うことを特徴とする方法。
  2. 【請求項２】 請求項１記載の方法において、 前記アニールステップの前記熱的組合せを、自然的に前記基板に裂け目が得ら
    れるように、あるいは、前記基板に対して応力が加えられた後に前記基板に裂け
    目が得られるように、決定することを特徴とする方法。
  3. 【請求項３】 請求項１または２記載の方法において、 前記アニールステップの前記熱的組合せを、少なくとも１回の急激な温度上昇
    と少なくとも１回の急激な温度下降とのうちの、一方または双方を備えたものと
    することを特徴とする方法。
  4. 【請求項４】 請求項１または２記載の方法において、 前記アニールステップの前記熱的組合せを、ゼロとし、前記基板の裂け目を、
    機械的応力の使用によってあるいは熱的応力の使用によってあるいはこれら機械
    的応力と熱的応力との併用によって得ることを特徴とする方法。
  5. 【請求項５】 請求項１〜４のいずれかに記載の方法において、 さらに、支持体上に前記基板の打込面を固定するというステップを具備するこ
    とを特徴とする方法。
  6. 【請求項６】 請求項５記載の方法において、 前記支持体上への前記基板打込面の固定ステップを、接着剤を利用して行うこ
    とを特徴とする方法。
  7. 【請求項７】 請求項５または６記載の方法において、 前記固定ステップにおいて、熱処理を行うことを特徴とする方法。
  8. 【請求項８】 請求項５記載の方法において、 前記固定ステップを、分子接着によって行うことを特徴とする方法。
  9. 【請求項９】 請求項１〜８のいずれかに記載の方法において、 前記アニールステップを、パルス状加熱によって行うことを特徴とする方法。
  10. 【請求項１０】 単結晶シリコン薄膜の作製方法であって、 請求項１〜８のいずれかに記載された方法を使用して、単結晶シリコン薄膜を
    作製することを特徴とする方法。
  11. 【請求項１１】 請求項１０記載の方法において、 基板に裂け目を形成する前に、前記薄膜を形成することとなる基板領域に、少
    なくとも１つの活性素子の全部または一部を形成しておくことを特徴とする方法
    。
  12. 【請求項１２】 請求項１０または１１記載の方法において、 前記イオン打込ステップに先立って、前記基板のイオン打込面を、前記裂け目
    が得られる程度に互いに十分に近接したマイクロキャビティ層またはマイクロバ
    ブル層がイオン打込ステップによって形成され得るようなマスクでもって、マス
    キングすることを特徴とする方法。
  13. 【請求項１３】 請求項１０記載の方法において、 イオン打込面がパターン化されているような基板から出発して前記薄膜を得る
    ことを特徴とする方法。
  14. 【請求項１４】 請求項１０記載の方法において、 互いに異なる化学種からなる複数の層を備えた基板から出発して前記薄膜を得
    ることを特徴とする方法。
  15. 【請求項１５】 請求項１０記載の方法において、 成長によって得られたような少なくとも１つの層を備えた基板から出発して前
    記薄膜を得ることを特徴とする方法。
  16. 【請求項１６】 請求項１４記載の方法において、 前記成長が、エピタキシーによるものであることを特徴とする方法。
JP2000506678A 1997-08-12 1998-08-11 固体材料からなる薄膜の作製方法 Expired - Lifetime JP4369040B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR9710288A FR2767416B1 (fr) 1997-08-12 1997-08-12 Procede de fabrication d'un film mince de materiau solide
FR97/10288 1997-08-12
PCT/FR1998/001789 WO1999008316A1 (fr) 1997-08-12 1998-08-11 Procede de fabrication d'un film mince de materiau solide

Publications (2)

Publication Number Publication Date
JP2001512906A true JP2001512906A (ja) 2001-08-28
JP4369040B2 JP4369040B2 (ja) 2009-11-18

Family

ID=9510244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000506678A Expired - Lifetime JP4369040B2 (ja) 1997-08-12 1998-08-11 固体材料からなる薄膜の作製方法

Country Status (9)

Country Link
US (1) US6303468B1 (ja)
EP (1) EP1010198B1 (ja)
JP (1) JP4369040B2 (ja)
KR (1) KR100528258B1 (ja)
DE (1) DE69839427T2 (ja)
FR (1) FR2767416B1 (ja)
MY (1) MY122498A (ja)
TW (1) TW432468B (ja)
WO (1) WO1999008316A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003535472A (ja) * 2000-05-30 2003-11-25 コミツサリア タ レネルジー アトミーク 脆弱化された基板およびそのような基板の製造方法
JP2014007421A (ja) * 2005-02-28 2014-01-16 Silicon Genesis Corp レイヤ転送プロセス用の基板強化方法および結果のデバイス

Families Citing this family (134)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2795866B1 (fr) 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'une membrane mince et structure a membrane ainsi obtenue
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
US6436614B1 (en) * 2000-10-20 2002-08-20 Feng Zhou Method for the formation of a thin optical crystal layer overlying a low dielectric constant substrate
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2894990B1 (fr) * 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
EP1482549B1 (en) * 2003-05-27 2011-03-30 S.O.I. Tec Silicon on Insulator Technologies S.A. Method of fabrication of a heteroepitaxial microstructure
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
US8507361B2 (en) 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
FR2823596B1 (fr) 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
US7045878B2 (en) 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
US6956268B2 (en) 2001-05-18 2005-10-18 Reveo, Inc. MEMS and method of manufacturing MEMS
US7163826B2 (en) 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates
US6875671B2 (en) 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
FR2830983B1 (fr) 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
US6593212B1 (en) * 2001-10-29 2003-07-15 The United States Of America As Represented By The Secretary Of The Navy Method for making electro-optical devices using a hydrogenion splitting technique
JP2003347176A (ja) * 2002-03-20 2003-12-05 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
FR2839385B1 (fr) * 2002-05-02 2004-07-23 Soitec Silicon On Insulator Procede de decollement de couches de materiau
FR2874455B1 (fr) * 2004-08-19 2008-02-08 Soitec Silicon On Insulator Traitement thermique avant collage de deux plaquettes
JP4277481B2 (ja) * 2002-05-08 2009-06-10 日本電気株式会社 半導体基板の製造方法、半導体装置の製造方法
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US6848162B2 (en) * 2002-08-02 2005-02-01 Matrics, Inc. System and method of transferring dies using an adhesive surface
US7023347B2 (en) * 2002-08-02 2006-04-04 Symbol Technologies, Inc. Method and system for forming a die frame and for transferring dies therewith
FR2847075B1 (fr) * 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
US7176108B2 (en) 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
EP1429381B1 (en) * 2002-12-10 2011-07-06 S.O.I.Tec Silicon on Insulator Technologies A method for manufacturing a material compound
US20050015970A1 (en) * 2003-06-12 2005-01-27 Matrics, Inc. Method, system, and apparatus for transfer of dies using a pin plate
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
FR2857982B1 (fr) * 2003-07-24 2007-05-18 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US7538010B2 (en) * 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
FR2860249B1 (fr) * 2003-09-30 2005-12-09 Michel Bruel Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium
US8475693B2 (en) 2003-09-30 2013-07-02 Soitec Methods of making substrate structures having a weakened intermediate layer
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7772087B2 (en) 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
DE602004013292T2 (de) 2004-06-11 2009-05-28 S.O.I. Tec Silicon On Insulator Technologies S.A. Verfahren zur Herstellung eines Verbundsubstrats
EP1806769B1 (en) * 2004-09-13 2013-11-06 Shin-Etsu Handotai Co., Ltd. Soi wafer manufacturing method
US20060113603A1 (en) * 2004-12-01 2006-06-01 Amberwave Systems Corporation Hybrid semiconductor-on-insulator structures and related methods
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US10374120B2 (en) * 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
US20060225273A1 (en) * 2005-03-29 2006-10-12 Symbol Technologies, Inc. Transferring die(s) from an intermediate surface to a substrate
WO2006116030A2 (en) * 2005-04-21 2006-11-02 Aonex Technologies, Inc. Bonded intermediate substrate and method of making same
FR2886051B1 (fr) 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
US7674687B2 (en) 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
US7427554B2 (en) 2005-08-12 2008-09-23 Silicon Genesis Corporation Manufacturing strained silicon substrates using a backing material
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
US20070107186A1 (en) * 2005-11-04 2007-05-17 Symbol Technologies, Inc. Method and system for high volume transfer of dies to substrates
US7456080B2 (en) * 2005-12-19 2008-11-25 Corning Incorporated Semiconductor on glass insulator made using improved ion implantation process
FR2899378B1 (fr) 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
US7598153B2 (en) 2006-03-31 2009-10-06 Silicon Genesis Corporation Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
FR2899594A1 (fr) 2006-04-10 2007-10-12 Commissariat Energie Atomique Procede d'assemblage de substrats avec traitements thermiques a basses temperatures
US20070243703A1 (en) * 2006-04-14 2007-10-18 Aonex Technololgies, Inc. Processes and structures for epitaxial growth on laminate substrates
US8153513B2 (en) 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
US8124499B2 (en) * 2006-11-06 2012-02-28 Silicon Genesis Corporation Method and structure for thick layer transfer using a linear accelerator
US20080128641A1 (en) * 2006-11-08 2008-06-05 Silicon Genesis Corporation Apparatus and method for introducing particles using a radio frequency quadrupole linear accelerator for semiconductor materials
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
US20080188011A1 (en) * 2007-01-26 2008-08-07 Silicon Genesis Corporation Apparatus and method of temperature conrol during cleaving processes of thick film materials
US7732301B1 (en) 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US20100099640A1 (en) * 2007-05-04 2010-04-22 Joannes Geuns Tissue degeneration protection
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
US8329260B2 (en) * 2008-03-11 2012-12-11 Varian Semiconductor Equipment Associates, Inc. Cooled cleaving implant
WO2010024987A1 (en) 2008-08-27 2010-03-04 S.O.I.Tec Silicon On Insulator Technologies Methods of fabricating semiconductor structures or devices using layers of semiconductor material having selected or controlled lattice parameters
US8367520B2 (en) * 2008-09-22 2013-02-05 Soitec Methods and structures for altering strain in III-nitride materials
FR2936904B1 (fr) 2008-10-03 2011-01-14 Soitec Silicon On Insulator Procedes et structures pour alterer la contrainte dans des materiaux nitrure iii.
CN102239538A (zh) * 2008-09-24 2011-11-09 S.O.I.探测硅绝缘技术公司 形成经松弛半导体材料层、半导体结构、装置的方法及包含经松弛半导体材料层、半导体结构、装置的工程衬底
US8637383B2 (en) 2010-12-23 2014-01-28 Soitec Strain relaxation using metal materials and related structures
US8278193B2 (en) * 2008-10-30 2012-10-02 Soitec Methods of forming layers of semiconductor material having reduced lattice strain, semiconductor structures, devices and engineered substrates including same
US8679942B2 (en) 2008-11-26 2014-03-25 Soitec Strain engineered composite semiconductor substrates and methods of forming same
US8278167B2 (en) * 2008-12-18 2012-10-02 Micron Technology, Inc. Method and structure for integrating capacitor-less memory cell with logic
US20100187568A1 (en) * 2009-01-28 2010-07-29 S.O.I.Tec Silicon On Insulator Technologies, S.A. Epitaxial methods and structures for forming semiconductor materials
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
US8198172B2 (en) * 2009-02-25 2012-06-12 Micron Technology, Inc. Methods of forming integrated circuits using donor and acceptor substrates
US8178396B2 (en) * 2009-03-11 2012-05-15 Micron Technology, Inc. Methods for forming three-dimensional memory devices, and related structures
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
JP5529963B2 (ja) 2009-07-20 2014-06-25 ソイテック 半導体構造体または半導体デバイスを形成する方法および光起電力構造体
US8461566B2 (en) 2009-11-02 2013-06-11 Micron Technology, Inc. Methods, structures and devices for increasing memory density
CN102741999B (zh) 2009-11-18 2015-07-15 Soitec公司 使用玻璃键合层制造半导体结构和器件的方法,和用所述方法形成的半导体结构和器件
US20110207306A1 (en) * 2010-02-22 2011-08-25 Sarko Cherekdjian Semiconductor structure made using improved ion implantation process
US8288795B2 (en) 2010-03-02 2012-10-16 Micron Technology, Inc. Thyristor based memory cells, devices and systems including the same and methods for forming the same
US8513722B2 (en) 2010-03-02 2013-08-20 Micron Technology, Inc. Floating body cell structures, devices including same, and methods for forming same
US9646869B2 (en) * 2010-03-02 2017-05-09 Micron Technology, Inc. Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices
US8507966B2 (en) 2010-03-02 2013-08-13 Micron Technology, Inc. Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same
US9608119B2 (en) 2010-03-02 2017-03-28 Micron Technology, Inc. Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures
KR101807777B1 (ko) 2010-03-31 2017-12-11 소이텍 본딩된 반도체 구조들 및 이를 형성하는 방법
US8461017B2 (en) 2010-07-19 2013-06-11 Soitec Methods of forming bonded semiconductor structures using a temporary carrier having a weakened ion implant region for subsequent separation along the weakened region
TW201214627A (en) 2010-09-10 2012-04-01 Soitec Silicon On Insulator Methods of forming through wafer interconnects in semiconductor structures using sacrificial material and semiconductor structures formes by such methods
US8558195B2 (en) 2010-11-19 2013-10-15 Corning Incorporated Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process
US8196546B1 (en) 2010-11-19 2012-06-12 Corning Incorporated Semiconductor structure made using improved multiple ion implantation process
US8008175B1 (en) 2010-11-19 2011-08-30 Coring Incorporated Semiconductor structure made using improved simultaneous multiple ion implantation process
WO2012085219A1 (en) 2010-12-23 2012-06-28 Soitec Strain relaxation using metal materials and related structures
US9082948B2 (en) 2011-02-03 2015-07-14 Soitec Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods
US9142412B2 (en) 2011-02-03 2015-09-22 Soitec Semiconductor devices including substrate layers and overlying semiconductor layers having closely matching coefficients of thermal expansion, and related methods
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
US8598621B2 (en) 2011-02-11 2013-12-03 Micron Technology, Inc. Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor
US8952418B2 (en) 2011-03-01 2015-02-10 Micron Technology, Inc. Gated bipolar junction transistors
US8519431B2 (en) 2011-03-08 2013-08-27 Micron Technology, Inc. Thyristors
US8970045B2 (en) 2011-03-31 2015-03-03 Soitec Methods for fabrication of semiconductor structures including interposers with conductive vias, and related structures and devices
US8338294B2 (en) 2011-03-31 2012-12-25 Soitec Methods of forming bonded semiconductor structures including two or more processed semiconductor structures carried by a common substrate, and semiconductor structures formed by such methods
US20120248621A1 (en) * 2011-03-31 2012-10-04 S.O.I.Tec Silicon On Insulator Technologies Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods
FR2978600B1 (fr) 2011-07-25 2014-02-07 Soitec Silicon On Insulator Procede et dispositif de fabrication de couche de materiau semi-conducteur
US8772848B2 (en) 2011-07-26 2014-07-08 Micron Technology, Inc. Circuit structures, memory circuitry, and methods
TWI500123B (zh) 2011-08-09 2015-09-11 Soitec Silicon On Insulator 包含內有一個或多個電性、光學及流體互連之互連層之黏附半導體構造之形成方法及應用此等方法形成之黏附半導體構造
US8842945B2 (en) 2011-08-09 2014-09-23 Soitec Methods of forming three dimensionally integrated semiconductor systems including photoactive devices and semiconductor-on-insulator substrates
US8617925B2 (en) 2011-08-09 2013-12-31 Soitec Methods of forming bonded semiconductor structures in 3D integration processes using recoverable substrates, and bonded semiconductor structures formed by such methods
US8728863B2 (en) 2011-08-09 2014-05-20 Soitec Methods of forming bonded semiconductor structures including interconnect layers having one or more of electrical, optical, and fluidic interconnects therein, and bonded semiconductor structures formed using such methods
TWI573198B (zh) 2011-09-27 2017-03-01 索泰克公司 在三度空間集積製程中轉移材料層之方法及其相關結構與元件
US8673733B2 (en) 2011-09-27 2014-03-18 Soitec Methods of transferring layers of material in 3D integration processes and related structures and devices
US8841742B2 (en) 2011-09-27 2014-09-23 Soitec Low temperature layer transfer process using donor structure with material in recesses in transfer layer, semiconductor structures fabricated using such methods
WO2013093590A1 (en) 2011-12-23 2013-06-27 Soitec Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods
US9136134B2 (en) 2012-02-22 2015-09-15 Soitec Methods of providing thin layers of crystalline semiconductor material, and related structures and devices
JP6193271B2 (ja) 2012-02-22 2017-09-06 ソイテック 結晶半導体材料の薄層を設ける方法、ならびに関連する構造体およびデバイス
US8916483B2 (en) 2012-03-09 2014-12-23 Soitec Methods of forming semiconductor structures including III-V semiconductor material using substrates comprising molybdenum
WO2013132332A1 (en) 2012-03-09 2013-09-12 Soitec Methods for forming semiconductor structures including iii-v semiconductor material using substrates comprising molybdenum, and structures formed by such methods
US8980688B2 (en) 2012-06-28 2015-03-17 Soitec Semiconductor structures including fluidic microchannels for cooling and related methods
WO2014020389A1 (en) 2012-07-31 2014-02-06 Soitec Methods of forming semiconductor structures including a conductive interconnection, and related structures
WO2014020387A1 (en) 2012-07-31 2014-02-06 Soitec Methods of forming semiconductor structures including mems devices and integrated circuits on opposing sides of substrates, and related structures and devices
CN104508815B (zh) 2012-07-31 2018-02-13 索泰克公司 使用激光剥离过程制造半导体结构的方法和相关的半导体结构
WO2014020388A1 (en) 2012-07-31 2014-02-06 Soitec Methods of forming semiconductor structures including mems devices and integrated circuits on common sides of substrates, and related structures and devices
WO2014030040A1 (en) 2012-08-24 2014-02-27 Soitec Methods of forming semiconductor structures and devices including graphene, and related structures and devices
TWI588955B (zh) 2012-09-24 2017-06-21 索泰克公司 使用多重底材形成iii-v族半導體結構之方法及應用此等方法所製作之半導體元件
TWI602315B (zh) 2013-03-08 2017-10-11 索泰克公司 具有經組構成效能更佳之低帶隙主動層之感光元件及相關方法
US9343626B2 (en) 2013-03-15 2016-05-17 Soitec Semiconductor structures having active regions comprising InGaN, methods of forming such semiconductor structures, and light emitting devices formed from such semiconductor structures
TWI593135B (zh) 2013-03-15 2017-07-21 索泰克公司 具有含氮化銦鎵之主動區域之半導體結構，形成此等半導體結構之方法，以及應用此等半導體結構形成之發光元件
FR3003397B1 (fr) 2013-03-15 2016-07-22 Soitec Silicon On Insulator Structures semi-conductrices dotées de régions actives comprenant de l'INGAN
JP6400693B2 (ja) 2013-06-27 2018-10-03 ソイテックＳｏｉｔｅｃ 犠牲材料で充填されたキャビティを含む半導体構造を作製する方法
US9219150B1 (en) 2014-09-18 2015-12-22 Soitec Method for fabricating semiconductor structures including fin structures with different strain states, and related semiconductor structures
US9165945B1 (en) 2014-09-18 2015-10-20 Soitec Method for fabricating semiconductor structures including transistor channels having different strain states, and related semiconductor structures
US9209301B1 (en) 2014-09-18 2015-12-08 Soitec Method for fabricating semiconductor layers including transistor channels having different strain states, and related semiconductor layers

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
FR2714524B1 (fr) 1993-12-23 1996-01-26 Commissariat Energie Atomique Procede de realisation d'une structure en relief sur un support en materiau semiconducteur
FR2715501B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
FR2744285B1 (fr) * 1996-01-25 1998-03-06 Commissariat Energie Atomique Procede de transfert d'une couche mince d'un substrat initial sur un substrat final
FR2756973B1 (fr) 1996-12-09 1999-01-08 Commissariat Energie Atomique Procede d'introduction d'une phase gazeuse dans une cavite fermee
US6146979A (en) * 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
US6033974A (en) * 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003535472A (ja) * 2000-05-30 2003-11-25 コミツサリア タ レネルジー アトミーク 脆弱化された基板およびそのような基板の製造方法
JP2014007421A (ja) * 2005-02-28 2014-01-16 Silicon Genesis Corp レイヤ転送プロセス用の基板強化方法および結果のデバイス

Also Published As

Publication number Publication date
DE69839427D1 (de) 2008-06-12
EP1010198B1 (fr) 2008-04-30
FR2767416A1 (fr) 1999-02-19
EP1010198A1 (fr) 2000-06-21
TW432468B (en) 2001-05-01
KR100528258B1 (ko) 2005-11-15
DE69839427T2 (de) 2009-06-04
MY122498A (en) 2006-04-29
FR2767416B1 (fr) 1999-10-01
WO1999008316A1 (fr) 1999-02-18
JP4369040B2 (ja) 2009-11-18
US6303468B1 (en) 2001-10-16
KR20010022284A (ko) 2001-03-15

Similar Documents

Publication Publication Date Title
JP2001512906A (ja) 固体材料からなる薄膜の作製方法
US6809009B2 (en) Method of producing a thin layer of semiconductor material
US5877070A (en) Method for the transfer of thin layers of monocrystalline material to a desirable substrate
JP4222644B2 (ja) 特に電子構成品を含む半導体材料薄膜の製法
US7498245B2 (en) Embrittled substrate and method for making same
US6150239A (en) Method for the transfer of thin layers monocrystalline material onto a desirable substrate
US7253080B1 (en) Silicon-on-insulator semiconductor wafer
EP1429381B1 (en) A method for manufacturing a material compound
US7387947B2 (en) Method for transferring a thin layer including a controlled disturbance of a crystalline structure
JPH0656887B2 (ja) 半導体装置およびその製法
JP2001503568A (ja) 基盤上に形成された薄層およびその製造方法
JP2001508943A (ja) イオン打込ステップを備えるとともに、イオンから保護された領域を具備した、特に半導体膜からなる、薄膜を得るための方法
JPH11145436A (ja) 張り合わせｓｏｉ基板及びその製造方法
JP2012084897A (ja) 共注入後に中温で薄膜を分離する方法
JPH1187668A (ja) Ｓｏｉ基板の製造方法
JP2005533384A (ja) 電気的に活性な薄膜を移送するための方法
US20110165758A1 (en) Method for making a structure comprising a step for implanting ions in order to stabilize the adhesive bonding interface
JP3456521B2 (ja) Ｓｏｉ基板の製造方法
US11195711B2 (en) Healing method before transfer of a semiconducting layer
JP3886959B2 (ja) 材料複合体の製造方法
JPH11191557A (ja) Ｓｏｉ基板の製造方法
JP4539098B2 (ja) 貼り合わせ基板の製造方法
JPH10242056A (ja) 結晶性薄膜成膜方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080422

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080430

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080722

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090303

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090701

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090728

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090827

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130904

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term