JP2006527480A - 自立を誘発することによって薄肉化された極薄層の製造方法 - Google Patents

自立を誘発することによって薄肉化された極薄層の製造方法 Download PDF

Info

Publication number
JP2006527480A
JP2006527480A JP2006508363A JP2006508363A JP2006527480A JP 2006527480 A JP2006527480 A JP 2006527480A JP 2006508363 A JP2006508363 A JP 2006508363A JP 2006508363 A JP2006508363 A JP 2006508363A JP 2006527480 A JP2006527480 A JP 2006527480A
Authority
JP
Japan
Prior art keywords
layer
thick layer
substrate
thick
gas species
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006508363A
Other languages
English (en)
Other versions
JP4987470B2 (ja
Inventor
ユベール・モリソー
クリステル・ラガエ
ブノワ・バタイユー
Original Assignee
コミツサリア タ レネルジー アトミーク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミツサリア タ レネルジー アトミーク filed Critical コミツサリア タ レネルジー アトミーク
Publication of JP2006527480A publication Critical patent/JP2006527480A/ja
Application granted granted Critical
Publication of JP4987470B2 publication Critical patent/JP4987470B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本発明は、第2材料から形成されかつ最終基板と称される基板上に、第1材料から形成された薄層を得るための方法であって、この方法においては、−最終基板の1つの主面を界面として、その主面に対して第1材料からなる厚い層を接着し;−第1材料からなる厚い層に対してガス種の打込を行い、これにより、脆弱化ゾーンを形成し、これにより、界面と脆弱化ゾーンとの間に薄層を形成し;−第1材料からなる厚い層の自由面上に、自立層と称されるような第3材料からなる層を成膜し;−最終基板と、第1材料からなる厚い層と、第3材料からなる層と、から構成された構造の内部において、脆弱化ゾーンの高さ位置において劈開を行い、これにより、第3材料からなる層によって支持された薄層を得る。

Description

本発明は、基板上において薄層を得るための方法に関するものであり、特に、典型的には0.1μmよりも薄いものといったような極薄層を得るための方法に関するものである。
本発明は、特に、SOIタイプの構造の製造に応用することができる。
特許文献1(特許文献2に対応)には、SOIタイプの基板を提供し得るよう、支持体上に薄いシリコン層を得るための方法が開示されている。この方法においては、シリコン基板または初期基板に対して例えば水素イオンといったようなイオンを打ち込み、これにより、基板の打込面のところから薄いシリコン層を規定する脆弱化ゾーンを形成するという、第1ステップを行う。第2ステップにおいては、スティフナー(あるいは、補剛体)または最終基板を、初期基板の打込面に対して固定する。第3ステップにおいては、得られた積層構造を、脆弱化ゾーンの高さ位置で、分離させる。この分離により、薄いシリコン層が支持体上へと移送され、初期基板の残部は、再使用可能とされる。このプロセスは、特に、スマートカット(登録商標)という名称で公知である。
このプロセスを使用することにより、例えば分子接着といったような接着により、単結晶からなるまたは多結晶からなる薄い層を支持した積層構造を形成することができる。これにより、非常に良好な結果がもたらされ、0.1μmという程度の薄い層を移送することができる。しかしながら、極薄層(典型的には、0.1μmよりも薄いような厚さ)を得ようとしたときには、接着界面を起点とした例えばブリスタといったような欠陥の存在に基づいて、問題が発生する。
極薄層を得るための1つの手法においては、まず最初に、より厚い薄層を形成し、その後、所望の厚さが得られるまで、余剰材料を除去する。しかしながら、従来技術(化学的機械的研磨すなわちCMP、熱処理、化学的エッチング、イオンエッチング、等)を使用して過度に除去を行うと、薄層の一様性を低減させてしまう。この劣化は、除去される厚さがが大きいほど、より顕著なものとなる。したがって、移送された層の厚さの一様性という観点で捉えた場合の品質は、スマートカット(登録商標)プロセスによって得ることができるものと比較して、劣化する。
他の問題点は、薄肉化すべき層をなす材料が、CMPによる薄肉化を困難なものとするような特性を有している場合に、発生する。これは、例えばサファイアやSiCやダイアモンドといったような過度に硬い材料の場合である。また、それは、積層を形成するために使用された接着がそのような技術の使用を不可能としているような場合である。例えばCMPや湿式化学エッチングは、接着エネルギーが小さすぎる場合には、使用することができない。
例えば、打込を行って高温で熱処理を行いなおかつスティフナーを使用しないといったような純粋な剥離方法(特許文献3に記載されている手法)においては、CMPや水素アニールや他の公知の表面処理によっては補償し得ないほどあまりにも大きな表面粗さを残してしまう。したがって、ブリスタ破裂現象(剥離)が起こって、表面上において除去するのが非常に困難なモルフォロジーを残してしまう。ブリスタ破裂は、低周波(典型的には、数十μmという程度の幅)におけるステップシーケンスと比較することができる。
仏国特許出願公開第2 681 472号明細書 米国特許第5,374,564号明細書 米国特許第6,103,599号明細書
本発明においては、上記問題点を解決し得るよう、移送されるべき材料からなる比較的厚い層を、所望の支持体上へと移送し、その後、この厚い層に対して固定された付加的な層の存在に基づいて、打込とこの打込に関連する劈開とによって、薄肉化を行う、という方法を提供する。これにより、支持体上において、良好な品質の極薄層を得ることができる。
したがって、本発明の目的は、第2材料から形成されかつ最終基板と称される基板上に、第1材料から形成された薄層を得るための方法であって、
−最終基板の1つの主面を界面として、その主面に対して第1材料からなる厚い層を接着し;
−第1材料からなる厚い層に対してガス種の打込を行い、これにより、脆弱化ゾーンを形成し、これにより、界面と脆弱化ゾーンとの間に薄層を形成し;
−第1材料からなる厚い層の自由面上に、自立層と称されるような第3材料からなる層を成膜し;
−最終基板と、第1材料からなる厚い層と、第3材料からなる層と、から構成された構造の内部において、脆弱化ゾーンの高さ位置において劈開を行い、これにより、第3材料からなる層によって支持された薄層を得る;
という方法である。
本発明において結果的に得られる層は、スマートカット(登録商標)プロセスを使用して従来的に移送される層と比較して、厚さが数桁薄いような極薄層であって、界面におけるバブルという問題点を有しておらず、厚さの一様性が良好である。
第1材料からなる厚い層内へと、同じガス種によるまたは異なるガス種による1つまたは複数の打込を行うことができ、ガス種は、水素とヘリウムとの中から選択することができる。
第1材料からなる厚い層は、1つまたは複数の材料から構成することができる。第1材料からなる厚い層は、初期基板内に脆弱化ゾーンを形成するためのガス種打込によって形成された層とすることができ、第1材料からなる厚い層と、初期基板の残部と、の間における劈開ステップは、最終基板上へと第1材料からなる厚い層を接着した後に、行うことができる。
初期基板内へのガス種の打込は、水素イオンによる打込とすることができる。
第1実施形態においては、第1材料からなる厚い層内へのガス種打込ステップは、第1材料からなる厚い層と初期基板の残部との間の劈開後に、行われる。
第2実施形態においては、第1材料からなる厚い層内へのガス種打込ステップは、第1材料からなる厚い層を最終基板上へと接着する前に、行われる。一般に、複数回にわたる打込は、第1脆弱化ゾーン(初期基板内における脆弱化ゾーン)の方が第2脆弱化ゾーン(厚い層内における脆弱化ゾーン)よりも深い位置に位置するようにして、行われる。例えば、劈開ステップを熱処理によって行う場合には、ガス種の打込は、第1材料からなる厚い層と初期基板の残部との間において劈開が起こる温度よりも低い温度条件下において、行われる。
有利には、自立層は、第1材料からなる厚い層上への第3材料の成膜によって、第1材料からなる厚い層上へと、固定される。
第1材料からなる厚い層は、分子接着によって、最終基板上へと接着することができる。
一変形例においては、自立層の一部を成膜し、この部分的な成膜後に、第1材料からなる厚い層内へとガス種を打ち込む。
添付図面を参照しつつ、本発明を何ら限定するものではなく単なる例示としての好ましい実施形態に関する以下の詳細な説明を読むことにより、本発明がより明瞭に理解され、本発明の他の特徴点や利点が、より明瞭となるであろう。
図1A〜図1Fは、支持体上にシリコンからなる薄層を得るための、本発明によるプロセスの第1実施形態を示している。当然のことながら、開示した技術は、シリコン以外の他の材料に対しても、適用することができる。例えば、SiCや、ゲルマニウムや、III −V 材料や、IV−IV材料や、窒化物(例えば、GaN)や、あるいは、他の結晶材料に対しても、適用することができる。これら材料は、単独でも、また、組み合わせても、使用することができる。
図1Aは、シリコンからなる初期基板10を示している。この初期基板10は、表面に、典型的には0.05μmという厚さの、酸化物層19を備えている。酸化物層19の一方の主面をなす酸化面11は、一様なイオン打込を受けている。これにより、面11から所定深さのところに、脆弱化ゾーン12が形成されている。打込は、加速された高エネルギーの水素イオン(例えば、210keV)を使用して行われ、これにより、脆弱化ゾーン12は、打込面11から比較的深いところに形成される。これにより、厚さが1.9μmである層13が、面11と脆弱化ゾーン12との間に、形成される。初期基板の残部には、符号14が付されている。層13は、厚い層と称すことができる。打込イオンの照射量は、スマートカット(登録商標)プロセスに基づいて、選択される。これにより、その後、例えば熱処理といった手法を使用することによって、脆弱化ゾーンの高さ位置で劈開を行うことができる。熱処理は、機械的処理によって補助することができる。あるいは、熱処理の代わりに、機械的処理を行うことができる。以下の説明においては、単純化の目的のために、熱処理という用語のみを使用することとする。
図1Bは、最終基板20の面21上へと、初期基板10の面11を固定した様子を示している。例えば、固定は、分子接着によって行われる。
その後、得られた構造は、約480℃といったような温度でもって、熱処理を受ける。この熱処理は、脆弱化ゾーンの高さ位置において、構造に劈開を引き起こす。初期基板の残部14を除去した後には、図1Cに示すような積層構造が得られる。この積層構造は、最終基板20と、この最終基板20に対して接着された1.9μm厚さの厚い層13と、から構成されている。厚い層13は、自由面15を有している。
積層構造は、さらなる熱処理を受ける。これにより、接着界面の強度が強化される。例えば、そのような熱処理は、約2時間にわたって約1100℃で行われる。
面15に対して、表面処理(CMPによって、水素アニールによって、等)を適用することができる。これにより、表面粗さを除去することができる。例えば、CMPを使用して厚さを50nm程度低減させる場合には、厚い層に関して、厚さに関する良好な一様性を維持することができる。
一変形例においては、例えば約0.2μm厚さといった程度の薄い酸化物層を、成膜するまたは熱的に生成する。
その後、例えば水素イオンを使用して、第2のイオン打込を行う。この様子は、図1Dに示されている。例えば、使用される打込エネルギーは、185keVとすることができ、イオン照射量は、その後に例えば熱処理を行うことによって脆弱化ゾーン16の高さ位置において劈開を行い得るようなものとして、選択される。脆弱化ゾーン16は、面15からの深さが、約1.5μmとされる。これにより、厚い層13が、2つの部分層17,18へと分離される。ここで、部分層17が、所望の薄層を形成する。
次なるステップにおいては、自立層1と称される層1を、面15上に成膜する。この様子は、図1Eに示されている。層1は、PECVDによって成膜された4μm厚さのシリコン酸化物層とすることができる。
もし、第2のイオン打込の前に薄い酸化物層が既に成膜されていたならば、酸化物層は、ここで完成している。
その後、例えば600℃での等温アニールといったような熱処理を行うことにより、劈開を得ることができる。この様子は、図1Fに示されている。この時点で、構造は、第1部分と、第2部分とに、分離される。第1部分は、自立した2層構造体であって、自立層1と、部分層18と、を備えている。第2部分は、最終基板20と、この最終基板20に対して酸化物層19を介して結合された薄層17と、から構成されている。2層構造体は、再使用可能である。
その後、最終基板20および薄層17に対して、クリーニングステップを施すことができる。クリーニングステップは、薄層を薄肉化して安定化させるための複数の従来的ステップとされ、例えば仏国特許出願公開第2 777 115号明細書に図示されたものとされる。それら従来的ステップは、順次的に適用され、最適な組合せで適用される。この時点で、シリコンからなる薄層は、約100nmという厚さのものとすることができる。
使用される最終基板は、様々な特性を有することができる。最終基板は、半導体材料から形成することができる、あるいは、絶縁材料から形成することができる、あるいは、積層体(例えば、シリコン酸化物層によって被覆されたシリコン基板)から形成することができる。
図2A〜図2Fは、支持体上にシリコンからなる薄層を得るための、本発明によるプロセスの第2実施形態を示している。
図2Aは、シリコンからなる初期基板30を示している。この初期基板30の一方の主面をなす面31は、一様なイオン打込を受けている。これにより、面31から所定深さのところに、脆弱化ゾーン32が形成されている。面31には、例えば数nm厚さのものといったような、酸化物層を設けることもできる。本発明の第1実施形態の場合と同様に、打込は、水素イオンを使用して、210keVというエネルギーで、行われる。この打込により、厚さが1.9μm程度である厚い層33が、面31と脆弱化ゾーン32との間に、形成される。初期基板の残部には、符号34が付されている。
図2Bに示す次なるステップにおいては、面31を通して、第2のイオン打込を行う。この第2打込は、第1打込よりも浅いものとされ、照射量も小さなものとされる。打込エネルギーは、50keVの程度とすることができる。この第2打込によって、厚い層33の内部に、脆弱化ゾーン36が形成される。脆弱化ゾーン36は、面31を起点とする薄層37を形成する。厚い層33の残部、すなわち、部分層は、符号38によって示されている。
図2Cは、典型的には0.05μm厚さといったような酸化物層42を表面上に備えている最終基板40の面41上へと、初期基板30の面31を固定した様子を示している。固定は、分子接着によって行うことができる。
その後、得られた構造に対して、約430℃といったような比較的低い温度でもって、熱処理を行うことができる。これにより、第1脆弱化ゾーンの高さ位置において、すなわち、脆弱化ゾーン32の高さ位置において、劈開を引き起こすことができる。2つの脆弱化ゾーンに関する条件は、第2脆弱化ゾーンの高さ位置において劈開を生成しないようになおかつ剥離さえ生成しないように、選択されている。厚い層を移送する前に第2打込を行うことの利点は、第2打込を浅い位置とし得ることであり、また、通常は良好な品質の表面(劈開によって得られた面よりも品質的に良好である表面)を通して、第2打込を行い得ることである。したがって、より浅いところに脆弱化ゾーンが形成され、したがって、最終的な劈開後の表面粗さを、より小さなものとすることができる。得られた構造は、図2Dに示されている。
プロセスのこの時点において、表面処理ステップを省略することができる。なぜなら、自立層を、直接的に成膜することができるからである。しかしながら、表面粗さの全部または一部を除去し得るよう、最小の表面処理を行うことができる。そのような表面処理は、CMPによって、あるいは、例えば水素雰囲気下や当業者に公知の他の適切な雰囲気下においてアニールを行うことによって、あるいは、湿式化学的エッチングを行うことによって、あるいは、イオンエッチングを行うことによって、実行することができる。表面処理は、数nm〜数十nmという厚さを除去することができ、これにより、厚さの良好な一様性を維持することができる。SiO からなる自立層の場合には、この最小の表面処理は、埋設されたSi−SiO 界面をごくわずかに粗いものとすることができる。
次なるステップにおいては、自立層と称される層2を、厚い層33上に成膜する。この様子は、図2Eに示されている。上述した場合と同様に、層2は、PECVDによって成膜された4μm厚さのシリコン酸化物層とすることができる。
その後、例えば600℃での等温アニールといったような熱処理を行うことにより、劈開を得ることができる。この様子は、図2Fに示されている。この時点で、構造は、第1部分と、第2部分とに、分離される。第1部分は、自立した2層構造体であって、自立層2と、部分層38と、を備えている。第2部分は、最終基板40と、この最終基板40に対して酸化物層42を介して結合された薄層37と、から構成されている。2層構造体は、再使用可能である。
上述した場合と同様に、得られた積層構造に対して、クリーニングステップおよび最終仕上げステップを施すことができる。
上記2つの実施形態は、互いに組み合わせ得るようなあるいは順序を入れ替え得るような様々なステップを提案している。例えば、自立層の全部または一部を成膜し、この成膜の後に、第2打込を行うことができる。この場合、打込エネルギーは、ステップの順序を考慮して、修正される。
自立層は、酸化シリコンとすることができる。あるいは、自立層は、他の材料から形成することができる。例えば、Siや、SiO や、Siや、Si や、Alや、SiCや、サファイアや、ダイヤモンド、等から形成することができる。
自立層の厚さは、実験によって選択することができる。シリコンからなる厚い層上に成膜されたSiO 製の自立層の場合には、以下のような実験を行うことにより、アニール温度に関しての成膜酸化物厚さの影響を評価することができ、自立シリコン層の劈開を得るのに必要な厚さを評価することができる。打込条件は、400nm厚さのSiO 製保護のフィルムを通しての、76keVという打込エネルギー、および、6×1016/cm という照射量とされた。
図3のグラフにおいては、縦軸が、SiO 製成膜体の厚さeを示しており、横軸が、アニール温度Tを示している。このグラフにおいて示されている曲線は、自立シリコン層の移送を行い得る領域(曲線よりも上側に位置した領域)と、シリコン層上において『ブリスタ』が発生してしまう領域(曲線よりも下側に位置した領域)と、を区分している。
このグラフは、自立式2層構造体の移送を伴った分離(あるいは、剥離)を行い得る温度が、成膜された酸化物の厚さに正に依存することを示している。温度が高くなるほど、酸化物の厚さは、薄くなる。したがって、劈開されるシリコン層の厚さを、この酸化物の厚さに追加する必要がある。したがって、特に、ある特定の温度において劈開を誘起するのに必要な酸化物層の最小厚さを決定することができる。したがって、600℃において劈開を行い得る『しきい値』厚さは、成膜された酸化物の厚さとして、4μm以上であることがわかる。
したがって、成膜された自立層の厚さを制御することによって、薄肉化操作を制御することができる。これにより、成膜層の厚さが『しきい値』厚さよりも薄い場合に発生してしまうような『ブリスタ』の発生および剥離現象を、阻止することができる。
本発明による方法の第1実施形態を示す様々な断面図である。 本発明による方法の第1実施形態を示す様々な断面図である。 本発明による方法の第1実施形態を示す様々な断面図である。 本発明による方法の第1実施形態を示す様々な断面図である。 本発明による方法の第1実施形態を示す様々な断面図である。 本発明による方法の第1実施形態を示す様々な断面図である。 本発明による方法の第2実施形態を示す様々な断面図である。 本発明による方法の第2実施形態を示す様々な断面図である。 本発明による方法の第2実施形態を示す様々な断面図である。 本発明による方法の第2実施形態を示す様々な断面図である。 本発明による方法の第2実施形態を示す様々な断面図である。 本発明による方法の第2実施形態を示す様々な断面図である。 説明のための図である。
符号の説明
1 自立層
2 自立層
12 脆弱化ゾーン
13 厚い層
14 残部
15 自由面
16 脆弱化ゾーン
17 薄層
20 最終基板
32 脆弱化ゾーン
33 厚い層
34 残部
36 脆弱化ゾーン
37 薄層
40 最終基板

Claims (10)

  1. 第2材料から形成されかつ最終基板(20,40)と称される基板上に、第1材料から形成された薄層(17,37)を得るための方法であって、
    −前記最終基板(20,40)の1つの主面を界面として、その主面に対して第1材料からなる厚い層(13,33)を接着し;
    −前記第1材料からなる前記厚い層(13,33)に対してガス種の打込を行い、これにより、脆弱化ゾーン(16,36)を形成し、これにより、前記界面と前記脆弱化ゾーンとの間に前記薄層(17,37)を形成し;
    −前記第1材料からなる前記厚い層(13,33)の自由面(15)上に、自立層(1,2)と称されるような第3材料からなる層を成膜し;
    −前記最終基板(20,40)と、前記第1材料からなる前記厚い層(13,33)と、前記第3材料からなる前記層と、から構成された構造の内部において、前記脆弱化ゾーン(16,36)の高さ位置において劈開を行い、これにより、前記第3材料からなる前記層によって支持された前記薄層を得る;
    ことを特徴とする方法。
  2. 請求項1記載の方法において、
    前記第1材料からなる前記厚い層(13,33)内へと、同じガス種によるまたは異なるガス種による1つまたは複数の打込を行うことを特徴とする方法。
  3. 請求項2記載の方法において、
    前記ガス種を、水素とヘリウムとの中から選択することを特徴とする方法。
  4. 請求項1記載の方法において、
    前記第1材料からなる前記厚い層(13,33)を、前記初期基板内に脆弱化ゾーン(12,32)を形成するためのガス種打込によって形成された層とし、
    前記第1材料からなる前記厚い層(13,33)と、前記初期基板の残部(14,34)と、の間における前記劈開ステップを、前記最終基板(20,40)上へと前記第1材料からなる前記厚い層(13,33)を接着した後に、行うことを特徴とする方法。
  5. 請求項4記載の方法において、
    前記初期基板内への前記ガス種打込を、水素イオンによる打込とすることを特徴とする方法。
  6. 請求項4記載の方法において、
    前記第1材料からなる前記厚い層(13)内への前記ガス種打込ステップを、前記第1材料からなる前記厚い層と前記初期基板の残部(14)との間の劈開後に、行うことを特徴とする方法。
  7. 請求項4記載の方法において、
    前記第1材料からなる前記厚い層(33)内への前記ガス種打込ステップを、前記第1材料からなる前記厚い層を前記最終基板(40)上へと接着する前に、行うことを特徴とする方法。
  8. 請求項7記載の方法において、
    前記劈開ステップを、熱処理によって行い、
    前記ガス種打込ステップを、前記第1材料からなる前記厚い層(33)と前記初期基板(30)の残部(34)との間において劈開が起こる温度よりも低い温度条件下において、行うことを特徴とする方法。
  9. 請求項1〜7のいずれか1項に記載の方法において、
    前記第1材料からなる前記厚い層(13,33)を、分子接着によって、前記最終基板(20,40)上へと接着することを特徴とする方法。
  10. 請求項1記載の方法において、
    前記自立層(1)の一部を成膜し、
    この部分的な成膜後に、前記第1材料からなる前記厚い層(13)内へとガス種を打ち込むことを特徴とする方法。
JP2006508363A 2003-06-06 2004-06-03 自立を誘発することによって薄肉化された極薄層の製造方法 Expired - Lifetime JP4987470B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0350207A FR2855910B1 (fr) 2003-06-06 2003-06-06 Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque
FR0350207 2003-06-06
PCT/FR2004/050212 WO2004112125A1 (fr) 2003-06-06 2004-06-03 Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque

Publications (2)

Publication Number Publication Date
JP2006527480A true JP2006527480A (ja) 2006-11-30
JP4987470B2 JP4987470B2 (ja) 2012-07-25

Family

ID=33443291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006508363A Expired - Lifetime JP4987470B2 (ja) 2003-06-06 2004-06-03 自立を誘発することによって薄肉化された極薄層の製造方法

Country Status (5)

Country Link
US (1) US7776714B2 (ja)
EP (1) EP1631982B1 (ja)
JP (1) JP4987470B2 (ja)
FR (1) FR2855910B1 (ja)
WO (1) WO2004112125A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010141303A (ja) * 2008-11-13 2010-06-24 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2011103457A (ja) * 2009-10-15 2011-05-26 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2011530183A (ja) * 2008-08-06 2011-12-15 エス・オー・アイ・テック・シリコン・オン・インスレーター・テクノロジーズ 基板内に多重注入部を形成する方法
JP2021501477A (ja) * 2017-10-31 2021-01-14 ソワテク 非平坦面を有する支持体上にフィルムを製造するための方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2823596B1 (fr) * 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
FR2856844B1 (fr) * 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
JP2007500435A (ja) * 2003-07-29 2007-01-11 エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ 共注入と熱アニールによって特性の改善された薄層を得るための方法
FR2922359B1 (fr) * 2007-10-12 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
US8575010B2 (en) * 2008-02-26 2013-11-05 Soitec Method for fabricating a semiconductor substrate
FR2947098A1 (fr) * 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
FR2993095B1 (fr) * 2012-07-03 2014-08-08 Commissariat Energie Atomique Detachement d’une couche autoportee de silicium <100>
US20170339117A1 (en) * 2016-05-18 2017-11-23 Nec Platforms, Ltd. Information system, personal computer, drive device, control method, and program
JP6652008B2 (ja) 2016-07-21 2020-02-19 株式会社デンソー スプール弁
FR3079660B1 (fr) * 2018-03-29 2020-04-17 Soitec Procede de transfert d'une couche

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181011A (ja) * 1995-09-13 1997-07-11 Commiss Energ Atom 半導体材料薄膜の製造方法
JPH10223496A (ja) * 1997-02-12 1998-08-21 Ion Kogaku Kenkyusho:Kk 単結晶ウエハおよびその製造方法
JPH11307472A (ja) * 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ
JP2000036583A (ja) * 1998-05-15 2000-02-02 Canon Inc 半導体基板、半導体薄膜の作製方法および多層構造体
JP2001503568A (ja) * 1996-11-05 2001-03-13 コミッサリア タ レネルジー アトミーク 基盤上に形成された薄層およびその製造方法
JP2002502119A (ja) * 1998-01-28 2002-01-22 コミツサリア タ レネルジー アトミーク 半導体オン絶縁体特にSiCOI構造を製造する方法
JP2002348198A (ja) * 2001-05-28 2002-12-04 Nissin Electric Co Ltd 半導体素子エピタキシャル成長用基板及びその製造方法
US20030036247A1 (en) * 2001-08-17 2003-02-20 Eriksen Odd Harald Steen Method of preparing a semiconductor using ion implantation in a sic layer
US20030064535A1 (en) * 2001-09-28 2003-04-03 Kub Francis J. Method of manufacturing a semiconductor device having a thin GaN material directly bonded to an optimized substrate
WO2003046993A1 (fr) * 2001-11-29 2003-06-05 Shin-Etsu Handotai Co.,Ltd. Procede de production de plaquettes soi

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1132223C (zh) * 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
KR100232886B1 (ko) * 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
CA2233096C (en) * 1997-03-26 2003-01-07 Canon Kabushiki Kaisha Substrate and production method thereof
US6146979A (en) * 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
US6274459B1 (en) * 1998-02-17 2001-08-14 Silicon Genesis Corporation Method for non mass selected ion implant profile control
FR2789517B1 (fr) * 1999-02-10 2001-03-09 Commissariat Energie Atomique Procede de formation sur un support d'une couche de silicium a usage optique et mise en oeuvre du procede pour la realisation de composants optiques
JP3975634B2 (ja) * 2000-01-25 2007-09-12 信越半導体株式会社 半導体ウェハの製作法
US6420243B1 (en) * 2000-12-04 2002-07-16 Motorola, Inc. Method for producing SOI wafers by delamination
EP1484794A1 (en) * 2003-06-06 2004-12-08 S.O.I. Tec Silicon on Insulator Technologies S.A. A method for fabricating a carrier substrate
FR2855909B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181011A (ja) * 1995-09-13 1997-07-11 Commiss Energ Atom 半導体材料薄膜の製造方法
JP2001503568A (ja) * 1996-11-05 2001-03-13 コミッサリア タ レネルジー アトミーク 基盤上に形成された薄層およびその製造方法
JPH10223496A (ja) * 1997-02-12 1998-08-21 Ion Kogaku Kenkyusho:Kk 単結晶ウエハおよびその製造方法
JP2002502119A (ja) * 1998-01-28 2002-01-22 コミツサリア タ レネルジー アトミーク 半導体オン絶縁体特にSiCOI構造を製造する方法
JPH11307472A (ja) * 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ
JP2000036583A (ja) * 1998-05-15 2000-02-02 Canon Inc 半導体基板、半導体薄膜の作製方法および多層構造体
JP2002348198A (ja) * 2001-05-28 2002-12-04 Nissin Electric Co Ltd 半導体素子エピタキシャル成長用基板及びその製造方法
US20030036247A1 (en) * 2001-08-17 2003-02-20 Eriksen Odd Harald Steen Method of preparing a semiconductor using ion implantation in a sic layer
US20030064535A1 (en) * 2001-09-28 2003-04-03 Kub Francis J. Method of manufacturing a semiconductor device having a thin GaN material directly bonded to an optimized substrate
WO2003046993A1 (fr) * 2001-11-29 2003-06-05 Shin-Etsu Handotai Co.,Ltd. Procede de production de plaquettes soi

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011530183A (ja) * 2008-08-06 2011-12-15 エス・オー・アイ・テック・シリコン・オン・インスレーター・テクノロジーズ 基板内に多重注入部を形成する方法
JP2010141303A (ja) * 2008-11-13 2010-06-24 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2011103457A (ja) * 2009-10-15 2011-05-26 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2021501477A (ja) * 2017-10-31 2021-01-14 ソワテク 非平坦面を有する支持体上にフィルムを製造するための方法
JP7266593B2 (ja) 2017-10-31 2023-04-28 ソワテク 非平坦面を有する支持体上にフィルムを製造するための方法

Also Published As

Publication number Publication date
US7776714B2 (en) 2010-08-17
FR2855910A1 (fr) 2004-12-10
EP1631982B1 (fr) 2015-04-08
JP4987470B2 (ja) 2012-07-25
WO2004112125A1 (fr) 2004-12-23
US20070020895A1 (en) 2007-01-25
EP1631982A1 (fr) 2006-03-08
FR2855910B1 (fr) 2005-07-15

Similar Documents

Publication Publication Date Title
US6991995B2 (en) Method of producing a semiconductor structure having at least one support substrate and an ultrathin layer
JP4987470B2 (ja) 自立を誘発することによって薄肉化された極薄層の製造方法
JP5258564B2 (ja) 支持体上に薄膜を転写する方法
US7892951B2 (en) SOI substrates with a fine buried insulating layer
EP1929511B1 (en) Semiconductor on glass insulator with deposited barrier layer
JP4173884B2 (ja) ゲルマニウム・オン・インシュレータ(GeOI)型ウェーハの製造方法
US7008860B2 (en) Substrate manufacturing method
JP4407127B2 (ja) Soiウエーハの製造方法
JP4425631B2 (ja) 超小型構成部品を含む薄膜層を製造するための方法
JP4730581B2 (ja) 貼り合わせウェーハの製造方法
US20070037363A1 (en) Method for forming a brittle zone in a substrate by co-implantation
US7833877B2 (en) Method for producing a semiconductor substrate
JPH1197379A (ja) 半導体基板及び半導体基板の製造方法
JP2012160754A (ja) 材料ブロックを切り取るための方法ならびに薄膜の形成方法
US8367519B2 (en) Method for the preparation of a multi-layered crystalline structure
KR20100027947A (ko) 감소된 secco 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법
JP5135713B2 (ja) 半導体基板の製造方法
JP2007173694A (ja) 半導体基板の作製方法
JP7275438B2 (ja) 剥離可能な構造及び前記構造を使用する剥離プロセス
JP2003179216A (ja) Soiウエーハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110719

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120425

R150 Certificate of patent or registration of utility model

Ref document number: 4987470

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term