CN100550342C - 用于获得具有低密度孔的薄层的方法 - Google Patents

用于获得具有低密度孔的薄层的方法 Download PDF

Info

Publication number
CN100550342C
CN100550342C CNB2004800447452A CN200480044745A CN100550342C CN 100550342 C CN100550342 C CN 100550342C CN B2004800447452 A CNB2004800447452 A CN B2004800447452A CN 200480044745 A CN200480044745 A CN 200480044745A CN 100550342 C CN100550342 C CN 100550342C
Authority
CN
China
Prior art keywords
hole
thickness
fatal
density
thin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2004800447452A
Other languages
English (en)
Other versions
CN101091242A (zh
Inventor
N·本穆罕默德
E·内雷
D·德尔普拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN101091242A publication Critical patent/CN101091242A/zh
Application granted granted Critical
Publication of CN100550342C publication Critical patent/CN100550342C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Abstract

本发明提出了一种用于确定将被转移到支撑衬底上的施主衬底部分的厚度的方法，所述部分在之后将受到包括至少一种操作的所选精整序列，该方法特征在于确定将被转移的最小厚度，以使所述转移部分：在精整序列的每个操作之后，呈现出小于所述最大密度的致命孔密度，以及一旦完成了整个精整序列就达到了所述的选择厚度。

Description

用于获得具有低密度孔的薄层的方法
技术领域
本发明涉及一种用于制造包含衬底上的半导体材料薄层的最终结构的方法，包括以下步骤：
·在施主衬底的厚度中建立脆变区，
·使施主衬底与支撑衬底紧密接触，
·在脆变区的水平面分离施主衬底以将一部分施主衬底转移到支撑衬底上。
本发明更具体地涉及允许提高薄层性能的上述类型的方法，尤其是通过避免薄层内孔的存在。
背景技术
SMARTCUTTM型工艺是上文提到的类型的方法的实例并对应于本发明的优选实施例，其更充分的细节可以在Kluwer Academic出版社Jean-Pierre Colinge的文献“Silicon-On-Insulator Technology：Materials toVLSI，第2版”的第50和51页中找到。
SMARTCUTTM型工艺有利地制造了包含半导体材料薄层的结构，例如SeOI(绝缘体上半导体)结构等。
可以通过在施主衬底的厚度内注入种类来建立脆变区。注入种类理解为指的是适合于将原子或离子种类引入到所注入施主衬底的材料上的任何技术(例如轰击、扩散等)，注入种类的最大浓度相对于所述注入衬底表面位于离衬底的一预定深度处。
这里提到，当要制造SeOI结构时，将一层氧化物插入在支撑衬底和薄层之间。为此，施主衬底可包括在其顶部上的表面氧化层，在注入步骤之后所述表面氧化层将要与支撑衬底紧密接触，以形成最终SeOI结构的掩埋氧化层。
注入步骤可以通过注入单种类(例如氢)或通过共注入至少两种不同的种类(例如氢和氦的共注入)来执行。
在分离步骤之后，形成到支撑衬底上的薄层呈现出在某深度上延伸的损伤区域。
尤其是，在薄层的表面上可观察到孔。下文将称为“浅孔”的一些孔是盲孔，其在薄层的厚度中延伸一部分。以SOI结构的情况作为实例，这些浅孔在表面薄硅层的厚度中延伸但没有向下延伸到掩埋氧化层。
另一方面，一些孔可以相当深，并且甚至可延伸贯穿薄层的厚度。这些孔在下文将称为“致命孔(killing hole)”。以SOI结构的情况作为实例，这些致命孔延伸贯穿表面薄硅层，向下到下面的掩埋氧化层。
此外，本领域技术人员明白，当薄层的厚度小(例如小于800埃)时，该致命孔问题更加显著。
由SMARTCUTTM型工艺所得的结构用于微电子学、光学和/或光电子学领域的应用。由此在这些领域中使用的结构的薄层质量的规格通常是很严格的。
孔的存在是在某种程度上调节将在最终结构上产生的部件质量的参数。由此尽可能地避免孔。
此外，致命孔是致命缺陷；事实上在致命孔上产生的部件将不起作用。
浅孔对在这些结构上制造的部件的操作没有这种灾难性影响。然而，它们形成了希望避免的缺陷。
由此需要一种制造包含衬底上的半导体材料薄层的高质量结构的方法，其能够使薄层内的孔密度最小化，尤其使是致命缺陷的孔、也就是致命孔的孔密度最小化。
如上所述，当薄层的所需厚度小，即一般小于800埃时，该需要更加显著。
发明内容
为了满足以上提到的需求，根据第一方面，本发明提出了一种用于制造包含衬底上的半导体材料薄层的最终结构的方法，包括以下步骤：
·在施主衬底的厚度中建立脆变区，
·使施主衬底与支撑衬底紧密接触，
·在脆变区的水平面分离施主衬底以将一部分施主衬底转移到支撑衬底上，由此形成中间结构，该方法特征在于，其进一步包括以下步骤：
·选择：
-要达到的最终结构的薄层的厚度，
-在最终结构的薄层内观察到的致命孔的最大密度，
-精整序列(finishing sequence)，包括对在分离之后获得的中间结构执行的至少一种操作；
·确定将被转移到支撑衬底上的施主衬底部分的最小厚度，以使所述部分：
-在精整序列的每个操作之后，呈现出小于所述最大密度的致命孔密度，
-以及一旦完成了精整序列就达到了所述的选择厚度。
根据本发明的方法的优选但不是限制形式如下：
-在基本等于或大于将要转移的所述确定最小厚度的深度处在施主衬底的厚度中建立脆变区；
-根据适于在所述确定的厚度处建立脆变区的注入条件，通过在从其必须制备薄层的施主衬底的面下注入种类生成脆变区；
-通过考虑所选的最大致命孔密度、所选的最终厚度和精整序列的每个操作对于孔密度的影响来进行厚度确定；
-该方法包括通过选择基本包括在15keV和120keV之间、优选在15keV和80keV之间的注入能量选择注入条件的步骤；
-精整序列包括至少一个浅孔深度减小操作；
-精整序列包括多个浅孔深度减小操作；
-精整步骤包括至少一个处理退火(TA)操作，作为浅孔深度减小操作；
-精整步骤包括至少一个抛光(POL)操作，作为浅孔深度减小操作；
-精整序列包括至少一个系列(succession)的以下操作：快速处理退火(RTA)-牺牲氧化(SOx)；
-精整序列包括至少一个系列的以下操作；牺牲氧化(SOx)-快速处理退火(RTA)；
-精整序列包括至少一个系列的以下操作：牺牲氧化(SOx)-抛光(POL)-SOx；
-精整序列包括至少一个系列的以下操作：牺牲氧化(SOx)-快速处理退火(RTA)-抛光(POL)-SOx；
-一层氧化物插入在薄层和支撑衬底之间，由此制造的结构是SeOI(绝缘体上半导体)结构；
-该薄层由硅形成，由此制造的结构是SOI(绝缘体上硅)结构。
在另一方面，本发明还涉及通过根据本发明的方法获得的结构，例如通过根据本发明第一方面的方法制造的SeOI结构，其中精整序列包括RTA/SOx/RTA/SOx操作序列，特征在于最终结构的薄层的致命孔密度基本为0.1/cm2。
在另一方面，本发明提出了一种用于确定将被转移到支撑衬底上的施主衬底部分的厚度的方法，所述部分在之后将受到包括至少一种操作的所选精整序列，该方法特征在于，确定将被转移的最小厚度，以使所述转移部分：
-在精整序列的每个操作之后，呈现出小于所述最大密度的致命孔密度，
-以及一旦实现了完全的精整序列就达到了所述的选择厚度。
附图说明
参考附图，阅读以下作为非限制性实例给出的详细说明，本发明的其它特征、目的和优点将是显而易见的，其中：
-图1示意性地表示孔密度与薄层内的深度的函数；
-图2示例了RTA操作对SOI结构的影响；
-图3表示在RTA操作之前和之后SOI层内的孔密度；
-图4示例了POL操作对SOI结构的影响；
-图5表示在POL操作之前和之后SOI层内的孔密度；
-图6示例了SOx操作对SOI结构的影响；
-图7表示在SOx操作之前和之后SOI层内的孔密度；
-图8表示序列RTA/SOx和SOx/RTA对SOI结构的影响；
-图9给出了由根据本发明的可能实施例的方法产生的改进的实例；
-图10示例了在最终的致命孔密度方面由本发明产生的改进；
-图11是示例根据本发明的可能实施例的方法的流程图。
具体实施方式
本发明可以帮助提高通过执行SMARTCUTTM型的转移工艺得到的结构的质量。
通常，该结构可以是包括暴露到外部环境的表面上的半导体材料薄层的任何类型的结构。
以非限制性的方式，半导体材料薄层可以是硅Si、碳化硅SiC、锗Ge、硅-锗SiGe、砷化镓GaAs等。
衬底支撑可以由硅Si、石英等制成。
如已经提到的，一层氧化物还可以插入在支撑衬底和薄层之间，因此形成的结构是SeOI(绝缘体上半导体)结构。
此后描述涉及SOI(绝缘体上硅)结构制造，但本领域技术人员将明白本发明决不限于该特定的实例。
图1表示孔密度与SOI转移层内的深度的函数。孔密度与深度成反比，并且准指数地降低。一般，最深的孔在1000和1400埃深之间，但它们的密度则相对弱(一般，比1000埃深的孔的密度在每cm20.3个孔以下)。
要注意，不管是通过注入单种类还是通过共注入至少两种不同的种类进行注入步骤，孔密度都是相似的。
致命孔是深度等于薄层厚度的孔。因此，如图1所示，致命孔密度Dk与薄层厚度T直接相关。
当薄层的厚度小时，该致命孔密度由此是更显著的。
因此，薄SOI层呈现出高的致命孔密度，而厚SOI层呈现出低的致命孔密度。如图1所示，厚度T大于1000埃的SOI层一般呈现出每cm2DK小于0.3的致命孔密度。
分离之后获得的结构的几个精整步骤已经提出了，其一般在于不同操作的序列，且其旨在形成适合用于微电子学、光学和/或光电子学领域中的薄层。
这些精整步骤一般使用例如抛光(同样在下文称为POL)、在中性或还原气氛中的热退火(同样在下文称为TA；例如快速热退火RTA)、牺牲氧化(同样在下文称为SOx)、化学蚀刻等的操作。
快速热退火RTA通常理解为指的是在高温(例如900℃至1300℃的量级)、在受控气氛(例如氢和氩的混合物、或纯氩的气氛、或甚至纯氢的气氛)下的快速退火(也就是，执行几秒或几十秒的时段)。
SOx是分成氧化步骤和脱氧步骤的牺牲氧化，热处理步骤(一般在1100℃下长2小时)可能介于氧化和脱氧步骤之间。
化学-机械抛光(CMP)是POL操作的实例。
例如已提出了以下操作序列作为分离之后获得的结构的精整步骤：
·SOx-POL-SOx(例如参考公布FR 2 797 174)；
·SOx-RTA-POL-SOx(例如参考公布FR 2 797 713)；
·RTA-SOx-RTA-SOx(例如参考申请人于2003年7月27日申请的法国专利申请n°03 09304)。
关于孔，申请人观察到以上提到的操作可以分成两种。
第一种涉及能减小浅孔、也就是深度比形成的薄层的厚度小的那些孔(或换句话说，在SOI结构的情况下没有向下延伸到下面的掩埋氧化物层的那些孔)的深度的那些操作。
第二种涉及对孔没有任何修补(curing)作用的那些操作。
RTA和POL操作是第一种的实例，而SOx和化学蚀刻操作是第二种的实例。
图2示例了RTA操作对分别由掩埋氧化物层3a、3b顶部上的硅层2a、2b组成的SOI结构1a、1b的影响(支撑衬底未示出)。
SOI结构1a的硅层2a呈现出浅孔4a，其深度比硅层2a的厚度小，由此没有向下延伸到掩埋氧化物层3a的表面。
相反，SOI结构1b的硅层2b呈现出致命孔4b，其延伸穿过硅层2b的厚度，向下到掩埋氧化物层3b的表面。
RTA操作具有平滑作用，其帮助强烈减小(至少2至3倍)浅孔(例如浅孔4a)的深度。事实上可以停止这些孔，尤其是由于扩散和再结晶，如关于结构1a在图2的右手侧示意性地示出的那样。
然而RTA操作对致命孔(例如孔4b)没有影响，该致命孔在RTA之前延伸穿过薄层(在该情况下，向下到掩埋氧化物层3a的表面)。如关于结构1b在图2的右手侧示意性示出的，致命孔没有被RTA操作修补好。
图3表示在RTA操作之前(上图)和之后(下图)SOI层内的孔密度。在RTA操作之前，厚度T的SOI层呈现出或多或少的深的浅孔，密度由曲线Cb表示，其取决于这些孔的深度。SOI层也呈现出密度Dk的致命孔。
如这里以上提到的，RTA操作对致命孔没有影响。致命孔密度由此保持未变，等于Dk。
然而，通过减小浅孔的深度以及甚至通过阻止浅孔，RTA操作帮助修补浅孔。RTA操作的结果是，SOI层以强烈降低的密度呈现出浅孔，如曲线Ca所示。
图4示例了POL操作对由掩埋氧化物层7顶部上的硅层6构成的SOI结构5的影响。硅层6在POL操作之前呈现出浅孔8。如在该图显而易见的，通过去除x埃的硅层6，由此获得变薄的硅层6′，减小了浅孔8的深度。
此外，可以调节通过POL操作去除的硅层6的厚度(比浅孔深度更大(important))，以使所述浅孔通过POL操作去除。
然而本领域技术人员明白，如果硅层呈现出致命孔，其向下延伸到掩埋氧化物层，抛光之后所述硅层将仍存在该致命孔。
图5表示在POL操作之前(上图)和之后(下图)在SOI层内的孔密度。在POL操作之前，厚度Tb的SOI层呈现出或多或少的深的浅孔，其密度由曲线Cb表示，取决于这些孔的深度。SOI层也呈现出密度Dk的致命孔。
如上所述，POL操作对致命孔没有影响。致命孔密度由此保持未变等于Dk。
然而，通过减小浅孔的深度以及甚至通过阻止它们，POL操作帮助修补浅孔。POL操作的结果是，SOI层呈现出密度急剧降低的浅孔，如由曲线Cp所示(其和曲线Cb一致，但由于POL厚度消耗沿着深度轴偏移)。
图6示例了SOx操作对由掩埋氧化物层11顶部上的硅层10构成的SOI结构9的影响。硅层10在SOx操作之前呈现出浅孔12。如在该图上显而易见的，SOx操作再现孔的形状且没有改变它的深度。
如所示的，如果最初呈现的浅孔12的深度很大，则该孔能够在SOx操作之后，向下延伸到掩埋氧化物层(致命孔12′)。
图7表示在SOx操作之前(上图)和SOx操作之后(下图)SOI层内的孔密度。在SOx操作之前，厚度Ti的SOI层呈现出或多或少的深的浅孔，其密度由曲线Cb表示，取决于这些孔的深度。SOI层也表现出密度Di的致命孔。
如上所述，SOx操作再现孔的形状且没有改变它们的深度。因此浅孔密度没有改变，并且取决于它们的深度如由未变的曲线Cb所示。
然而，通过SOx操作减小了SOI层的厚度。由于新的厚度Tf低于最初的厚度Ti，因此致命孔的密度从Di增大到Df。
如从该图7显而易见的，SOx操作没有帮助修补浅孔，并导致致命孔密度的增大(该增大与消耗的厚度Ti-Tf直接相关)。
如同对于SOx操作，化学蚀刻操作再现孔的形状且没有改变它的深度。如同对于SOx操作，这甚至导致最初大的浅孔随后向下延伸到掩埋的氧化物层，并由此“转换”成致命孔(或者换句话说，其会导致致命孔密度的增大)。
如上所述，在第一种操作(例如RTA或POL操作)之前存在的致命孔将不会通过所述操作修补。
因此，如图8显而易见的，序列RTA/SOx和SOx/RTA具有很不同的效果。
在SOx/RTA序列的情况下，SOx操作能够将最初的(转移之后)浅孔13转变成致命孔14。该致命孔14将不会通过随后的RTA操作修补。
另一方面，在RTA/SOx序列的情况下，将修补相同的最初浅孔13。实际上RTA操作将减小它的深度(见孔15)，而SOx将使硅层变薄。得到的结构由此呈现出准完整地重停止孔(quasi integrallyrestopped hole)15′。
当然，如果在转移之后在薄层内存在致命孔，则这些孔将不会被修补并且将作为致命缺陷保持在最终的产品中。
基于以上观察，根据本发明的方法提出执行以下步骤：
-选择最终结构的薄层将要到达的厚度，
-选择在最终结构的薄层内将要观察到的致命孔的最大密度，和
-选择包括将要在分离之后获得的中间结构上执行的至少一种操作的精整序列。
通常在分离步骤之后的结构上使用特定的精整序列，以提高薄转移层的质量(例如通过切削(gumming out)粗糙度，确保正确的厚度均匀性)并使得适合于用于应用领域中。
该精整序列特别适于减薄被转移到支撑衬底上的施主衬底部分(薄转移层)，以便最终结构的薄层的厚度到达所述的所选厚度。
所述精整序列可包括至少一种以上提到的操作(TA、POL、SOx、化学蚀刻)并且可存在于这些操作的任何组合，例如作为非限制性实例给出的以下序列：
-RTA-SOx；
-重复几个RTA-SOx序列(例如RTA-SOx-RTA-SOx)；
-SOx-POL-SOx(以及任意重复该序列)；
-SOx-RTA-POL-SOx(以及任意重复该序列)；
-SOx-RTA(以及任意重复该序列)。
如上提到的，RTA操作(更一般地，任一平滑退火操作)帮助停止浅孔。由此有利使用包括这种RTA操作的序列。
而且，在特定的条件下，RTA操作帮助封装Si层下面的氧化物层，其在执行化学蚀刻或牺牲氧化之前是有利的(例如参见WO2004/079801)。
然而，这种操作在特定序列内的位置(由剩余厚度定义)可能是重要的(例如参见US 2004/0151483)。
此外，RTA操作对于执行材料的移除和减薄薄层不是有效的。
相反，SOx操作对于减薄薄层是有效的，尤其是用于移除分离之后损伤的区域或用于获得最终结构的薄层的所选厚度。
可以通过SOx操作移除的厚度一般包括在100和1000埃之间。
然而，必须仔细进行SOx操作，因为其可增大致命孔密度。
因此在两个SOx操作之间进行RTA操作是明智的。
POL操作也帮助通过材料移除而减薄薄层，但这种操作会导致厚度均匀性降低以及甚至使薄层受到损伤。由此必须尽可能地限制POL，并且必须尽可能地在减薄步骤(例如SOx)之后进行POL，其较少地损伤薄层，或者甚至在RTA之后。
一般，POL操作与RTA结合以限制200和500埃之间的材料的移除(其帮助限制厚度均匀性降低)。
根据本发明的方法还提出了执行确定必须转移到支撑衬底上的施主衬底部分的最小厚度的步骤，以使所述部分在精整序列的每个操作之后呈现出小于所述最大密度的致命孔密度，以及一旦实现了精整序列就到达所述的所选厚度。
因此，本发明提出了通过选择将转移到支撑衬底上的足够厚度并考虑以下因素来限制最终结构的薄层内的致命孔密度：
-最终结构的薄层将要到达的所选厚度，
-选择的精整操作序列(以及由此考虑该精整序列每个操作对孔密度的影响)。
以上论述的图(图3、5和7)示出了每个操作(分别为RTA、POL和SOx)对孔密度的影响。因此可结合这些图来评价整个精整序列(其可具有以特定顺序执行的几种操作，并且其适于将薄层减薄至所选厚度)对孔密度的影响。
由此将被转移的合适厚度可以得自所述图的组合，以便在每个操作之后，致命孔密度小于所选的最大致命孔密度。从所选最终厚度和致命孔的最大密度开始，因此能够确定(以它们相反的顺序进行精整序列的操作并从最后一个开始)在特定操作之前薄层必须呈现的最小厚度，以及由此最终必须转移的厚度。
将图8的上图作为示例性实例，所选的精整序列包括SOx操作，之后是RTA操作。由此组合图7和3的图。
将被转移的最小厚度Ti必须考虑薄层的厚度通过SOx操作减小的事实(从转移之后的Ti降低到SOx操作之后的Tf)，其导致致命孔密度的增大。
让我们考虑选择的最大密度设置到每cm20.3个致命孔。然后必须选择将被转移的最小厚度Ti，以便在SOx操作之后和因此在RTA操作之前的厚度Tf(其对致命孔密度没有影响，但有助于降低浅孔密度)大于观察到0.3/cm2的致命孔密度的厚度(也就是大于1000埃)。
现在转到图8的下图，选择的精整序列现在包括RTA操作，之后是SOx操作。由此组合图3和7的图。在该情况下，第一操作没有减小薄层的厚度，但改变了孔密度，以致随后的SOx操作不易产生(许多)新致命孔(如图7所示的SOx操作，但从在RTA操作之后减小的孔密度分布开始，如由图3的下图上的曲线Ca所示)。
因此，要明白对于所选最终厚度和所选最大致命孔密度，在RTA-SOx精整序列的情况下要转移的最小厚度相比于在SOx-RTA精整序列的情况下要转移的最小厚度是不同的(在当前情况下小)。
当然，脆变区产生在施主衬底的厚度中在基本等于或大于要转移的所述确定的最小厚度的深度处。
根据可能的实施例，在从其必须制作薄层的施主衬底的面下通过注入种类生成脆变区。
可通过注入单种类(例如氢)或通过注入至少两种不同种类(例如氦和氢的共注入)来进行这种注入。
根据本发明的优选实施例，选择注入条件以便注入能量包括在15keV和120keV之间，更优选在15keV和80keV之间。
根据优选实施例，精整序列包括所述第一种操作中的至少一种操作，也就是允许减小浅孔深度并帮助改变薄层内的孔密度的操作(参见图3和5的RTA和POL操作的影响)。
所述浅孔深度减小操作例如是TA操作或POL操作。
根据本发明的有利实施例，精整序列包括所述第一种操作中的多个操作，也就是每个都允许减小浅孔深度的多个操作。该有利的实施例带来另外的优点，因为它减小剩余浅孔的深度，并且可甚至有助于完全地移除这些浅孔。
图9给出了通过根据本发明的方法的可能实施例带来的改进的实例，其中精整序列是SOx/RTA/POL/SOx操作序列。由此组合图7、3、5和7的图，以考虑将达到的所选厚度和所选最大致命孔密度，确定要转移的最小厚度，以使薄转移层在这些操作的每一个之后呈现出小于所述所选密度的致命孔密度。
在上图中，典型地执行注入步骤，以便将厚度t的层转移到施主衬底上。
在下图中，根据本发明进行注入步骤，以便将厚度t+500埃的层转移到施主衬底上。
在典型的情况下，第一SOx操作没有修补浅孔并且甚至引起形成向下延伸到掩埋氧化物层的致命孔(例如孔16)。
这些致命孔不能通过随后的RTA操作修补，也不能通过随后的POL操作修补。最终的SOx操作将导致具有致命孔18的SOI结构，并且由此不能在它的应用领域中被接受。
相反，在根据本发明的可能实施例的方法的情况下，转移层足够厚，以使第一SOx操作不形成致命孔(以超过所选最大密度的很大的密度)。
因此，在该情况下，随后的RTA操作(也就是能减小浅孔例如孔19的深度的操作)将有助于修补存在的浅孔，特别通过减小它们的深度(见孔19′)。该RTA操作对致命孔密度没有影响，以致在该操作之后，致命孔密度仍没有超过所选的最大密度。
POL操作将移除包括在通过该操作移除的薄层厚度内的那些浅孔(在该情况下，不比p埃深的那些孔，例如孔19′)。POL操作将减小在该操作之前比p埃深的浅孔的深度。如同对于RTA操作，POL操作不会影响致命孔密度。
最终，在最后的操作(第二SOx操作)结束时，获得了薄层，其呈现出所希望的厚度和最小的孔密度，尤其是少数几个浅孔并且致命孔密度小于所述的所选最大密度。
要注意，该第二SOx操作执行适于获得最终薄层21的牺牲氧化，该最终薄层21的厚度与典型获得的薄层20的厚度相似。
因此，该第二SOx操作执行更重要的牺牲氧化，适于补偿转移层的厚度增加(在目前情况下为+500埃)。
而且，在前的实例示出了在致命孔密度方面获得了益处，因为对没有呈现出致命孔(或至少其呈现出密度比最大密度低的致命孔)的薄层执行RTA操作(或更一般地说能减小浅孔深度的操作)。
此外，由于充分执行的注入步骤，特别通过增大被转移到支撑衬底上的层的厚度，在所述操作之前的致命孔密度被控制。
图10示出了，当与精整的RTA/SOx/RTA/SOx操作序列结合时，增加450埃的转移层，能在最终薄层(厚度为200埃)中将致命孔的密度减至1/5。实际上，为典型获得的SOI结构所绘的左手侧图显示了0.5个孔/cm2的致命孔密度，而为如上文所述获得的SOI结构绘制的右手侧图显示了仅0.1个孔/cm2的致命孔密度。
图11是示例根据本发明的可能实施例的方法用于制造SOI器件的流程图。
在方块10，详细描述了最终SOI产品的规格，尤其是通过选择：
-最终结构的薄层的厚度Tf，
-在转移之后获得的中间结构的精整操作序列(在该情况下为RTA/SOx/RTA/SOX序列)，
-以及在最终结构薄层内的最大致命孔密度DM。
在方块20，选择将转移的厚度。
在方块30，检查已转移到支撑衬底上的施主衬底部分内的致命孔密度是否比所选的最大密度DM高。
如果高，则增大将转移的厚度(方块40)，并在其后重复方块30。
如果不高，则进行精整序列的第一操作。在该情况下，在方块50，进行RTA操作。如上文已经提到的，这种RTA操作对致命孔没有影响，但有助于减小浅孔的深度。
在方块60，进行精整序列的第二操作，SOx操作。如上所述，这种SOx操作对于减薄转移薄层是有效的，但根据厚度消耗增大了致命孔密度。
在方块70，在SOX操作之后，并与方块30相似，检查已转移到支撑衬底上的施主衬底部分内的致命孔密度是否比所选的最大密度DM高。
如果高，则在方块80，检查是否能够减小SOx操作(在方块60进行)的厚度消耗。这是通过考虑所选的特定精整序列和所选的最终厚度Tf进行的。
如果可以减小厚度消耗，则根据该新设置的操作条件执行SOx操作(方块60)。
如果不能减小厚度消耗，则执行方块40(也就是增大转移的厚度)。
回到方块70，如果在SOx操作之后致命孔密度低于最大密度DM，则在方块90执行精整序列的下一个操作(这里是RTA操作，其没有消耗厚度并且没有改变致命孔密度)。
之后在方块100执行SOx操作。在方块110和120处执行分别与在方块70和80执行的操作相似的操作。在SOx操作之后，假如(方块110)致命孔密度低于最大密度DM，则在方块130处获得了符合(在方块10处定义的)规格的最终SOI产品。
当然，将明白，图11的流程图是纯示例性的，并且本发明并不意味着限制于所描述和提出的实施例，而是本领域技术人员在这里将能够进行许多改变或修改。

Claims (18)

1.一种用于制造包含衬底上的半导体材料薄层的最终结构的方法，包括以下步骤：
·在施主衬底的厚度中生成脆变区，
·使施主衬底与支撑衬底紧密接触，
·在脆变区的水平面处分离施主衬底以将施主衬底的一部分转移到支撑衬底上，由此形成中间结构，
该方法特征在于，其进一步包括如下步骤：
·选择最终结构的薄层将要达到的厚度，
·选择在最终结构的薄层内将要观察到的最大致命孔密度，
·选择精整序列，所述精整序列包括对分离之后获得的中间结构进行的至少一种操作；
·确定将被转移到支撑衬底上的施主衬底部分的最小厚度，以使所述部分：
-在精整序列的每个操作之后，致命孔密度呈现出小于所述最大致命孔密度，
-以及一旦实现了精整序列薄层就达到了被选择的所述将要达到的厚度。
2.根据权利要求1所述的方法，特征在于在施主衬底的厚度中在等于或大于所确定的将被转移的所述最小厚度的深度处生成脆变区。
3.根据权利要求2所述的方法，特征在于根据适于在所确定的所述最小厚度处生成脆变区的注入条件，通过在施主衬底必须制备薄层的面以下物质的注入来生成脆变区。
4.根据权利要求1所述的方法，特征在于通过考虑选择的最大致命孔密度、选择的最终厚度和精整序列的每个操作对孔密度的影响来执行所述最小厚度确定。
5.根据权利要求3或4中任一项的方法，特征在于它包括选择在15keV和120keV之间的注入能量的步骤。
6.根据权利要求5的方法，特征在于注入能量包括在15keV和80keV之间。
7.根据权利要求1所述的方法，特征在于精整序列包括至少一个浅孔深度减小操作。
8.根据权利要求7的方法，特征在于精整序列包括多个浅孔深度减小操作。
9.根据权利要求7或8中任一项的方法，特征在于精整步骤包括至少一个处理退火操作，作为浅孔深度减小操作。
10.根据权利要求7或8中任一项的方法，特征在于精整步骤包括至少一个抛光操作，作为浅孔深度减小操作。
11.根据权利要求1所述的方法，特征在于精整序列包括至少一个系列的以下操作：快速处理退火-牺牲氧化。
12.根据权利要求1所述的方法，特征在于精整序列包括至少一个系列的以下操作：牺牲氧化-快速处理退火。
13.根据权利要求1所述的方法，特征在于精整序列包括至少一个系列的以下操作：牺牲氧化-抛光-牺牲氧化。
14.根据权利要求1所述的方法，特征在于精整序列包括至少一个系列的以下操作：牺牲氧化-快速处理退火-抛光-牺牲氧化。
15.根据权利要求1所述的方法，特征在于一层氧化物插入在薄层和支撑衬底之间，由此制造的结构是绝缘体上半导体结构。
16.根据权利要求15的方法，特征在于该薄层由硅形成，由此制造的结构是绝缘体上硅结构。
17.一种根据权利要求15或16中任一项的方法制造的SeOI结构，其中精整序列包括快速处理退火-牺牲氧化-快速处理退火-牺牲氧化操作序列，特征在于最终结构的薄层的致命孔密度为0.1/cm2。
18.一种用于确定将被转移到支撑衬底上的施主衬底部分的厚度的方法，所述部分在之后将受到包括至少一个操作的所选精整序列，该方法特征在于确定将被转移的最小厚度，以使所述转移部分：
-在精整序列的每个操作之后，呈现出小于最大密度的致命孔密度，
-以及一旦完成了整个精整序列就达到了被确定的的施主衬底部分的厚度。
CNB2004800447452A 2004-12-28 2004-12-28 用于获得具有低密度孔的薄层的方法 Active CN100550342C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2004/004390 WO2006070220A1 (en) 2004-12-28 2004-12-28 Method for obtaining a thin layer having a low density of holes

Publications (2)

Publication Number Publication Date
CN101091242A CN101091242A (zh) 2007-12-19
CN100550342C true CN100550342C (zh) 2009-10-14

Family

ID=34960268

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800447452A Active CN100550342C (zh) 2004-12-28 2004-12-28 用于获得具有低密度孔的薄层的方法

Country Status (7)

Country Link
US (1) US7485545B2 (zh)
EP (1) EP1831922B9 (zh)
JP (1) JP2008526010A (zh)
CN (1) CN100550342C (zh)
AT (1) ATE441206T1 (zh)
DE (1) DE602004022882D1 (zh)
WO (1) WO2006070220A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2903809B1 (fr) 2006-07-13 2008-10-17 Soitec Silicon On Insulator Traitement thermique de stabilisation d'interface e collage.
JP5135935B2 (ja) * 2007-07-27 2013-02-06 信越半導体株式会社 貼り合わせウエーハの製造方法
EP2161741B1 (en) * 2008-09-03 2014-06-11 Soitec Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density
FR2943458B1 (fr) 2009-03-18 2011-06-10 Soitec Silicon On Insulator Procede de finition d'un substrat de type "silicium sur isolant" soi
JP5703920B2 (ja) * 2011-04-13 2015-04-22 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2013143407A (ja) 2012-01-06 2013-07-22 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウェーハの製造方法
JP5673572B2 (ja) * 2012-01-24 2015-02-18 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP2016082093A (ja) * 2014-10-17 2016-05-16 信越半導体株式会社 貼り合わせウェーハの製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH1084100A (ja) * 1996-09-06 1998-03-31 Shin Etsu Handotai Co Ltd Ｓｏｉ基板の製造方法
ATE261612T1 (de) 1996-12-18 2004-03-15 Canon Kk Vefahren zum herstellen eines halbleiterartikels unter verwendung eines substrates mit einer porösen halbleiterschicht
US6013563A (en) 1997-05-12 2000-01-11 Silicon Genesis Corporation Controlled cleaning process
FR2777115B1 (fr) * 1998-04-07 2001-07-13 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
JPH11307472A (ja) * 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
FR2797714B1 (fr) * 1999-08-20 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
FR2797713B1 (fr) * 1999-08-20 2002-08-02 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
JP2002110688A (ja) 2000-09-29 2002-04-12 Canon Inc Ｓｏｉの熱処理方法及び製造方法
FR2894990B1 (fr) * 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
JP4304879B2 (ja) * 2001-04-06 2009-07-29 信越半導体株式会社 水素イオンまたは希ガスイオンの注入量の決定方法
FR2827423B1 (fr) * 2001-07-16 2005-05-20 Soitec Silicon On Insulator Procede d'amelioration d'etat de surface
US7084046B2 (en) 2001-11-29 2006-08-01 Shin-Etsu Handotai Co., Ltd. Method of fabricating SOI wafer
FR2846786B1 (fr) 2002-11-05 2005-06-17 Procede de recuit thermique rapide de tranches a couronne
JP2004259970A (ja) * 2003-02-26 2004-09-16 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
FR2852143B1 (fr) 2003-03-04 2005-10-14 Soitec Silicon On Insulator Procede de traitement preventif de la couronne d'une tranche multicouche
FR2855908B1 (fr) 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention d'une structure comprenant au moins un substrat et une couche ultramince
KR20060030911A (ko) 2003-07-29 2006-04-11 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 공동-임플란트 및 열적 아닐링에 의한 개선된 품질의 박층제조방법
FR2858461B1 (fr) * 2003-07-30 2005-11-04 Soitec Silicon On Insulator Realisation d'une structure comprenant une couche protegeant contre des traitements chimiques
FR2860249B1 (fr) * 2003-09-30 2005-12-09 Michel Bruel Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7772087B2 (en) 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SMART-CUT:The Basic Fabrication Process forUNIBOND SOI Wafers. A.J.AUBERTON-HERVE ET AL.IEICE TRANS ELECTRON,Vol.E80-C No.3. 1997
SMART-CUT:The Basic Fabrication Process forUNIBOND SOI Wafers. A.J.AUBERTON-HERVE ET AL.IEICE TRANS ELECTRON,Vol.E80-C No.3. 1997 *

Also Published As

Publication number Publication date
CN101091242A (zh) 2007-12-19
US20060141755A1 (en) 2006-06-29
ATE441206T1 (de) 2009-09-15
EP1831922B1 (en) 2009-08-26
EP1831922B9 (en) 2010-02-24
DE602004022882D1 (de) 2009-10-08
WO2006070220A1 (en) 2006-07-06
JP2008526010A (ja) 2008-07-17
EP1831922A1 (en) 2007-09-12
US7485545B2 (en) 2009-02-03

Similar Documents

Publication Publication Date Title
US7449394B2 (en) Atomic implantation and thermal treatment of a semiconductor layer
CN100435278C (zh) 具有受控机械强度的可拆除基片及其生产方法
JP4876068B2 (ja) スマートカット（登録商標）剥離後の熱処理方法
JP5133908B2 (ja) エピタキシによって支持基板上に得られる、非晶質材料の少なくとも１層の薄層を備える構造を製作する方法、およびその方法により得られた構造
CN101142669B (zh) SiGe结构的形成和处理
US7833877B2 (en) Method for producing a semiconductor substrate
US20080020545A1 (en) Silicon-on-insulator semiconductor wafer
JP2014512091A (ja) ハンドルウエハ内に高抵抗率領域を有するシリコン・オン・インシュレータ構造体およびそのような構造体の製法
WO2004012268A1 (ja) Ｓｏｉウェーハの製造方法
EP1559139B1 (en) Method of detaching a thin film at moderate temperature after co-implantation
EP2012346B1 (en) Method for producing soi wafer
JP2019521510A (ja) 歪みセミコンダクタ・オン・インシュレータ（ｓｔｒａｉｎｅｄ ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｏｎ−ｉｎｓｕｌａｔｏｒ）基板の製造方法
EP2519965B1 (en) Method for the preparation of a multi-layered crystalline structure
CN100550342C (zh) 用于获得具有低密度孔的薄层的方法
CN107615445B (zh) 绝缘体上硅晶圆的制造方法
US7547609B2 (en) Method and structure for implanting bonded substrates for electrical conductivity
CN102224568A (zh) 贴合晶片的制造方法
US20110256730A1 (en) Finishing method for manufacturing substrates in the field of electronics
US6982210B2 (en) Method for manufacturing a multilayer semiconductor structure that includes an irregular layer
US20240030061A1 (en) Donor substrate for the transfer of a thin layer and associated transfer method
JP5096634B2 (ja) 低いホール密度を有する薄層を得るための方法
KR100842848B1 (ko) 반도체 층의 열처리 방법
JP5032743B2 (ja) バッファ層を有しないウエハからの緩和された有用層の形成
KR100914898B1 (ko) 낮은 홀들의 밀도를 가지는 박막을 구현하는 방법
JP2008205218A (ja) 半導体基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SOITEC SILICON ON INSULATOR

Free format text: FORMER NAME: S.O.J. TEC SILICON ON INSULATOR TECHNOLOGIES

CP01 Change in the name or title of a patent holder

Address after: French Bernini

Patentee after: SOITEC S.A.

Address before: French Bernini

Patentee before: S.O.J. Tec Silicon on Insulator Technologies