JP5133908B2 - エピタキシによって支持基板上に得られる、非晶質材料の少なくとも１層の薄層を備える構造を製作する方法、およびその方法により得られた構造 - Google Patents
エピタキシによって支持基板上に得られる、非晶質材料の少なくとも１層の薄層を備える構造を製作する方法、およびその方法により得られた構造 Download PDFInfo
- Publication number
- JP5133908B2 JP5133908B2 JP2008558811A JP2008558811A JP5133908B2 JP 5133908 B2 JP5133908 B2 JP 5133908B2 JP 2008558811 A JP2008558811 A JP 2008558811A JP 2008558811 A JP2008558811 A JP 2008558811A JP 5133908 B2 JP5133908 B2 JP 5133908B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- intermediate structure
- amorphous layer
- amorphous
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 103
- 238000000034 method Methods 0.000 title claims description 46
- 239000000463 material Substances 0.000 title description 14
- 238000000407 epitaxy Methods 0.000 title description 3
- 230000007547 defect Effects 0.000 claims description 59
- 239000002019 doping agent Substances 0.000 claims description 32
- 238000002513 implantation Methods 0.000 claims description 26
- 230000003313 weakening effect Effects 0.000 claims description 23
- 238000010438 heat treatment Methods 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims 1
- 241000894007 species Species 0.000 description 38
- 238000001953 recrystallisation Methods 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 239000001257 hydrogen Substances 0.000 description 12
- 229910052739 hydrogen Inorganic materials 0.000 description 12
- 229910052734 helium Inorganic materials 0.000 description 11
- 239000001307 helium Substances 0.000 description 11
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 11
- 238000000137 annealing Methods 0.000 description 10
- 238000002347 injection Methods 0.000 description 10
- 239000007924 injection Substances 0.000 description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 9
- 229910052796 boron Inorganic materials 0.000 description 9
- 229910052698 phosphorus Inorganic materials 0.000 description 9
- 239000011574 phosphorus Substances 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 238000000348 solid-phase epitaxy Methods 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 238000005498 polishing Methods 0.000 description 6
- 238000005280 amorphization Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000007787 solid Substances 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 101100207343 Antirrhinum majus 1e20 gene Proteins 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 238000005336 cracking Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 102100028717 Cytosolic 5'-nucleotidase 3A Human genes 0.000 description 1
- 241000219745 Lupinus Species 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 239000012086 standard solution Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、いわゆる固相エピタキシ（ＳＰＥ）によって支持基板上に得られる、非晶質材料の少なくとも１層の薄層を備える構造を製作する方法に関する。
また、本発明は、そのような方法で得られた構造にも関する。
本発明の非限定的な適用例は、その上層が例えば、トランジスタなどのＣＭＯＳ（相補型金属酸化膜半導体）構成要素を形成するためにドープされる、半導体基板の製作に関係する。
この点に関して、マイクロエレクトロニクスの分野では、電子部品を製作するための基板の層の電気抵抗を低減させようとする場合がある。抵抗のこうした低減はとりわけ、キャリア濃度を増大させることによって得ることができる。
その主要ステップが図１に概略的に示されるキャリア濃度の増大は、図１ａに示す、一般にシリコンで製作される基板１を、図１ｂに関するドーパント種２を注入することによってドープする従来方式で得られる。この注入は一般に、例えばリンまたはホウ素などのドーパント種を用いて実施される。したがって、図１ｃに関する、そのような既知の方法によって得られた基板は、上部ドープゾーン３および下部結晶質ゾーン４を備える。
しかし、ドーパント種は、支持基板内にもたらすことができる最大キャリア濃度に対応する限界固溶度（ｌｉｍｉｔｉｎｇ ｓｏｌｕｂｉｌｉｔｙ）を有する。
したがって、基板を、１ｅ２０ａｔ／ｃｍ3程度の標準的な固溶限界を超えてドープできることが有利である。
この目的のために、いわゆる固相エピタキシ（ＳＰＥ）を施すことも知られており、その主要ステップを図２に概略的に示す。
一般にシリコンである支持基板１０を処理する場合の、固相エピタキシを図２に示す。
第１のステップ（図２ｂ）中、シリコンなどの原子種１１が、図２ｃに示すように支持基板１０内に上部非晶質層１２を形成するために、支持基板の上面から注入される。
したがって、原子種を注入した後、基板は、下部結晶質層１３および上部非晶質層１２を含む。
原子種１１の注入により、非晶質層１２の直下に、少数の（シリコンなどの）原子種を格子間位置に含む領域１５も、その領域１５の構造が＜＜非晶質＞＞であると述べることができない状態で生成されることに留意されよう。
第２の任意選択のステップでは、図２ｄおよび２ｅを参照すると、リンまたはホウ素などのドーピング種１４が非晶質層１２に注入される。
次に、図２ｆを参照すると、先のドーパント種を注入する任意選択のステップ後に低温再結晶化アニールが実施され、次いで、ドーパント種１４が層１２内の大部分において置換位置に配置されるように、非晶質層１２に注入されたドーパント種１４が活性化される。
低温再結晶化アニール（ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｒｅｃｒｙｓｔａｌｌｉｚａｔｉｏｎ ａｎｎｅａｌｉｎｇ）とは、基板１０の、シード層の役割を果たす結晶質層１３から非晶質層１２が再結晶化することが可能になる、５５０℃から６５０℃の温度での熱処理を意味する。
そのような技法を用いると、ドーパントを、支持基板１０内でその限界固溶度を超えて活性化させることが可能になる。シリコンの場合、最も通用しているドーパントの限界固溶度は、８００℃から１１５０℃の温度の場合、１ｅ１８から１．５ｅ２０ａｔ／ｃｍ3の範囲であることに留意されよう。ドーパントの固溶度がこのように増大することによって、支持基板１０内のキャリア濃度が増大することが可能になり、それにより、基板上に製作される電子部品のソース／ドレイン抵抗の低下が生じ、その結果、前記部品が低消費電力になる。
しかし、この技法には欠点も伴う。実際に、エンドオブレンジ（ＥＯＲ）タイプの欠陥が、再結晶化アニールの終わりに、再結晶化された層１２の直下にある領域１５内に生成される。
こうしたＥＯＲ欠陥は、非晶質化ステップ中に現れて、再結晶化ステップ中に発達する結晶欠陥によって生じる。
こうしたＥＯＲ欠陥は、電気的性能、より具体的には、基板１０のキャリア移動度をかなり悪化させ、その結果、そうした基板が電子部品の製作に適さなくなる。
したがって、ＳＰＥタイプの方法には、それが実際に、基板内でドーパントの限界固溶度が増大するのを可能にする場合、いくつかの制限が伴う。
<< Silicon-On-Insulator Technology : Materials to VLSI, 2nd Edition >> of Jean-Pierre Colinge by << Kluwer Academic Publishers >>, pages 50 and 51
<< E.P. EerNisse; Investigation of Ion Implantation Damage with Stress >>, Proc. 1st INT. Conf. On Ion Implantation, Gordon and Breach, London, 17 (1971).
本発明の目的は、それらの制限を取り除く可能性をもたらすことである。
この目的のために、本発明によれば、少なくとも１層の薄層を備える構造を支持基板上に製作する方法であって、
−いわゆる中間構造であって、
−非晶質層、
−点欠陥を含み、前記非晶質層の直下にある第１の結晶質層、および
−中間構造の下部内にある第２の結晶質層
を備える中間構造を、前記支持基板から形成するステップと、
−前記中間構造の上面上に、受取基板を接合するステップと、
−点欠陥が生じた前記中間構造の前記層を、前記非晶質層が前記中間構造の前記上層となるように除去するステップと
を少なくとも含む点において注目すべき方法が提案される。
−いわゆる中間構造であって、
−非晶質層、
−点欠陥を含み、前記非晶質層の直下にある第１の結晶質層、および
−中間構造の下部内にある第２の結晶質層
を備える中間構造を、前記支持基板から形成するステップと、
−前記中間構造の上面上に、受取基板を接合するステップと、
−点欠陥が生じた前記中間構造の前記層を、前記非晶質層が前記中間構造の前記上層となるように除去するステップと
を少なくとも含む点において注目すべき方法が提案される。
本発明による方法に従って得られる構造により、基板がドーパントの限界固溶度を超えてドープされることが可能になる。さらに、ドープ可能基板は、どんな点欠陥も含まない。
非晶質層は、例えば、エピタキシャル成長された（ｅｐｉｔａｘｉｅｄ）結晶質層を堆積させ、続いて前記層を全体的または部分的に非晶質化することによって、またはさらに言えば非晶質層を堆積させることによって、中間構造の表面に、または中間構造上に形成される。
あるいは、非晶質層は中間構造内に、中間構造の上層、いわゆる表面非晶質層となるように形成することもできる。
別の代替手段によれば、非晶質層は中間構造内に、中間構造の上部内にある第３の結晶質層の直下にある埋込み層、いわゆる埋込み非晶質層となるように形成される。
好ましくは、非晶質層は、前記支持基板に種を注入することによって得られる。
受取基板を接合するステップの前に、非晶質層を、前記中間構造の上面を通じて種を注入することによってドープするステップが含まれる。
非晶質層を形成するステップ、および点欠陥が生じた中間構造の層を除去するステップの後で、受取基板を接合するステップの前に、非晶質層を、種を注入することによってドープするステップが含まれる。
非晶質層に注入されるドーパントは、前記非晶質層を再結晶化させる熱処理を施すことによって活性化される。
前記熱処理は、５５０から６５０℃で１から２時間実施される。
点欠陥が生じた中間構造の層を除去するステップは、好ましくは、中間構造内に弱化ゾーン（ｗｅａｋｅｎｅｄ ｚｏｎｅ）を形成し、次いで応力（ｓｔｒｅｓｓ）を印加することによって得られる。
非晶質層の形成中に点欠陥が生じた中間構造の層を除去するステップは、
−中間構造内に埋込み弱化ゾーンを形成するように、イオンまたはガス種を中間構造の上層を通じて注入するステップと、
−弱化ゾーン内に割れ（ｆｒａｃｔｕｒｅ）を生じさせて、中間構造の上層を切り離す（ｄｅｔａｃｈｍｅｎｔ）ステップと
に従って実施される。
−中間構造内に埋込み弱化ゾーンを形成するように、イオンまたはガス種を中間構造の上層を通じて注入するステップと、
−弱化ゾーン内に割れ（ｆｒａｃｔｕｒｅ）を生じさせて、中間構造の上層を切り離す（ｄｅｔａｃｈｍｅｎｔ）ステップと
に従って実施される。
さらに、支持基板上にある、非晶質材料の少なくとも１層の薄層を備える基板に存在する構造であって、受取基板、中央結晶質層、および非晶質層を備え、前記受取基板、結晶質層、および非晶質層にどんなＥＯＲタイプの点欠陥もない点において注目すべき構造が提案される。
また、少なくとも１つの受取基板、およびどんなＥＯＲタイプの点欠陥もない上部ドープ結晶質層を備える基板に存在する構造であって、前記ドープ結晶質層が、１ｅ２０ａｔ／ｃｍ3以上のドーパント濃度を有する点で注目すべき構造も提案される。
本発明の他の利点および特徴は、従来技術に関して解説がなされた図１および２に加えて、添付の図面を参照して、本発明による方法の非限定的な例として示すいくつかの代替実施形態についての以下の説明から、より十分に明らかになるであろう。
いくつかの代替実施形態を企図することができる本発明の好ましい実施形態について説明する。
（埋込み非晶質層、および注入による弱化による点欠陥の除去を用いた代替実施形態）
図３を参照すると、本発明の好ましい一実施形態によれば、本発明に係る方法は、基板３２（図３ａ）の上面から種３１（図３ｂ）を、図３ｃに関する埋込み非晶質層３３を形成するように注入するステップを含む。
基板３２は例えば、水平方向に広がる一般的なディスク形状を有する。さらに、以下の説明では、上面、すなわち基板３２の上面とは、種３１の第１の注入を受ける面を意味する。
図３を参照すると、本発明の好ましい一実施形態によれば、本発明に係る方法は、基板３２（図３ａ）の上面から種３１（図３ｂ）を、図３ｃに関する埋込み非晶質層３３を形成するように注入するステップを含む。
基板３２は例えば、水平方向に広がる一般的なディスク形状を有する。さらに、以下の説明では、上面、すなわち基板３２の上面とは、種３１の第１の注入を受ける面を意味する。
基板３２は、シリコンなどの半導体材料である。
また種３１は、例えばＳｉでよい。
また種３１は、例えばＳｉでよい。
埋込み層３３を得るためには、注入される種３１によってその結晶性が変更されない領域３４を基板３２の表面に保持するために、注入パラメータが制御される。
埋込み非晶質層３３を形成した後、支持基板３２は、結晶質のままである上層３４、上部結晶質層３４の下にある埋込み非晶質層３３、埋込み非晶質層３３の直下にある、結晶点欠陥を含む中央結晶質層３５、および下部結晶質層３６からなる、図３ｃに関するいわゆる中間構造３２’を有する。点欠陥は格子間（ｉｎｔｅｒｓｔｉｔｉａｌ）Ｓｉ原子であり、それらは、図２ｃ〜２ｅの層１５の欠陥に相当し、それらが、ＥＯＲタイプの点欠陥の原因である。
任意選択で、図３ｄを参照すると、ホウ素および／またはリンなどのドーパント種３７が、非晶質層３３に局所的に、または非晶質層３３内の全プレートに、中間構造３２’の上面を通じて注入される。
次いで、出版物（非特許文献１参照）に記載のＳｍａｒｔ Ｃｕｔ（商標）法に従って、イオンおよび／またはガス種３８が、図３ｅに点線として示す埋込み弱化ゾーン３９を基板内に形成するように基板の上面を通じて注入される。
ゾーン３９は、非晶質化中に形成された層３５の点欠陥の近くに配置される。
この弱化ゾーン３９は、層３６内で層３５の近くに形成され、後に見られるように、層３６の一部分が切り離されるのを可能にする。
この弱化ゾーン３９は、層３６内で層３５の近くに形成され、後に見られるように、層３６の一部分が切り離されるのを可能にする。
この弱化注入ステップは、好ましくは、（水素だけ、ヘリウムだけなどを用いた）注入、少なくとも２つの異なる原子種、例えば水素とヘリウム（これらは連続して注入され、ヘリウムが好ましくは水素より前に注入される）を用いた共注入（ｃｏ−ｉｍｐｌａｎｔａｔｉｏｎ）を施すものである。
この例では、前記種注入のパラメータが、弱化ゾーン３９を中間構造３２’の点欠陥３５の下方に形成するように選択されることに気付くであろう。
しかし、弱化注入パラメータは、弱化ゾーン３９が点欠陥３５の高さに配置されるように選択してもよい。
しかし、弱化注入パラメータは、弱化ゾーン３９が点欠陥３５の高さに配置されるように選択してもよい。
次に、図３ｆを参照すると、中間構造３２’の上部結晶質層３４上に、受取基板４０が任意の適切な手段によって接合される。
以下の説明では、接合とは、受取基板４０を中間構造３２’上に、それらを組み立てるために密接に接触させることを意味する。この接合は、次の異なる方法に従って得ることができる。
−Ｓｉなどの半導体材料の受取基板４０の表面を、中間構造３２’の表面に直接接触させる。
−接続層を形成するために、中間構造３２’の表面上に非晶質材料層を形成し、かつ／または第２の接続層を形成するために、受取基板４０の表面上に非晶質材料層を形成し、中間構造３２’と受取基板４０のそれぞれに対応する接続層の表面同士を接触させる。
−少なくとも中間構造３２’および／または受取基板４０の表面上に、接合界面を形成する。
−後半の２つの方法を組み合わせる。
−Ｓｉなどの半導体材料の受取基板４０の表面を、中間構造３２’の表面に直接接触させる。
−接続層を形成するために、中間構造３２’の表面上に非晶質材料層を形成し、かつ／または第２の接続層を形成するために、受取基板４０の表面上に非晶質材料層を形成し、中間構造３２’と受取基板４０のそれぞれに対応する接続層の表面同士を接触させる。
−少なくとも中間構造３２’および／または受取基板４０の表面上に、接合界面を形成する。
−後半の２つの方法を組み合わせる。
補助的に、中間構造３２’の面上に受取基板４０を接合する際、本発明による方法は、必要に応じて、接合を強化し、より低い温度での移転を可能にするために、プラズマ活性化ステップを含む。
図３ｇを参照すると、中間構造３２’の結晶質層３６が、Ｓｍａｒｔ Ｃｕｔ（商標）法に従って、熱処理および／または応力印加により、弱化ゾーン３９において切り離される。
次いで、中間構造３２’の残りの結晶質層の上面を、例えば化学的機械的平坦化（ＣＭＰ）タイプの方法によって、非晶質層３３が中間構造３２’の上層になるまで研磨を続け、それによって、結晶欠陥を多く含むゾーン３５が除去される。
図３ｈを参照すると、下部受取基板４０、中央結晶質層３４、および上部ドープ非晶質層３３を備える第１の最終基板が得られる。
任意選択で、ドープステップがまだ実施されておらず、かつ最終の高ドープ結晶質構造を得ることが目標である場合、非晶質層３３にホウ素および／またはリンなどのドーパント種３７’が注入される。
非晶質層３３を形成した直後または第１の最終基板を得た後の、非晶質層３３をドープするステップ後に実施される再結晶化アニールによって、図３ｉを参照すると、非晶質層３３が、シード層の役割を果たす結晶質層３４から再結晶化する。この再結晶化アニール中、非晶質層３３に初めに注入されたドーパント種が、さらに活性化される。
再結晶化し、ドーパント種を活性化させるためのこのアニールは、５５０℃から６５０℃で１から２時間実施される低温熱処理を含む。再結晶化アニールは、点欠陥が先のＣＭＰタイプの研磨ステップ中に除去されたので、エンドオブレンジ（ＥＯＲ）タイプの点欠陥が形成されることなく実施されることに気付くであろう。
それによって得られた図３ｉに示す基板は、一方では下部受取基板４０を備え、他方では、どんなＥＯＲタイプの点欠陥もなく、１ｅ２０ａｔ／ｃｍ3以上のドーパント濃度を有する上部ドープ結晶質層４１を備える。
このような基板は、例えばトランジスタなどのＣＭＯＳ構成要素を収容することができる。
この特定の例示的実施形態では、中間構造３２’の上面上に受取基板４０が接合される。
（表面非晶質層、および注入による弱化による点欠陥の除去を用いた代替実施形態）
本発明の別の実施形態によれば、図４を参照すると、この方法は、基板５２（図４ａ）の上面から種５１（図４ｂ）を、図４ｃに関する表面非晶質層５３を形成するために注入するステップを含む。
本発明の別の実施形態によれば、図４を参照すると、この方法は、基板５２（図４ａ）の上面から種５１（図４ｂ）を、図４ｃに関する表面非晶質層５３を形成するために注入するステップを含む。
基板５２は、前述した実施形態と同じように、シリコンなどの半導体材料である。
種５１は、例えばＳｉでよい。
種５１は、例えばＳｉでよい。
表面非晶質層５３を得るためには、注入される種５１によってその結晶性が変更されない領域５６を徹底して保持するために、注入パラメータが制御される。
非晶質層５３は、基板５２上に直接堆積させることもできることに留意されよう。
非晶質層５３は、基板５２上に直接堆積させることもできることに留意されよう。
表面非晶質層５３を形成した後、支持基板５２は、上部表面非晶質層５３、点欠陥を含む中央結晶質層５５、および下部結晶質層５６を備える、図４ｃに関するいわゆる中間構造５２’を有する。点欠陥は、格子間Ｓｉ原子であり、それらは、図２ｃ〜２ｅの層１５の欠陥に相当する。
図４ｄを参照すると、ホウ素および／またはリンなどのドーパント種５７が、表面非晶質層５３に局所的に、または表面非晶質層５３内の全プレートに、原子構造５２’の上面を通じて注入される。
次いで、中間構造５２’は、上部ドープ表面非晶質層５３、点欠陥を含む中央結晶質層５５、および下部結晶質層５６を備える。
図４ｆを参照すると、再結晶化アニールによって、ドープ表面非晶質層５３が、シード層の役割を果たす結晶質層５６から再結晶化する。再結晶化アニール中、表面非晶質層５３に初めに注入されたドーパント種が、さらに活性化される。
再結晶化し、ドーパント種を活性化させるためのこのアニールは、５５０℃から６５０℃で１から２時間実施される低温熱処理である。
それによって得られた図４ｇに示す基板は、上部ドープ結晶質層５７、点欠陥を含む中央結晶質層５５、および下部結晶質層５６を備える。
次いで、出版物（非特許文献１参照）に記載のＳｍａｒｔ Ｃｕｔ（商標）法に従って、イオンおよび／またはガス種５８が、基板内で、図４ｇに点線として示す埋込み弱化ゾーン５９をドープ結晶質層５７内に形成するように、基板の上面を通じて注入される。
ゾーン５９は、非晶質化中に形成された層５５の点欠陥の近くに配置される。
この弱化ゾーン５９は、層５７内で層５５の近くに形成され、後に見られるように、層５６の一部分が切り離されるのを可能にする。
この弱化ゾーン５９は、層５７内で層５５の近くに形成され、後に見られるように、層５６の一部分が切り離されるのを可能にする。
この弱化注入ステップは、好ましくは、（水素だけ、ヘリウムだけを用いた）注入、少なくとも２つの異なる原子種、例えば水素とヘリウム（これらは連続して注入され、ヘリウムが好ましくは水素より前に注入される）の共注入を施すものである。
この例では、前記種注入のパラメータが、弱化ゾーン５９を中間構造５２’の点欠陥５５の上方に形成するように選択されることに気付くであろう。
図４ｈを参照すると、中間構造５２’の上部ドープ結晶質層５７上に、受取基板６０が任意の適切な手段によって接合される。
図４ｉを参照すると、中間構造５２’の結晶質層５６および点欠陥を含む層５５が、Ｓｍａｒｔ Ｃｕｔ（商標）法に従って、熱処理および／または応力印加により、弱化ゾーン５９において切り離される。
次いで、ドープ結晶質層５７の上面を仕上げるための処理を続ける。
図４ｉを参照すると、下部受取基板６０および上部ドープ結晶質層５７からなる最終基板が得られる。
ＥＯＲがない高ドープゾーンを含む基板が、直接シリコン接合（ＤＳＢ）によって形成されるのを可能にする本発明による方法のこの代替実施形態では、非晶質層５３の再結晶化が、受取基板６０上への移転より前に実施されることに留意されたい。これは、非晶質層の再結晶化が、ドーピングを活性化させるためのＳＰＥ前に高過ぎる温度で熱処理を実施するのを回避するために熱処理の正確な制御が必要であった移転の後に実施される先の代替実施形態とは異なる。
したがって、この新しい代替実施形態では、高すぎる熱バランスを施すべきではなく、活性化された基板が準安定状態にとどまるので、好ましくは４００〜５００℃未満の熱バランスを施せることに気付くであろう。
さらに、この代替実施形態では、接合用に絶縁層を設けることもできる。
（埋込み非晶質層、および多孔質層の形成による点欠陥の除去を用いた代替実施形態）
本発明の第３の実施形態によれば、図５を参照すると、この方法は、シリコンなどの半導体材料で得られた基板６２（図５ａ）上に、弱化多孔質層６１（図５ｂ）を形成するステップを含む。
本発明の第３の実施形態によれば、図５を参照すると、この方法は、シリコンなどの半導体材料で得られた基板６２（図５ａ）上に、弱化多孔質層６１（図５ｂ）を形成するステップを含む。
図５ｃおよび５ｄを参照すると、弱化多孔質層６１上に、エピタキシ６３によって上部結晶質層６４が堆積される。
この方法は、次いで、結晶質層６４の上面から種６５（図５ｅ）を、図５ｆに関する埋込み非晶質層６６を形成するように注入するステップを含む。
種６５は、例えばＳｉでよい。
種６５は、例えばＳｉでよい。
埋込み層６６を得るためには、どんな種６５も実質的に受け取らない領域６７を基板の表面に保持するように、注入パラメータが制御される。
埋込み非晶質層６６を形成した後、基板は、結晶質のままである上層６７、上部結晶質層６７の下にある埋込み非晶質層６６、点欠陥を含む中央結晶質層６８、第１の下部結晶質層６９、弱化多孔質層６１、および第２の下部結晶質層７０を備える、図５ｆに関するいわゆる中間構造６２’を有する。
任意選択で、図５ｇを参照すると、ホウ素および／またはリンなどのドーパント種７１が、非晶質層６６に局所的に、または非晶質層６６内の全プレートに、中間構造６２’の上面を通じて注入される。それによって、非晶質層６６がドープされる。
図５ｈを参照すると、次いで、受取基板７２が、中間構造６２’の上部結晶質層６７上に、任意の適切な手段によって接合される。
図５ｉを参照すると、結晶質層６９または中間構造６２’が、応力を印加することによって多孔質層６１のゾーンにおいて切り離される。
次いで、中間構造６２’の残りの結晶質層６９の上面を、例えば化学的機械的平坦化（ＣＭＰ）タイプの方法によって、ドープ非晶質層６６が中間構造６２’の上層となるまで研磨を続け、それによって、点欠陥を多く含むゾーン６８が除去される。（図５ｉ）。
任意選択で、ドープステップがまだ実施されておらず、かつ最終の高ドープ結晶質構造を得ることが目標である場合、図５ｉに関して、非晶質層６６にホウ素および／またはリンなどのドーパント種７１’が注入される。
再結晶化アニールによって、図５ｉを参照すると、ドープ非晶質層６６が、シード層の役割を果たす結晶質層６７から再結晶化する。この再結晶化アニール中、非晶質層６６に初めに注入されたドーパント種が、さらに活性化される。
再結晶化し、ドーパント種を活性化させるためのこのアニールは、５５０℃から６５０℃で１から２時間実施される低温熱処理である。この再結晶化アニールは、ＥＯＲ欠陥を引き起こす結晶点欠陥が、先に実施された研磨ステップ中に除去されたので、エンドオブレンジタイプの点欠陥が形成されることなく実施されることに気付くであろう。
それによって得られた、図５ｊに示す、下部受取基板７２および上部ドープ結晶質層７３を備える基板は、例えばトランジスタなどのＣＭＯＳ構成要素を収容することができる。
（表面非晶質層、および多孔質層の形成による点欠陥の除去を用いた代替実施形態）
本発明の第４の実施形態によれば、図６を参照すると、この方法は、シリコンなどの半導体材料で得られた基板８２（図６ａ）上に、弱化多孔質層８１（図６ｂ）を形成するステップを含む。
本発明の第４の実施形態によれば、図６を参照すると、この方法は、シリコンなどの半導体材料で得られた基板８２（図６ａ）上に、弱化多孔質層８１（図６ｂ）を形成するステップを含む。
図６ｃおよび６ｄを参照すると、弱化多孔質層８１上に、エピタキシ８３によって上部結晶質層８４が堆積される。
この方法は、次いで、結晶質層８４の上面から種８５（図６ｅ）を、図６ｆに関する表面非晶質層８６を形成するために注入するステップを含む。
種８５は、例えばＳｉでよい。
種８５は、例えばＳｉでよい。
表面非晶質層８６を得るためには、当業者に周知の方法で注入パラメータが制御される。
表面非晶質層８６は、非晶質層を直接堆積させることによって形成することもできることに気付くであろう。
表面非晶質層８６を形成した後、基板は、上部表面非晶質層８６、点欠陥を含む中央結晶質層８７、いわゆる埋込み結晶質層である第１の結晶質層８８、埋込み結晶質層８８の下にある弱化多孔質層８１、および、いわゆる下部結晶質層である第２の結晶質層８９を備える、図６ｆに関するいわゆる中間構造８２’を有する。
任意選択で、図６ｇを参照すると、ホウ素および／またはリンなどのドーパント種９０が、表面非晶質層８６に局所的に、または表面非晶質層８６内の全プレートに、中間構造８２’の上面を通じて注入される。それによって、表面非晶質層８６がドープされる。
再結晶化アニールによって、図６ｈを参照すると、ドープ表面非晶質層８６が、シード層の役割を果たす結晶質層８８から再結晶化する。この再結晶化アニール中、表面非晶質層８６に初めに注入されたドーパント種が、さらに活性化される。
再結晶化し、ドーパント種を活性化させるためのこのアニールは、前述した方法と同じように、５５０℃から６５０℃で１から２時間実施される低温熱処理である。
それによって得られた図６ｈに示す基板は、例えばトランジスタなどのＣＭＯＳ構成要素を収容することができる上部ドープ結晶質層、ＥＯＲタイプの点欠陥を含む中央結晶質層８７、いわゆる埋込み結晶質層である第１の結晶質層８８、埋込み結晶質層８８の下にある弱化多孔質層８１、および、いわゆる下部結晶質層である第２の結晶質層８９を備える。
図６ｉを参照すると、中間構造８２’の上部ドープ結晶質層８６上に、受取基板９１が任意の適切な手段によって接合される。
図６ｉを参照すると、下部結晶質層８９が、応力を印加することによって弱化多孔質層８１で切り離される。
図６ｉを参照すると、下部結晶質層８９が、応力を印加することによって弱化多孔質層８１で切り離される。
次いで、中間構造８２’の残りの結晶質層８８の上面を、例えば化学的機械的平坦化（ＣＭＰ）タイプの方法によって、ドープ結晶質層８６が中間構造８２’の上層になるまで（図６ｊ）研磨を続け、それによって、層８７内にあるＥＯＲ欠陥が除去される。
それによって得られた、図６ｊに示す、下部受取基板９１および上部ドープ結晶質層８６を備える基板は、例えばトランジスタなどのＣＭＯＳ構成要素を収容することができる。
任意選択で、ドープ結晶質層８６の上面を仕上げるための処理を続ける。
任意選択で、ドープ結晶質層８６の上面を仕上げるための処理を続ける。
本発明に従って得られる基板の、非限定的であるが特定の例示的実施形態について、図３を参照して以下に説明する。
（実施例）
図３を参照すると、構造を製作する方法は、シリコンなどの半導体材料で得られた基板１０２（図３ａ）の上面から種１０１、すなわちシリコン（図３ｂ）を、図３ｃに関する埋込み非晶質層１０３を形成するために注入するステップを含む。
図３を参照すると、構造を製作する方法は、シリコンなどの半導体材料で得られた基板１０２（図３ａ）の上面から種１０１、すなわちシリコン（図３ｂ）を、図３ｃに関する埋込み非晶質層１０３を形成するために注入するステップを含む。
埋込み非晶質層１０３を得るためには、基板１０２の表面に領域１０４を保持するために、注入パラメータが制御される。
埋込み非晶質層の特性（深さおよび幅）は、量および注入エネルギーによって完全に調整可能である。Ｓｉ基板を非晶質化するためにそこに注入すべきシリコンの等電種（ｉｓｏ−ｅｌｅｃｔｒｉｃ ｓｐｅｃｉｅｓ）、すなわちＧｅ、ＳｎまたはＳｉ自体を選択した後、エネルギーおよび量を選択すべきである。以下に、これらの特性を確立することができる手順を示す。
最も使用されるモデルは、ＳｔｅｉｎおよびＶｏｏｋにより最初に提案された、臨界エネルギー密度のモデルである（非特許文献２参照）。点欠陥の臨界濃度に達すると、結晶は非晶質状態に自発的に遷移する。欠陥濃度は、ターゲットが受け取る核エネルギー密度に関連する。核衝突における堆積された損傷エネルギー密度の臨界値（Ｅdｃ）が、欠陥の臨界濃度に関連する。結果として、臨界値に達する場合、結晶／非晶質遷移が発生する。このモデルから、結晶／非晶質界面が位置する深さｘを、以下の関係によって推定することが可能である。
量＊Ｅｄ（ｘ）＝Ｅdｃ
量＊Ｅｄ（ｘ）＝Ｅdｃ
臨界エネルギー密度Ｅdｃは、Ｓｉ+イオン、Ｇｅ+イオン、またはＳｎ+イオンを注入することによるＳｉの非晶質化に関して広く調査されている実験パラメータである。例えば、ゲルマニウムの場合、この値は２ｅＶ／ａｔである。ＦＬＯＯＰＳ（登録商標）またはＬＵＰＩＮ（登録商標）などの商用コンピュータによるシミュレーションから、深さｘにおける入射イオンあたりの損傷エネルギー分布（Ｅｄ（ｘ））を得ることが可能である。次いで、所与の注入エネルギーについて、曲線［量＊Ｅｄ（ｘ）］対深さｘをプロットすることによって、非晶質ゾーンの位置を詳細に突き止めることが可能である。
図７のグラフは、１５ｋｅＶ（ａ）、２５ｋｅＶ（ｂ）、５０ｋｅＶ（ｃ）、８０ｋｅＶ（ｄ）、１５０ｋｅＶ（ｅ）でＳｉ基板にＧｅ注入する場合の曲線の一例を示す。臨界損傷エネルギーは、２ｅＶ／ａｔの標準値とする。次いで、これらの曲線によって、非晶質層の特性を提示することが可能である。所与のエネルギー、例えば１５ｋｅＶにおいて、注入されるＧｅの量に応じて、非晶質層が埋め込まれ、または表面上に広がる。前記発明と同様に非晶質層を埋め込むために、注入量は、選択された注入エネルギーに対応する曲線の座標軸ｘ＝０での第１の値よりも少ないままである必要がある。例えば、Ｇｅ+を１５０ｋｅＶ（曲線ｅ）でＳｉに注入する場合、層が埋め込まれるように、注入量は５ｅ１３ａｔ／ｃｍ2未満である必要がある。したがって、３ｅ１３ａｔ／ｃｍ2という量では、表面下約１４０Åから開始して、深さ１０９０Åで終了する非晶質層、すなわち約９５０Åという非晶質層の厚さが得られる。したがって、結晶質構造が、最初の１４０オングストロームにわたって保持される。この結晶被膜は、非晶質層を後に再構築するためのシードとして働く。
埋込み非晶質層１０３を形成した後、支持基板１０２は、結晶質のままである上層１０４、上部結晶質層１０４の下にある埋込み非晶質層１０３、点欠陥を含む中央結晶質層１０５、および下部結晶質層１０６を備える、図３ｃに関するいわゆる中間構造１０２’を有する。こうした点欠陥は、格子間Ｓｉ原子であり、それらは、図２ｃ〜２ｅの層１５の欠陥に相当する。
図３ｄを参照すると、ホウ素および／またはリンなどのドーパント種１０７が、非晶質層１０３に局所的に、または非晶質層１０３内の全プレートに、中間構造１０２’の上面を通じて注入される。
次いで、出版物（非特許文献１参照）に記載のＳｍａｒｔ Ｃｕｔ（商標）法に従って、イオンおよび／またはガス種１０８が、図３ｅに点線として示す埋込み弱化ゾーン１０９を基板内に形成するために、基板の上面を通じて注入される。
ゾーン１０９は、非晶質化中に形成された層１０５の点欠陥の近くに配置される。
この弱化ゾーン１０９は、層１０６内で層１０５の近くに形成され、後に見られるように、層１０６の一部分が切り離されるのを可能にする。
この弱化ゾーン１０９は、層１０６内で層１０５の近くに形成され、後に見られるように、層１０６の一部分が切り離されるのを可能にする。
この弱化注入ステップは、好ましくは、（水素だけ、ヘリウムだけなどを用いた）注入、少なくとも２つの異なる原子種、例えば水素とヘリウム（これらは連続して注入され、ヘリウムが好ましくは水素より前に注入される）の共注入を施すものである。
水素およびヘリウムの注入は、濃度極大点を、上記の実施例では１０９０Åを越えたところに配置するために調整される。水素は、例えば２５ｋｅＶで、１ｅ１６ｃｍ-2という量を用いて注入することができ、それにより濃度極大点が、およそ２５００Åの深さに、すなわち、図８からこれについて分かるように、第２の非晶質／結晶界面から１４１０Å越えたところに配置される。ヘリウムは、約４０ｋｅＶおよび１ｅ１６ｃｍ-2で注入され、それにより濃度極大点が、約２７５０Åの深さに、すなわち、第１の水素注入の濃度極大点から２５０Å越えたところに配置される。材料の割れは、水素のほぼ濃度極大点のところ、すなわち表面下約２５００Åのところの、図８のグラフ上に点線として示す＜＜割れゾーン＞＞において生じる。
図３ｆを参照すると、次いで、中間構造１０２’の上部結晶質層１０４上に、受取基板１１０が任意の適切な手段によって接合される。
図３ｇを参照すると、中間構造１０２’の結晶質層１０６が、Ｓｍａｒｔ Ｃｕｔ（商標）法に従って、熱処理および／または応力印加により、弱化ゾーン１０９において切り離される。
次いで、中間構造１０２’の残りの結晶質層の上面を、例えば化学的機械的平坦化（ＣＭＰ）タイプの方法によって、非晶質層１０３が中間構造１０２’の上層となるまで研磨を続け、それによって、点欠陥を多く含むゾーン１０５が除去される。
研磨ステップは、図８のグラフによれば１７５０Åのシリコンを除去するために、ＣＭＰと呼ばれる周知のメカノケミカルポリシングである。
図３ｈを参照すると、下部受取基板１１０、１４０Åの厚さを有する中央結晶質層１０４、および６１０Åの厚さを有する上部ドープ非晶質層１０３を備える、第１の最終基板が得られる。
非晶質層１０３を形成した直後または第１の最終基板を得た後の、非晶質層１０３をドープするステップ後に実施される再結晶化アニールによって、図３ｉを参照すると、非晶質層１０３が、シード層の役割を果たす結晶質層１０４から再結晶化する。この再結晶化アニール中、非晶質層１０３に初めに注入されたドーパント種が、さらに活性化される。
再結晶化し、ドーパント種を活性化させるためのこのアニールは、５５０℃から６５０℃で１から２時間実施される低温熱処理である。
それによって得られた図３ｉに示す基板は、下部受取基板１１０、および１４０Åの厚さを有する上部ドープ結晶質層１１１を備える。
上記の詳細な各例は、点欠陥が生じた中間構造の層の除去が、中間構造内に形成された弱化ゾーンで切り離すことにより実施される諸実施形態について示すものである。
しかし、それらの例は限定的ではなく、そのような除去は、接合後に中間構造の裏面を、その制御された厚さを例えば、任意の他の既知の形態の機械的および／または化学的エッチングによるものであっても、そのエッチングまたはポリシングにより除去する目的でエッチングすることにより、実施することも可能である。
最後に、全ての層移転パラメータを、とりわけ注入される種、注入エネルギー、および注入量の内容に応じて企図することができ、今述べてきた例が、本発明の適用例に関して決して限定的ではないことが、非常に明白である。
Claims (13)
- 受取基板（４０、６０、７２、９１）上に少なくとも１つの層を備える最終基板を製作する方法であって、
−支持基板（３２、５２、６２、８２）から中間構造（３２’、５２’、６２’、８２’）を形成するステップであって、前記中間構造は、上面、前記上面から前記支持基板への制御された種注入によって得られた非晶質層（３３、５３、６６、８６）、前記種注入のために、前記非晶質層の直下にエンドオブレンジタイプの点欠陥を含む第１の結晶質層（３５、５５、６８、８７）、および、前記中間構造の下部内にある第２の結晶質層（３６、５６、７０、８９）を有するステップと、
−前記非晶質層（３３、５３、６６、８６）を、前記中間構造（３２’、５２’、６２’、８２’）の上面を通じて種を注入することによってドープするステップと、
−前記非晶質層（３３、５３、６６、８６）を再結晶化させる熱処理を施すことによって、前記非晶質層（３３、５３、６６、８６）に注入されたドーパントを活性化するステップと、
−前記中間構造の前記上面に、前記受取基板を接合するステップと、
−前記中間構造の前記第１および第２の結晶質層を除去して、前記非晶質層を前記中間構造の上層とし、前記非晶質層が前記エンドオブレンジタイプの点欠陥を含まないようにするステップと
を含むことを特徴とする方法。 - 前記非晶質層（３３、５３、６６、８６）は、前記中間構造（３２’、５２’、６２’、８２’）の表面に形成されることを特徴とする請求項１に記載の方法。
- 前記非晶質層（３３、５３、６６、８６）は、前記中間構造（３２’、５２’、６２’、８２’）上に形成されることを特徴とする請求項２に記載の方法。
- 前記非晶質層（３３、５３、６６、８６）は、エピタキシャル成長された結晶質層（５３、６４）を堆積させ、続いて前記層（５３、８４）を全体的または部分的に非晶質化することによって形成されることを特徴とする請求項３に記載の方法。
- 前記非晶質層（３３、５３、６６、８６）は、前記中間構造（３２’、５２’、６２’、８２’）内に、前記中間構造（３２’、５２’、６２’、８２’）の上層、いわゆる表面非晶質層（５３、８６）となるように形成されることを特徴とする請求項２に記載の方法。
- 前記非晶質層（３３、５３、６６、８６）は、前記中間構造（３２’、５２’、６２’、８２’）内に、前記中間構造（３２’、５２’、６２’、８２’）の上部内にある第３の結晶質層（３４、６７）の直下にある埋込み層、いわゆる埋込み非晶質層（３３、５３、６６、８６）となるように形成されることを特徴とする請求項２に記載の方法。
- 前記非晶質層（３３、５３、６６、８６）は、前記支持基板（３２、５２、６２、８２）に種を注入することによって得られることを特徴とする請求項５または６に記載の方法。
- 前記熱処理は、５５０から６５０℃で１から２時間実施されることを特徴とする請求項１に記載の方法。
- 点欠陥が生じた前記中間構造（３２’、５２’、６２’、８２’）の前記層（３５、５５、６８、８７）を除去する前記ステップは、前記中間構造（３２’、５２’、６２’、８２’）内に弱化ゾーン（３９、５７、６１、８１）を形成し、次いで応力を印加することによって得られることを特徴とする請求項１乃至８のいずれかに記載の方法。
- 前記非晶質層（３３、５３、６６、８６）の形成中に点欠陥が生じた、前記中間構造（３２’、５２’、６２’、８２’）の前記層（３５、５５、６８、８７）を除去する前記ステップは、
−前記中間構造（３２’、５２’、６２’、８２’）内に埋込み弱化ゾーン（３９、５９）を形成するように、イオンまたはガス種を前記中間構造（３２’、５２’、６２’、８２’）の上層を通じて注入するステップと、
−前記弱化ゾーン（３９、５９）内に割れを生じさせて、前記中間構造（３２’、５２’、６２’、８２’）の上層を切り離すステップと
に従って実施されることを特徴とする請求項９に記載の方法。 - 前記種注入のパラメータは、前記弱化ゾーン（３９、５９）が、前記点欠陥を含む前記層（３５、５５）に配置されるように選択されることを特徴とする請求項１０に記載の方法。
- 前記種注入のパラメータは、前記弱化ゾーン（５９）が、前記点欠陥を含む前記層（５５）の上方に配置されるように選択されることを特徴とする請求項１０に記載の方法。
- 前記種注入のパラメータは、前記弱化ゾーン（３９）が、点欠陥を含む前記層（３５）の下に配置されるように選択されることを特徴とする請求項１０に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0602178A FR2898430B1 (fr) | 2006-03-13 | 2006-03-13 | Procede de realisation d'une structure comprenant au moins une couche mince en materiau amorphe obtenue par epitaxie sur un substrat support et structure obtenue suivant ledit procede |
| FR06/02178 | 2006-03-13 | ||
| PCT/EP2007/052372 WO2007104767A1 (en) | 2006-03-13 | 2007-03-13 | Method for making a structure comprising at least one thin layer in an amorphous material obtained by epitaxy on a supporting substrate and structure obtained according to said method |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2009529800A JP2009529800A (ja) | 2009-08-20 |
| JP2009529800A5 JP2009529800A5 (ja) | 2010-10-14 |
| JP5133908B2 true JP5133908B2 (ja) | 2013-01-30 |
Family
ID=37103175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008558811A Active JP5133908B2 (ja) | 2006-03-13 | 2007-03-13 | エピタキシによって支持基板上に得られる、非晶質材料の少なくとも１層の薄層を備える構造を製作する方法、およびその方法により得られた構造 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US7585749B2 (ja) |
| EP (1) | EP2005466B1 (ja) |
| JP (1) | JP5133908B2 (ja) |
| KR (1) | KR101015159B1 (ja) |
| CN (1) | CN101421837B (ja) |
| FR (1) | FR2898430B1 (ja) |
| WO (1) | WO2007104767A1 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102007052626B4 (de) | 2007-11-05 | 2018-05-30 | Robert Bosch Gmbh | Verfahren zur Herstellung von porösen Strukturen in auf Silizium basierenden Halbleiterstrukturen |
| US7855128B2 (en) * | 2008-05-28 | 2010-12-21 | Sarnoff Corporation | Back-illuminated imager using ultra-thin silicon on insulator substrates |
| FR2935067B1 (fr) | 2008-08-14 | 2011-02-25 | Commissariat Energie Atomique | Procede de fabrication d'une structure semi-conductrice plan de masse enterre |
| EP2200084A1 (en) * | 2008-12-22 | 2010-06-23 | S.O.I. TEC Silicon | Method of fabricating a back-illuminated image sensor |
| US20100216295A1 (en) * | 2009-02-24 | 2010-08-26 | Alex Usenko | Semiconductor on insulator made using improved defect healing process |
| JP2012033750A (ja) * | 2010-07-30 | 2012-02-16 | Toshiba Corp | 半導体装置及びその製造方法 |
| FR2978603B1 (fr) | 2011-07-28 | 2013-08-23 | Soitec Silicon On Insulator | Procede de transfert d'une couche semi-conductrice monocristalline sur un substrat support |
| US8669135B2 (en) | 2012-08-10 | 2014-03-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for fabricating a 3D image sensor structure |
| US9490201B2 (en) * | 2013-03-13 | 2016-11-08 | Intel Corporation | Methods of forming under device interconnect structures |
| US9111996B2 (en) * | 2013-10-16 | 2015-08-18 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor-on-insulator structure and method of fabricating the same |
| US9385022B2 (en) * | 2014-05-21 | 2016-07-05 | Globalfoundries Inc. | Silicon waveguide on bulk silicon substrate and methods of forming |
| WO2016006663A1 (ja) * | 2014-07-10 | 2016-01-14 | 株式会社豊田自動織機 | 半導体基板および半導体基板の製造方法 |
| KR102365963B1 (ko) | 2015-06-23 | 2022-02-23 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이의 제조 방법 및 이를 갖는 액정 표시 장치 |
| FR3045934B1 (fr) * | 2015-12-22 | 2018-02-16 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de fabrication d’un empilement de dispositifs electroniques |
| FR3045935B1 (fr) | 2015-12-22 | 2018-02-16 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de fabrication d’un empilement de dispositifs electroniques. |
| FR3051971B1 (fr) * | 2016-05-30 | 2019-12-13 | Soitec | Procede de fabrication d'une structure semi-conductrice comprenant un interposeur |
| FR3077924B1 (fr) * | 2018-02-13 | 2020-01-17 | Soitec | Structure demontable et procede de demontage utilisant ladite structure |
| US11018229B2 (en) * | 2018-09-05 | 2021-05-25 | Micron Technology, Inc. | Methods of forming semiconductor structures |
| US10790145B2 (en) | 2018-09-05 | 2020-09-29 | Micron Technology, Inc. | Methods of forming crystallized materials from amorphous materials |
| FR3091620B1 (fr) * | 2019-01-07 | 2021-01-29 | Commissariat Energie Atomique | Procédé de transfert de couche avec réduction localisée d’une capacité à initier une fracture |
| US12009252B2 (en) * | 2021-04-05 | 2024-06-11 | Alexander Yuri Usenko | Method of making a silicon on insulator wafer |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05251292A (ja) * | 1992-03-06 | 1993-09-28 | Nec Corp | 半導体装置の製造方法 |
| JPH07231073A (ja) * | 1994-02-17 | 1995-08-29 | Canon Inc | 半導体基板及びその製造方法 |
| JPH07283381A (ja) * | 1994-04-08 | 1995-10-27 | Canon Inc | 貼合わせ半導体基体の製造方法 |
| JP3257624B2 (ja) * | 1996-11-15 | 2002-02-18 | キヤノン株式会社 | 半導体部材の製造方法 |
| JPH1174209A (ja) * | 1997-08-27 | 1999-03-16 | Denso Corp | 半導体基板の製造方法 |
| EP1039513A3 (en) * | 1999-03-26 | 2008-11-26 | Canon Kabushiki Kaisha | Method of producing a SOI wafer |
| US6333217B1 (en) * | 1999-05-14 | 2001-12-25 | Matsushita Electric Industrial Co., Ltd. | Method of forming MOSFET with channel, extension and pocket implants |
| EP1212787B1 (en) * | 1999-08-10 | 2014-10-08 | Silicon Genesis Corporation | A cleaving process to fabricate multilayered substrates using low implantation doses |
| US7183177B2 (en) * | 2000-08-11 | 2007-02-27 | Applied Materials, Inc. | Silicon-on-insulator wafer transfer method using surface activation plasma immersion ion implantation for wafer-to-wafer adhesion enhancement |
| JP2002305293A (ja) * | 2001-04-06 | 2002-10-18 | Canon Inc | 半導体部材の製造方法及び半導体装置の製造方法 |
| US20050026432A1 (en) * | 2001-04-17 | 2005-02-03 | Atwater Harry A. | Wafer bonded epitaxial templates for silicon heterostructures |
| US6696352B1 (en) * | 2001-09-11 | 2004-02-24 | Silicon Wafer Technologies, Inc. | Method of manufacture of a multi-layered substrate with a thin single crystalline layer and a versatile sacrificial layer |
| US20030096490A1 (en) * | 2001-11-16 | 2003-05-22 | John Borland | Method of forming ultra shallow junctions |
| ITTO20011129A1 (it) * | 2001-12-04 | 2003-06-04 | Infm Istituto Naz Per La Fisi | Metodo per la soppressione della diffusione anomala transiente di droganti in silicio. |
| US6995430B2 (en) * | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
| US6638872B1 (en) * | 2002-09-26 | 2003-10-28 | Motorola, Inc. | Integration of monocrystalline oxide devices with fully depleted CMOS on non-silicon substrates |
| US20040262686A1 (en) * | 2003-06-26 | 2004-12-30 | Mohamad Shaheen | Layer transfer technique |
| US7109099B2 (en) * | 2003-10-17 | 2006-09-19 | Chartered Semiconductor Manufacturing Ltd. | End of range (EOR) secondary defect engineering using substitutional carbon doping |
-
2006
- 2006-03-13 FR FR0602178A patent/FR2898430B1/fr active Active
- 2006-08-14 US US11/504,256 patent/US7585749B2/en active Active
-
2007
- 2007-03-13 WO PCT/EP2007/052372 patent/WO2007104767A1/en active Application Filing
- 2007-03-13 EP EP07726870.4A patent/EP2005466B1/en active Active
- 2007-03-13 CN CN2007800089418A patent/CN101421837B/zh active Active
- 2007-03-13 JP JP2008558811A patent/JP5133908B2/ja active Active
- 2007-03-13 KR KR1020087021287A patent/KR101015159B1/ko active IP Right Grant
-
2009
- 2009-08-04 US US12/535,056 patent/US8212249B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US7585749B2 (en) | 2009-09-08 |
| EP2005466A1 (en) | 2008-12-24 |
| WO2007104767A1 (en) | 2007-09-20 |
| KR20080100222A (ko) | 2008-11-14 |
| JP2009529800A (ja) | 2009-08-20 |
| CN101421837A (zh) | 2009-04-29 |
| FR2898430A1 (fr) | 2007-09-14 |
| FR2898430B1 (fr) | 2008-06-06 |
| US20070210307A1 (en) | 2007-09-13 |
| EP2005466B1 (en) | 2013-07-17 |
| US20100044706A1 (en) | 2010-02-25 |
| CN101421837B (zh) | 2011-06-15 |
| US8212249B2 (en) | 2012-07-03 |
| KR101015159B1 (ko) | 2011-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5133908B2 (ja) | エピタキシによって支持基板上に得られる、非晶質材料の少なくとも１層の薄層を備える構造を製作する方法、およびその方法により得られた構造 | |
| CN102903664B (zh) | 将单晶半导体层转移到支承衬底上的方法 | |
| CN100419135C (zh) | 低缺陷密度的改变取向的Si及其产品 | |
| KR100614860B1 (ko) | 원하는 기판 상에 단결정 물질의 박막을 전달하는 방법 | |
| US7060585B1 (en) | Hybrid orientation substrates by in-place bonding and amorphization/templated recrystallization | |
| CN103946970B (zh) | 限制缺陷形成的制备异质结构的工艺 | |
| TW200807571A (en) | Ion implantation combined with in situ or ex situ heat treatment for improved field effect transistors | |
| US7833877B2 (en) | Method for producing a semiconductor substrate | |
| US6995075B1 (en) | Process for forming a fragile layer inside of a single crystalline substrate | |
| US20110165758A1 (en) | Method for making a structure comprising a step for implanting ions in order to stabilize the adhesive bonding interface | |
| CN107146758B (zh) | 带有载流子俘获中心的衬底的制备方法 | |
| JP2005268792A (ja) | 半導体デバイス製造方法、半導体デバイス、および装置 | |
| US7799651B2 (en) | Method of treating interface defects in a substrate | |
| TWI842398B (zh) | 絕緣體上半導體型多層結構之製造方法 | |
| US20240030061A1 (en) | Donor substrate for the transfer of a thin layer and associated transfer method | |
| JP2511461B2 (ja) | 半導体基板の製造方法 | |
| TW202345408A (zh) | 具有再結晶及活化摻雜物之共同化步驟的用於製造3d電路之方法 | |
| KR20110123963A (ko) | 기판 제조 방법 | |
| JPH10242056A (ja) | 結晶性薄膜成膜方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100826 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120329 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120627 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121102 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5133908 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |