DE102007052626B4 - Verfahren zur Herstellung von porösen Strukturen in auf Silizium basierenden Halbleiterstrukturen - Google Patents

Verfahren zur Herstellung von porösen Strukturen in auf Silizium basierenden Halbleiterstrukturen Download PDF

Info

Publication number
DE102007052626B4
DE102007052626B4 DE102007052626.3A DE102007052626A DE102007052626B4 DE 102007052626 B4 DE102007052626 B4 DE 102007052626B4 DE 102007052626 A DE102007052626 A DE 102007052626A DE 102007052626 B4 DE102007052626 B4 DE 102007052626B4
Authority
DE
Germany
Prior art keywords
silicon
germanium
layer
structures
based layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007052626.3A
Other languages
English (en)
Other versions
DE102007052626A1 (de
Inventor
Christina Leinenbach
Franz Laermer
Tino Fuchs
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102007052626.3A priority Critical patent/DE102007052626B4/de
Publication of DE102007052626A1 publication Critical patent/DE102007052626A1/de
Application granted granted Critical
Publication of DE102007052626B4 publication Critical patent/DE102007052626B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Abstract

Verfahren zur Herstellung von porösen Strukturen (6) in auf Silizium basierenden Halbleiterstrukturen umfassend die folgenden Schritte:a) Einbringen von Germanium in eine auf Silizium basierende Schicht (3) eines Halbleitersubstrats (1),b) Herauslösen des eingebrachten Germaniums oder eines aus Siliziumatomen und Germaniumatomen gebildeten Gerüsts von SiGe aus der auf Silizium basierenden Schicht (3) durch trockenchemisches Ätzen, wobei poröse Strukturen (6) in der auf Silizium basierenden Schicht (3) ausgebildet werden.

Description

  • Stand der Technik
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung poröser Strukturen in auf Silizium basierenden Halbleiterstrukturen.
  • Poröses Silizium zeichnet sich vor allem durch eine große innere Oberfläche aus, und weist dadurch wesentlich andere chemische und physikalische Eigenschaften und Verwendungsmöglichkeiten auf. Zur Erzeugung von porösem Silizium (Si) wird vielfach eine elektrochemische Reaktion zwischen einem Flusssäure (HF)-Elektrolyten und Silizium eingesetzt, mittels der eine poröse, schwammartige Struktur in dem Silizium, beispielsweise im Bereich der Oberfläche eines Siliziumwafers, erzeugt wird.
  • Die US 2007/0210307 A1 offenbart Verfahren zur Herstellung einer Materialschicht auf einem Substrat und daraus geformte Strukturen. Die US 2005/0260832 A1 offenbart polykristalline SiGe-Übergänge für fortschrittliche Vorrichtungen. Die DE 102005047081 A1 offenbart ein Verfahren zum beschleunigten Ätzen von Silizium.
  • Zur elektrochemischen Porosifizierung von Silizium muss die zu porosifizierende Si-Schicht bzw. das Schichtsystem ausreichend hoch leitfähig sein. Außerdem ist für eine präzise Prozessführung in der Regel eine elektrische Kontaktierung des Wafers oder der zu anodisierenden Zonen der Waferoberfläche notwendig, da die Anodisierung ein elektrochemischer Prozess ist. Die Notwendigkeit der elektrischen Kontaktierung erfordert entweder Ätzdosen, um die in der Regel metallisierte Waferrückseite mit einem elektrischen (Feder-)Kontakt geschützt vor der Flusssäure zur Stromzufuhr in Berührung zu bringen, oder es werden spezielle Waferhalterungen vorgesehen, um eine in der Regel hoch Bor-dotierte Waferrückseite über den HF-Elektrolyten elektrisch anzuschließen. Diese Maßnahmen stellen einen erheblichen Aufwand dar und schränken das Applikationsspektrum der Technologie erheblich ein.
  • Darüber hinaus ist der elektrochemische Prozess zur Herstellung von porösem Silizium in hohem Masse dotierungsabhängig. Die Ergebnisse hängen sowohl vom Dotierstofftyp als auch von Dotierstoffkonzentrationen ab, was vorteilhaft beim sogenannten dotierungsselektiven Anodisieren ausgenutzt werden kann. Es ist allerdings schwierig oder nicht möglich, Schichtfolgen mit unterschiedlicher Dotierung, beispielsweise nach Dotierstoff-Typ und -Konzentration, hinsichtlich ihrer porösen Eigenschaften unabhängig von ihrer Dotierung zu prozessieren.
  • Des Weiteren entstehen in diesem Prozess Nachteile dadurch, dass das Ätzmittel Flusssäure (HF) in flüssigem Zustand vorliegt. In Folge dessen ist die kleinstmögliche Porengröße limitiert durch die Oberflächenspannung des flüssigen Mediums. Diese muss gegebenenfalls durch so genannte Entspanner oder Weichmacher reduziert werden.
  • Offenbarung der Erfindung
  • Das erfindungsgemäße Verfahren zur Herstellung von porösen Strukturen in auf Silizium basierenden Halbleiterstrukturen hat den Vorteil, dass trockenchemische Ätzverfahren anwendbar sind.
  • Dies wird erfindungsgemäß dadurch erreicht, dass das Verfahren die folgenden Schritte umfasst:
    1. a) Einbringen von Germanium in eine auf Silizium basierende Schicht eines Halbleitersubstrats,
    2. b) Herauslösen des eingebrachten Germaniums oder eines aus Siliziumatomen und Germaniumatomen gebildeten Gerüsts von SiGe aus der auf Silizium basierenden Schicht durch trockenchemisches Ätzen, wobei poröse Strukturen in der auf Silizium basierenden Schicht ausgebildet werden.
  • In vorteilhafter Weise ist eine selektive Porosifizierung von auf Silizium basierenden Schichten möglich, ohne dass elektrisch hochleitfähige Materialien notwendig sind.
  • Das erfindungsgemäße Verfahren benötigt weiterhin in vorteilhafter Weise keine elektrische Kontaktierung des Halbleiters durch Ätzdosen oder besondere Waferhaltevorrichtungen in Verbindung mit metallisierten und/oder hoch Bor-dotierten Waferrückseiten.
  • Ein weiterer Vorteil liegt darin, dass die Porengröße nicht durch die Oberflächenspannung eines flüssigen Mediums begrenzt ist.
  • Weiterhin ist von Vorteil, dass das erfindungsgemäße Verfahren nahezu unabhängig ist von Dotierstofftyp und Dotierstoffkonzentration. Somit ist das erfindungsgemäße Verfahren insbesondere zur Prozessierung von Schichtfolgen von unterschiedlichem Dotierungstyp und Dotierungskonzentration verwendbar.
  • Ein anderer Vorteil besteht weiterhin darin, dass beispielsweise Sensoren mit beliebiger Stapelung leitfähiger und nicht leitfähiger Schichten porosifizierbar sind, da zur Porosifizierung keine durchgehende Leitfähigkeit in die Tiefe bestehen muss.
  • Insbesondere ermöglicht das erfindungsgemäße Verfahren in einem Ausführungsbeispiel eine Porosifizierung von polykristallinem Silizium und auf Silizium basierenden Schichten unter Ausnutzen der Korngrenzendiffusion von Germanium in eine auf Silizium basierende Schicht.
  • Ausführungsbeispiel
  • Figurenliste
  • Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden in der nachfolgenden Beschreibung näher erläutert. Hierbei zeigt:
    • 1a und 1b schematische Querschnittansichten der wesentlichen Herstellungsschritte von porösen Strukturen in auf Silizium basierenden Halbleiterstrukturen gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung.
  • Beschreibung der Ausführungsbeispiele
  • Das erfindungsgemäße Verfahren wird zunächst beispielhaft an einem Herstellungsverfahren poröser Strukturen in auf Silizium basierenden Halbleiterstrukturen mittels Korngrenzendiffusion gemäß den 1a und 1b beschrieben.
  • Zur Herstellung des in der 1a gezeigten Schichtsystems wurde auf ein Siliziumsubstrat 1 zunächst eine erste Schicht eines Dielektrikums 2 abgeschieden. Das Dielektrikum 2 kann ein übliches thermisches Isolationsoxid sein, ein bevorzugtes Dielektrikum 2 ist Siliziumdioxid. Für das Abscheiden dieser Schicht können aus der Halbleitertechnik bekannte Abscheideprozesse verwendet werden. In diesem Ausführungsbeispiel lag das Silizium als Siliziumsubstrat vor, jedoch kann vorgesehen sein, dass Silizium als Schicht auf einem Substrat vorliegt. Üblicherweise ist das Substrat während des Verfahrens in einer üblichen Prozesskammer positioniert.
  • Auf die Schicht des Dielektrikums 2 wurde eine polykristalline Siliziumschicht 3 aufgebracht. Auf einen Bereich der polykristallinen Siliziumschicht 3 wurde eine polykristalline Germaniumschicht 4 aufgebracht.
  • In einem nachfolgenden Verfahrensschritt erfolgte das Einbringen von Germanium aus der polykristallinen Germaniumschicht 4 in die polykristalline Siliziumschicht 3 durch Korngrenzendiffusion. Liegen, beispielsweise in einer polykristallinen Siliziumschicht, Korngrenzen vor, kann eine Diffusion überwiegend über die Korngrenzen stattfinden. In einem Schichtsystem umfassend eine polykristalline Siliziumschicht 3 und eine darüber angeordnete polykristalline Germaniumschicht 4 kann durch entsprechende Bereitstellung von Energie, beispielsweise mittels hoher Temperaturen, in den Figuren dargestellt durch wellenförmige Pfeile, eine Diffusion des Germaniums aus der Germaniumschicht 4 in den darunter liegenden Bereich der polykristallinen Siliziumschicht 3 über die Korngrenzen ausgelöst werden, wodurch die Korngrenzen dieses Bereichs der polykristallinen Siliziumschicht 3 mit Germanium belegt werden und sich ein Korngrenzengerüst bestehend aus SiGe bildet. Weiterhin wurde an der Oberfläche der polykristallinen Germaniumschicht 4 eine Schicht eines Dielektrikums 5 ausgebildet. Anschließend können die Germaniumschicht 4 und die Schicht des Dielektrikums 5 entfernt werden.
  • In einem nachfolgenden Schritt wurde das Silizium und Germanium enthaltende Korngrenzengerüst aus der polykristallinen Siliziumschicht 3 durch trockenchemisches Ätzen herausgelöst, wie in 1b dargestellt, wobei ein porosifizierter Bereich 6 in der polykristallinen Siliziumschicht 3 ausgebildet wurde. Ein bevorzugtes Ätzgas ist ClF3.
  • Von Vorteil bei dem in den 1a und 1b dargestellten Verfahren ist insbesondere, dass durch trockenchemisches Ätzen mit ClF3 das Silizium und Germanium enthaltende Korngrenzengerüst selektiv gegenüber dem verbleibenden Silizium der polykristallinen Siliziumschicht 3 herausgelöst werden kann und eine Siliziumstruktur zurückbleibt.
  • Bevorzugte Ausgestaltungen des erfindungsgemäßen Verfahrens sind mit den nachgeordneten Patentansprüchen beansprucht und werden nachfolgend näher erläutert.
  • Germanium kann in eine auf Silizium basierende Schicht mittels Implantation oder Korngrenzendiffusion, wobei ein Silizium und Germanium enthaltendes Gerüst, z.B. Korngrenzengerüst von SiGe, ausgebildet wird, eingebracht werden. Die auf Silizium basierende Schicht ist eine polykristalline poröse Siliziumschicht.
  • Insbesondere bei einer Kombination polykristalliner Siliziumschichten mit germaniumhaltigen Schichtsystemen ist der Effekt der Korngrenzendiffusion gezielt nutzbar. Sind Korngrenzen in einer polykristallinen Siliziumschicht enthalten, kann eine Diffusion des Germaniums überwiegend über die Korngrenzen stattfinden. Hierbei werden die Korngrenzen mit Germanium belegt und es bildet sich ein Silizium und Germanium enthaltendes Korngrenzengerüst aus.
  • Durch trockenchemisches Ätzen beispielsweise mit ClF3 ist das Silizium und Germanium enthaltende Korngrenzengerüst selektiv gegenüber dem verbleibenden Silizium der polykristallinen Siliziumschicht herauslösbar, wobei eine porendurchsetzte, d.h. poröse Siliziumstruktur zurückbleibt.
  • Von Vorteil ist hierbei, dass zur Aktivierung der Diffusion lediglich die Wanderungsenthalpie der Germaniumatome aufgebracht werden muss. Eine Diffusion von Germanium entlang der Korngrenzen kann bereits durch nicht zu hohe Temperaturen ausgelöst werden. Es ist bevorzugt, dass die Diffusionsparameter wie vor allem die Temperatur derart gewählt werden, dass keine oder nur geringe Korndiffusion stattfindet und größtenteils die Korngrenzen mit Germanium belegt werden, wo sich in Abhängigkeit von Temperatur und Prozesszeit ein Korngrenzengerüst von Silizium- und Germaniumatomen (SiGe) ausbildet.
  • Alternativ sind auch einkristalline Siliziumschichten verwendbar. Dann kann bevorzugt eine punktförmige Ge-Quelle eingesetzt werden, die eine gewisse Eindringtiefe von Germanium in die auf Silizium basierende Schicht ermöglicht. Von dieser Eindringposition aus kann sich das Germanium in alle Richtungen ausbreiten und gibt so die späteren Poren vor. Diese Vorgehensweise kann noch kombiniert werden mit Definieren („Schreibvorgang“) von Ge-Strukturen oder Ge-Linien durch eine Ge-Implantation.
  • In weiter bevorzugten Ausführungsformen wird Germanium mittels Implantation in eine einkristalline Siliziumschicht eingebracht. Ein Einbringen von Germanium mittels Implantation in einkristalline Siliziumschichten kann den Vorteil zur Verfügung stellen, dass auch einkristalline Siliziumschichten mittels trockenchemischem Ätzen insbesondere unter Verwendung von ClF3 als Ätzgas porosifizierbar sind.
  • In weiterhin bevorzugten Ausführungsformen des erfindungsgemäßen Verfahrens bringt man Germanium aus einer auf Germanium basierenden Schicht, vorzugsweise einer Germaniumschicht, bevorzugt einer polykristallinen Germaniumschicht, in die auf Silizium basierende Schicht ein.
  • In bevorzugten Ausführungsformen des erfindungsgemäßen Verfahrens führt man das trockenchemische Ätzen mittels eines Ätzgases ausgewählt aus der Gruppe umfassend ClF3, ClF5 und/oder BrF3 durch. Ein besonders bevorzugtes Ätzgas ist ClF3.
  • In bevorzugten Ausführungsformen ist die Silizium-Schicht eine polykristalline Siliziumschichte oder eine EpiPolysilizium-Schicht. Eine „EpiPolysilizium-Schicht“ bezeichnet hierbei eine epitaktisch abgeschiedene polykristalline Silizium-Schicht.
  • Eine polykristalline Siliziumschicht oder eine EpiPolysilizium-Schicht kann den Vorteil zur Verfügung stellen, dass die Diffusionsgeschwindigkeit von Germanium in polykristallinen Siliziumschichten besonders groß ist, da polykristalline Materialien Korngrenzen besitzen, die eine besonders schnelle Ausbreitung des Germaniums entlang der Korngrenzen und die Ausbildung eines Korngrenzengerüsts von SixGe(1-x) ermöglichen.
  • Poröse Strukturen in auf Silizium basierenden Halbleiterstrukturen können gemäß dem erfindungsgemäßen Verfahren hergestellt werden.
  • Grundsätzlich sind die porösen Strukturen für alle Anwendungen geeignet, die poröse Strukturen auf Siliziumhalbleitern oder in Siliziumschichtsystemen erfordern. Insbesondere sind die Strukturen für Anwendungen auf dem Gebiet der auf semipermeablen Membranen basierenden Systeme geeignet. Eine weitere bevorzugte Verwendungen der porösen Strukturen sind kapazitive Drucksensoren und Mikrofone.

Claims (7)

  1. Verfahren zur Herstellung von porösen Strukturen (6) in auf Silizium basierenden Halbleiterstrukturen umfassend die folgenden Schritte: a) Einbringen von Germanium in eine auf Silizium basierende Schicht (3) eines Halbleitersubstrats (1), b) Herauslösen des eingebrachten Germaniums oder eines aus Siliziumatomen und Germaniumatomen gebildeten Gerüsts von SiGe aus der auf Silizium basierenden Schicht (3) durch trockenchemisches Ätzen, wobei poröse Strukturen (6) in der auf Silizium basierenden Schicht (3) ausgebildet werden.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Einbringen von Germanium in eine auf Silizium basierende Schicht (3) eines Halbleitersubstrats (1) mittels Implantation oder Korngrenzendiffusion durchgeführt wird.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die auf Silizium basierende Schicht (3) eine einkristalline Schicht ist.
  4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die auf Silizium basierende Schicht (3) eine polykristalline Siliziumschicht oder eine epitaktisch abgeschiedene polykristalline Siliziumschicht ist.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass Germanium mittels Korngrenzendiffusion in eine polykristalline Siliziumschicht eingebracht wird, wobei ein Silizium und Germanium enthaltendes Korngrenzengerüst ausgebildet wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass man Germanium aus einer auf Germanium basierenden Schicht, vorzugsweise einer Germaniumschicht, bevorzugt einer polykristallinen Germaniumschicht (4), in die auf Silizium basierende Schicht (3) einbringt.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass man das trockenchemische Ätzen mittels eines Ätzgases ausgewählt aus der Gruppe umfassend ClF3, ClF5 und/oder BrF3 durchführt.
DE102007052626.3A 2007-11-05 2007-11-05 Verfahren zur Herstellung von porösen Strukturen in auf Silizium basierenden Halbleiterstrukturen Expired - Fee Related DE102007052626B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102007052626.3A DE102007052626B4 (de) 2007-11-05 2007-11-05 Verfahren zur Herstellung von porösen Strukturen in auf Silizium basierenden Halbleiterstrukturen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007052626.3A DE102007052626B4 (de) 2007-11-05 2007-11-05 Verfahren zur Herstellung von porösen Strukturen in auf Silizium basierenden Halbleiterstrukturen

Publications (2)

Publication Number Publication Date
DE102007052626A1 DE102007052626A1 (de) 2009-05-07
DE102007052626B4 true DE102007052626B4 (de) 2018-05-30

Family

ID=40514368

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007052626.3A Expired - Fee Related DE102007052626B4 (de) 2007-11-05 2007-11-05 Verfahren zur Herstellung von porösen Strukturen in auf Silizium basierenden Halbleiterstrukturen

Country Status (1)

Country Link
DE (1) DE102007052626B4 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050260832A1 (en) 2004-05-21 2005-11-24 Chan Kevin K Polycrystalline SiGe junctions for advanced devices
DE102005047081A1 (de) 2005-09-30 2007-04-05 Robert Bosch Gmbh Verfahren zum beschleunigten Ätzen von Silizium
US20070210307A1 (en) 2006-03-13 2007-09-13 Xavier Hebras Methods of forming a layer of material on a substrate and structures formed therefrom

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050260832A1 (en) 2004-05-21 2005-11-24 Chan Kevin K Polycrystalline SiGe junctions for advanced devices
DE102005047081A1 (de) 2005-09-30 2007-04-05 Robert Bosch Gmbh Verfahren zum beschleunigten Ätzen von Silizium
US20070210307A1 (en) 2006-03-13 2007-09-13 Xavier Hebras Methods of forming a layer of material on a substrate and structures formed therefrom

Also Published As

Publication number Publication date
DE102007052626A1 (de) 2009-05-07

Similar Documents

Publication Publication Date Title
DE60036286T2 (de) Oberflächenbehandlung eines soi substrats mittels eines epitaxie-verfahrens
DE112006002055B4 (de) Verfahren zur Herstellung eines verspannten MOS-Bauelements
DE102008051494A1 (de) SOI-Substrate mit einer feinen vergrabenen Isolationsschicht
DE102014210406B4 (de) Verfahren zur Herstellung eines Transistors mit einem verspannten Kanalgebiet
DE102017118860B4 (de) Herstellungsverfahren für einen Dünnfilm
DE102008010110A1 (de) Feldeffekttransistor-Anordnung und Verfahren zum Herstellen einer Feldeffekttransistor-Anordnung
DE112012004560T5 (de) Mikroelektromechanische Vorrichtung mit vergrabenen leitfähigen Bereichen sowie Verfahren zum Herstellen derselben
DE102011005718B4 (de) Verfahren zum Verringern der Äquivalenzdicke von Dielektriika mit großem ε in Feldeffekttranistoren durch Ausführen eines Ausheizprozesses bei geringer Temperatur
DE102014107105A1 (de) Verfahren zur verarbeitung eines trägers und eine elektronische komponente
DE102009055438B4 (de) Höhere Integrität einer Gateelektrodenstruktur durch Anwenden eines Opferabstandshalters für die Deckschichtabtragung
EP2491577B1 (de) Verfahren zum ausbilden eines dotierstoffprofils
DE102011080438B3 (de) Herstellverfahren für einen N-Kanaltransistor mit einer Metallgateelektrodenstruktur mit großem ε und einem reduzierten Reihenwiderstand durch epitaktisch hergestelltes Halbleitermaterial in den Drain- und Sourcebereichen und N-Kanaltransistor
DE102007052626B4 (de) Verfahren zur Herstellung von porösen Strukturen in auf Silizium basierenden Halbleiterstrukturen
DE10161202C1 (de) Verfahren zur Reduktion der Dicke eines Silizium-Substrates
DE10323559A1 (de) Mikromechanische Vorrichtung, Drucksensor und Verfahren
EP1852901B1 (de) Verfahren zur Herstellung einer Schichtenstruktur
DE102011088010A1 (de) Metallgatestruktur mit großem ε
DE112011100445T5 (de) Schichttransfer unter Verwendung einer mit Bor dotierten SiGe-Schicht
DE10143936A1 (de) Verfahren zur Bildung eines SOI-Substrats, vertikaler Transistor und Speicherzelle mit vertikalem Transistor
DE102015117176B4 (de) Verfahren zum Bearbeiten eines Trägers
WO2017121535A1 (de) Verfahren zum herstellen eines mehrschichtigen mems-bauelements und entsprechendes mehrschichtiges mems-bauelement
DE102007001130B4 (de) Verfahren zum Herstellen einer Durchkontaktierung in einer Schicht und Anordnung mit einer Schicht mit Durchkontaktierung
EP1306348B1 (de) Verfahren zur Herstellung einer Membransensoreinheit sowie Membransensoreinheit
DE102006030268A1 (de) Verfahren zum Verringern einer Rauigkeit einer Halbleiteroberfläche
DE102008048498A1 (de) Verfahren zum Herstellen eines Halbleiterbauelementes, insbesondere einer Solarzelle, auf Basis einer Siliziumdünnschicht

Legal Events

Date Code Title Description
R012 Request for examination validly filed

Effective date: 20140526

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee