DE1296266B - Verfahren zum elektrischen isolieren von einkristallinen bereichen in einer integrierten halbleiterschaltung - Google Patents

Verfahren zum elektrischen isolieren von einkristallinen bereichen in einer integrierten halbleiterschaltung

Info

Publication number
DE1296266B
DE1296266B DE19651296266 DE1296266A DE1296266B DE 1296266 B DE1296266 B DE 1296266B DE 19651296266 DE19651296266 DE 19651296266 DE 1296266 A DE1296266 A DE 1296266A DE 1296266 B DE1296266 B DE 1296266B
Authority
DE
Germany
Prior art keywords
layer
semiconductor
semiconductor substrate
monocrystalline
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19651296266
Other languages
English (en)
Other versions
DE1296266C2 (de
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Application granted granted Critical
Publication of DE1296266C2 publication Critical patent/DE1296266C2/de
Publication of DE1296266B publication Critical patent/DE1296266B/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/969—Simultaneous formation of monocrystalline and polycrystalline regions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)

Description

wurden Isolierstoffe bekannt, die auch ein ober- 40 Halbleiterelemente zur Herstellung der gewünschten
flächliches Eindringen von Verunreinigungen ver- Baugruppe.
hindern.
Ein bekanntes Isolierverfahren läuft in folgender Weise ab. Ausgangsprodukt ist ein aus Silizium-Einkristall geschnittenes Plättchen. In die Oberfläche dieses — gegebenenfalls durch Diffusion vordotierten — Plättchens werden spiegelbildlich nach dem Muster des Schaltungsentwurfs Gräben eingeätzt. Danach läßt man die Oberfläche einschließlich der Grabenwände oxydieren, bis eine 1 bis 5μΐη dicke Schicht Siliziumdioxyd (SiO2) entsteht. Auf diese Schicht wird in einem Induktionsofen Silizium polykristallin aufgebracht. Durch Drehen des Blocks vertauscht man nun Ober- und Unterseite, um dann
die—jetzt obenliegende — Einkristallage abzuschlei- 55 liumarsenidsubstrats).
fen. Wenn das Siliziumdioxyd in den ursprünglichen Vor der genauen Erläuterung des Verfahrens nach
Gräben freikommt, enthält der verbleibende Block der Erfindung sei zunächst an Hand der F i g. 1 bis 9 kleine Wannen aus isolierendem Siliziumdioxyd, in zur Erleichterung des Verständnisses ein typisches die Reste des Einkristalls gebettet sind. Diese Kristall- Verfahren zur elektrischen Isolation entsprechend der reste kann man in gewohnter Weise integriert zu 60 bisher üblichen Technik erläutert. Bei diesem beseparaten Schaltelementen oder -stufen ausbilden. kannten Verfahren wird zunächst ein Subtrat 1, bei-
Bei diesen Baugruppen ist zwar im Hinblick auf spielsweise aus η-leitendem Silizium vorbereitet; dann die vollständige Isolation der einzelnen Halbleiter- läßt man auf diesem Substrat 1 eine Siliziumschicht 2 elemente kein Ableitstrom vorhanden; die Herstellung des gleichen Leitfähigkeitstyps mit einem geringeren derartiger Baugruppen ist jedoch außerordentlich 65 spezifischen Widerstand als der des Substrats epitakkompliziert und weist zudem den Nachteil einer tisch wachsen; schließlich wird ein Film 3 aus SiIiungenügenden Genauigkeit auf. ziumdioxyd auf die Siliziumschicht 2 aufgebracht.
Der Erfindung liegt daher die Aufgabe zugrunde, Nach einem bekannten Verfahren, beispielsweise der
Diese und weitere Einzelheiten der Erfindung gehen aus der folgenden Beschreibung einiger Ausführungsbeispiele hervor. In der Zeichnung zeigen
F i g. 1 bis 9 Schemadarstellungen zur Veranschaulichung eines bekannten Verfahrens,
F i g. 10 bis 13 Schemadarstellungen eines ersten Ausführungsbeispiels des Verfahrens nach der Erfindung (unter Benutzung eines Siliziumsubstrats),
Fig. 14 bis 17 Schemadarstellungen eines zweiten Ausführungsbeispiels der Erfindung (unter Verwendung eines Germaniumsubstrats),
Fig. 18 und 19 Schemadarstellungen eines weiteren Ausführungsbeispiels (bei Benutzung eines GaI-
3 4
Photolacktechnik, wird dann der Siliziumdioxydfilm 3 Wenn sich die Anschlüsse 15 kreuzen müssen, so ist an vorgegebenen Stellen 4 entfernt, so daß an diesen zur Isolation ein Siliziumdioxydfilm 16 oder eine son-Stellen die Schicht 2 freigelegt ist (F i g. 2). Das SiIi- stige geeignete Isolation vorgesehen, ziumsubstrat wird dann in ein Ätzmittel eingetaucht, Das erläuterte Verfahren kann zwar auf dem
das im wesentlichen aus Fluorsäure und Salpeter- 5 Gebiet der Hochfrequenztechnik wegen des kleinen säure besteht, so daß diejenigen Teile der Schicht 2 Ableitstromes vorteilhaft Verwendung finden, besitzt und des Substrats 1, die nicht von den stehengeblie- jedoch den eingangs erläuterten Nachteil, benen Teilen des Siliziumdioxydfilms 3 abgedeckt Im folgenden wird das Verfahren nach der Erfin-
sind, weggeätzt werden, so daß sich Vertiefungen 5 dung näher beschrieben, das diese Nachteile verergeben (F i g. 3). Ein Siliziumdioxydfilm 6 vorgege- io meidet. Dieses Verfahren beruht auf der Erkenntnis, bener Stärke wird dann beispielsweise nach dem Ver- daß im Unterschied zu einer Halbleiter-Dampfwachsfahren der thermischen Zersetzung von Tetraäthoxy- tumsschicht, die auf einem einkristallinen Halbleitersilan auf die geätzte Oberfläche aufgebracht (F i g. 4). substrat wächst und Einkristallstruktur aufweist, eine Anschließend wird auf diesen Film 6 eine Silizium- Dampfwachstumsschicht, die auf einem gewöhnlichen schicht 7 aufgebracht, beispielsweise durch Auf- 15 Metall oder einer Siliziumdioxydschicht wächst, polydampfen oder durch Reduktion von Siliziumtetra- kristallin wird. Es wurde ferner festgestellt, daß auf chlorid (SiCl4) mit Wasserstoff. Diese Schicht 7 be- einer Halbleiter-Dampfwachstumsschicht, die auf steht aus polykristallinem Silizium und dient als einem Halbleiter-Einkristallsubstrat bei einer Tem-Substratkristall für die folgende Weiterbearbeitung. peratur über einem bestimmten Wert erzeugt wurde,
Das einkristalline Siliziumsubstrat 1 der Anordnung 20 eine einkristalline Dampfwachstumsschicht bei niedgemäß F i g. 5 wird anschließend geschliffen, bis der riger Temperatur hergestellt werden kann und daß Siliziumdioxydfilm 6 freigelegt ist (vgl. F i g. 6). Auf gleichzeitig mit der Erzeugung der einkristallinen diese Weise wird die einkristalline Siliziumschicht in Dampfwachstumsschicht eine polykristalline Dampfeine Vielzahl von durch den Siliziumdioxydfilm 6 Wachstumsschicht auf dem Halbleitersubstrat gebildet voneinander getrennten Teilen aufgeteilt. Nach der 25 wird. Es zeigte sich ferner, daß ein chemisches Ätzsogenannten Planartechnik wird dann eine vollstän- mittel, wie es üblicherweise zur Oberflächenbearbeidige Schaltungsanordnung gebildet. Zu diesem Zweck tung oder zur Freilegung von Ätzstellen benutzt wird, wird ein Siliziumdioxydfilm 8 auf die ganze Ober- eine erheblich verschiedene Ätzgeschwindigkeit je fläche des Substrats gemäß F i g. 6 aufgebracht; nach nachdem aufweist, ob es sich um eine einkristalline der Photolacktechnik wird dann dieser Film 8 mit 30 oder eine polykristalline Halbleiterstruktur handelt. Löchern 9 versehen (vgl. Fig. 7). Durch diese Wird beispielsweise ein Siliziumkristall mit einem Löcher 9 läßt man dann eine Verunreinigung vom chemischen Ätzmittel geätzt, das durch Auflösung p-Typ, wie Bor, in das Substrat eindiffundieren, so von 10 g Chromanhydrid in 20 ecm Wasser unter Zudaß sich Transistor-Basisbereiche 10 ergeben. Wäh- fügung von 40 ecm Fluorsäure hergestellt wird, so rend dieses Vorganges bilden sich Siliziumdioxyd- 35 ergibt sich bei einkristalliner Struktur eine Ätzfilme 11. Um dann Transistor-Emitterbereiche 13 geschwindigkeit von 3,2μΐη/ΐηϊη und von 6,4μηι/ηιίη. herzustellen, werden wiederum nach der Photolack- bei polykristalliner Struktur. Bei einem Germaniumtechnik Löcher 12 in den neu aufgebrachten SiIi- kristall ergibt sich bei dem gleichen Ätzmittel eine ziumdioxydfilm 11 erzeugt; durch diese Löcher 12 Ätzgeschwindigkeit von 0,17μΐη/ΐηϊη bei einkristalliner läßt man dann eine Verunreinigung des η-Typs, wie 40 Struktur und von 0,38μητ/ππη bei polykristalliner Antimon oder Phosphor, hineindiffundieren, so daß Struktur.
sich die Emitterbereiche 13 ergeben (vgl. F i g. 8). Ein ähnlicher Effekt läßt sich durch Dampf ätzung
Während des Eindiffundierens der Verunreinigung mit Chlorwasserstoffgas erzielen, wenngleich hier der des η-Typs werden Siliziumdioxydfilme 14 gebildet. Effekt nicht so ausgeprägt wie bei dem oben erläuter-Auf diese Weise kann man den einkristallinen SiIi- 45 ten chemischen Ätzmittel ist. Wird eine Metallschicht, ziumbereichen, die voneinander durch die Silizium- beispielsweise eine Wolfram- oder Siliziumdioxyddioxydschicht 6 getrennt sind, die gewünschten elek- schicht, teilweise auf ein einkristallines Halbleitertrischen Eigenschaften von Transistoren, Dioden substrat durch Aufdampfen oder nach der Photolackod. dgl. geben. technik aufgebracht und wird eine Halbleiter-Dampf-
Zur Herstellung eines vollständigen Bauelements 50 Wachstumsschicht auf die gesamte Oberfläche des durch geeignete elektrische Verbindung dieser von- Halbleiterkristalls aufgebracht, so wachsen auf dieeinander unabhängigen Bestandteile findet wieder die sem Kristall sowohl eine einkristalline Schicht als Photolacktechnik Verwendung, mit deren Hilfe auch eine polykristalline Schicht. Durch anschlie-Löcher durch vorgegebene Bereiche der als Masken ßende Ätzbehandlung mit einem chemischen Ätzbei den einzelnen Diffusionsvorgängen dienenden 55 mittel wird die polykristalline Schicht rascher als die Siliziumdioxydfilme 8,11 und 14 gebohrt werden, so einkristalline Schicht geätzt. Nach einer bestimmten daß die einkristalline Siliziumschicht teilweise frei- Zeit bleiben auf dem Halbleiterkörper allein voneingelegt wird; diese freigelegten Teile werden dann mit ander unabhängige Teile der einkristallinen Dampfeinem elektrischen Leiter so verbunden, daß sich die Wachstumsschicht gewünschter Form und Stärke zugewünschte elektrische Verbindung ergibt. Diese 60 rück. Ein elektrisches Isoliermaterial, wie Siliziumelektrische Verbindung wird im allgemeinen durch dioxyd, wird dann auf die ganze Oberfläche des Bau-Aufdampfen von Metall hergestellt, da das Substrat elementes mit einer Stärke aufgebracht, die die Halbeines solchen Bauelementes im allgemeinen sehr leiterschicht vollkommen bedecken kann. Die gesonkleine Abmessungen besitzt und es demgemäß äußerst derten Pfeiler der Dampfwachstumsschicht sind dann schwierig ist, in dem Substrat vorgesehene Hableiter- 65 durch das Isoliermaterial vollständig voneinander geanordnungen mit Hilfe von Anschlußdrähten zu ver- trennt. Danach wird eine Metallschicht, wie Alubinden. F i g. 9 zeigt ein Beispiel eines solchen Bau- minium, auf die erwähnte Isolierschicht aufgedampft, elementes mit aufgedampften Metallanschlüssen 15. um die folgende Bearbeitung zu erleichtern, eine
5 6
Möglichkeit zur Halterung des Bauelementes zu Siliziumschicht 23 mit einer Stärke von etwa 25 μΐη schaffen oder um die Wärmeableitung der Halb- zurückbleibt (vgl. Fig. 11). Eine Siliziumdioxydleiterelemente zu vergrößern. Das Bauelement wird schicht 25 wird dann durch thermische Zersetzung dann mit einem Schleifmittel bearbeitet, chemisch von Tetraäthoxysilan wieder auf die genannten geätzt, einer Dampf ätzung oder einer sonstigen, ge- 5 Kristalle aufgebracht (Fig. 12). Durch thermische gebenenfalls kombinierten Bearbeitung unterworfen, Zersetzung von Tetraäthoxysilan bei einer Temperadurch die der Substratkristall so weit entfernt wird, tür von 720° C während 12 Stunden kann man eine daß die Dampfwachstumsschicht vollständig frei- Siliziumdioxydschicht 25 von 30 μΐη Stärke erhalten, gelegt ist. Man erhält auf diese Weise eine Struktur, Danach wird eine Aluminiumschicht 27 mit einer bei der die gesonderten Teile der Dampfwachstums- io Stärke von 200 μΐη auf die Schicht 25 aufgedampft, schicht an der Oberfläche des Bauteiles freigelegt Der Siliziumkörper 20 wird dann mit einem
und voneinander durch die Isolierschicht getrennt Schleifmittel bis nahe an die Linie 26-26' (F i g. 12) sind. Um aus diesem Grundelement ein vollständiges abgeschliffen; dann erfolgt eine Dampfätzung des Bauelement zu erzielen, kann man in die Halbleiter- Körpers 20 bis auf die Linie 26-26', so daß schließ-Dampfwachstumsschicht eine Verunreinigung hinein- 15 lieh nur die Dampfwachstumsschicht 23 allein in der diffundieren lassen, so daß sich die gewünschten elek- gewünschten Form in der Isolierschicht vorhanden irischen Eigenschaften, beispielsweise von pn-Über- ist. Eine Siliziumdioxydschicht 29 wird dann auf die gangen, ergeben, wie sie für Transistoren, Wider- Oberfläche aufgebracht, an der die Dampfwachsstände oder Kondensatoren benötigt werden; diese tumsschicht 23 frei liegt; nach dem Verfahren der Bauelemente können dann miteinander durch Auf- 20 lokalisierten Diffusion einer Verunreinigung werden dampfen eines metallischen Leiters in geeigneter dann in der einkristallinen Dampfwachstumsschicht Weise elektrisch verbunden werden. 23 pn-Ubergänge erzeugt, so daß sich monofunk-
Ein bevorzugtes Ausführungsbeispiel des vorliegen- tionale Elemente 28, wie Transistoren, Widerstände den Verfahrens wird im folgenden an Hand der oder Kondensatoren, ergeben (F i g. 13). Diese mono-Fig. 10 bis 13 näher erläutert. Die Teile sind hier 25 funktionalen Elemente28 werden miteinander in gezur Erläuterung vergrößert dargestellt. eigneter Weise durch eine aufgedampfte Aluminium-
Ein Halbleiterkörper 20 hat die 111-Kristallseite schicht 30 zu einer vollständigen Schaltung verbun- und ist aus einem η-leitendem Siliziumeinkristall mit den. Abgesehen von dieser elektrischen Verbindung einem spezifischen Widerstand von 10 Ω · cm ge- durch die aufgedampfte Aluminiumschicht 30, sind schnitten. Der spezifische Widerstand des Kristall- 30 die erläuterten monofunktionalen Elemente 28 elekkörpers wird je nach den gewünschten Eigenschaften irisch vollständig durch die Isolierschicht 25 voneindes Bauelementes gewählt; die Verwendung eines ander getrennt.
Kristalls mit einem verhältnismäßig hohen spezifi- An Hand der F i g. 14 bis 17 wird ein weiteres
sehen Widerstand ist jedoch erwünscht, um die Diffu- Ausführungsbeispiel der Erfindung unter Verwension einer Verunreinigung in eine Dampfwachstums- 35 dung eines Germaniumsubstrats erläutert. Die Oberschicht, die später auf dem Substrat wächst, zu ver- fläche eines Germaniumkörpers 31 ist chemisch pohindern. Wie F i g. 10 zeigt, wird auf den Silizium- liert und befindet sich in einem sauberen Zustand, körper 20 nach dem Verfahren der thermischen Zer- Man läßt Tetraäthoxysilandampf nahe am Germasetzung von Tetraäthoxysilan eine Siliziumdioxyd- niumkörper 31 unter Erhitzung auf eine Temperatur schicht 21 mit einer Stärke von 1,5 μΐη aufgebracht. 40 von 750° C vorbeiströmen. Dabei ergibt sich durch Durch Verwendung einer Maske des gewünschten thermische Zersetzung des Silans auf der Oberfläche Musters und mittels der üblichen Photolacktechnik des Germaniumkörpers 31 ein Niederschlag einer Siwerden alle nicht gewünschten Teile der Schicht 21 liziumdioxydschicht 32. Bei einer Erhitzung des Gerentfernt. Auf das Substrat wird dann durch Reduk- maniumkörpers 31 auf 750° C betrug die Wachstion von Siliziumtetrachlorid mittels Wasserstoff eine 45 tumsgeschwindigkeit dieser Siliziumdioxydschicht 32 Dampfwachstumsschicht von Silizium aufgebracht. etwa 0,03 μΐη/min. Die thermische Zersetzung des Hierbei wachsen auf dem Siliziumkörper 20 Ein- Silans wird unterbrochen, wenn die Stärke der kristalle 23 und auf der Siliziumdioxydschicht 21 Schicht 32 etwa den Wert von 1 μπι erreicht hat. Polykristalle 22. Die Dampfwachstumsschicht mit Dann werden nach der bekannten Photolacktechnik einer Stärke von 50 μπι kann bei einer Dampftempe- 50 vorgegebene Bereiche 33 der Siliziumdioxydschicht ratur von 1200° C und einer Zeitdauer von 9 Minu- 32 entfernt, so daß an diesen Stellen der Germaniumten erzielt werden. Dabei muß darauf geachtet wer- körper 31 freigelegt wird (F i g. 15). Man läßt dann den, daß die Oberfläche des Siliziumkörpers 20 vor durch Reduktion von Germaniumtetrachlorid (GeCl4) dem Dampfwachstum des Siliziums in einer Wasser- mittels Wasserstoff auf dem Germaniumkörper 31 Stoffatmosphäre einer Dampfätzung unterzogen wird, 55 Germanium wachsen. Auf den freigelegten Teilen um die Oberfläche des Siliziumkörpers 20 zu reinigen; des Germaniumkörpers 31 wächst einkristallines Gerdie Dauer dieser Wasserstoffbehandlung wird zweck- manium und auf der Siliziumdioxydschicht 32 polymäßig jedoch so kurz wie möglich gehalten, da die kristallines Germanium. Die Wachstumsgeschwindig-Siliziumdioxydschicht bei dieser Wasserstoffbehand- keit beträgt etwa 2 μΐη/min, wenn der Gerlung allmählich verringert wird. 60 maniumkörper 31 auf eine Temperatur von 870° C
Die Dampfwachstumsschichten 22 und 23 werden erhitzt wird. Die Wasserstoffreduktion von Germa-Minuten lang einer Ätzbehandlung mit einem Ätz- niumtetrachlorid wird unterbrochen, wenn die mittel der erläuterten Zusammensetzung unterworfen, Wachstumsschicht von Germanium eine Stärke in nämlich einer Lösung, die durch Auflösen von 10 g der Größenordnung von 50 μπι erreicht. Dieser Zu-Chromanhydrid in 20 ecm Wasser und Zufügung von 65 stand ist in Fig. 16 veranschaulicht, in der die einecm Fluorsäure hergestellt ist. Durch diese Ätz- kristalline Dampfwachstumsschicht mit 34 und die behandlung wird die polykristalline Siliziumschicht polykristalline Dampfwachstumsschicht von Germavollständig weggeätzt, während die einkristalline nium mit 35 bezeichnet ist. Diese Germaniumschich-
ten 34 und 35 werden dann in eine Mischung aus 250 ecm konz. Salpetersäure, 150 ecm konz. Fluorwasserstoffsäure und 150 ecm Eisessig eingetaucht. In diesem Ätzmittel, das z. B. in der Zeitschrift »The Solvania Technologist«, Bd. 11 (1958), H. 2, S. 50 bis 58, beschrieben ist, wird die einkristalline Germaniumschicht mit einer Ätzgeschwindigkeit von 5 μΐη/min und die polykristalline Germaniumschicht mit einer Ätzgeschwindigkeit von 10 μΐη/min geätzt. Die Ätzbehandlung erfolgt etwa 5 Minuten lang, so daß die polykristalline Germaniumschicht 35 vollständig entfernt wird.
Nach dieser Ätzbehandlung ist allein die einkristalline Dampfwachstumsschicht 34 auf dem Germaniumkörper 31 zurückgeblieben. Es wird nunmehr durch thermische Zersetzung von Tetraäthoxysilan (wie an Hand von F i g. 12 erläutert) eine Siliziumdioxydschicht 36 auf die Schicht 34 aufgebracht. Auf diese Siliziumdioxydschicht 36 wird weiterhin eine Siliziumschicht 37 aufgetragen, die zur Handhabung des Kristalls dient. Der Kristallkörper 31 wird dann abgeschliffen, wobei ein chemisches Ätzmittel diejenigen Stellen des Körpers 31 entfernt, die nach dem Schleifvorgang noch zurückgeblieben sind. In der auf diese Weise erzielten Struktur sind die Germaniumeinkristalle von der Isolierschicht aus Siliziumdioxyd vollkommen umgeben und vollständig voneinander isoliert. Zur Herstellung eines vollständigen Bauelementes aus dieser Struktur kann das Verfahren der lokalisierten Diffusion von Verunreinigungen benutzt werden, wobei eine bestimmte Verunreinigung in gesonderte Teile der einkristallinen Germaniumschicht eindiffundieren. Diese durch die Halbleiter-Dampfwachstumsschicht 34 mit den eindiffundierten Verunreinigungen gebildeten Halbleiteranordnungen werden dann elektrisch in geeigneter Weise durch aufgedampfte Anschlußleiter verbunden.
Eine weitere zweckmäßige Ausgestaltung der Erfindung, die vorzugsweise bei einem intermetallischen Halbleiter der Gruppe III-V Verwendung findet, besonders bei Galliumarsenid, wird an Hand der Fig. 18 und 19 erläutert. Da Galliumarsenid ein kostspieliges Halbleitermaterial ist, wäre es unwirtschaftlich, einen Galliumarsenid-Einkristall als Originalsubstrat zu benutzen und ihn in einem späteren Stadium des Verfahrens zu schleifen. Man muß daher nach einem geeigneten Substratmaterial suchen, auf dem eine Dampfwachstumsschicht von Galliumarsenid frei hergestellt werden kann und das die Dampfwachstumsschicht von Galliumarsenid nicht ungünstig beeinflußt. Ein geeignetes Material für diesen Zweck ist einkristallines Germanium.
In Fig. 18 ist eine geschlossene Quarzreaktionsröhre 40 dargestellt, in der Jod in einer Menge von 1 mmg/ccm enthalten ist. In die Röhre 40 wird ein einkristallines Germaniumsubstrat 41 eingebracht, auf der wie beim zuvor erläuterten Ausführungsbeispiel Siliziumdioxydfilme 42 vorgesehen sind. In der Röhre 40 wird ferner als Galliumarsenidquelle eine polykristalline Galliumarsenidmasse 43 vorgesehen. Die Röhre 40 wird nun in einen elektrischen Ofen eingebracht, so daß das Germaniumsubstrat 41 gleichmäßig auf eine Temperatur von etwa 700° C und die polykristalline Galliumarsenidmasse 43 auf eine gleichmäßige Temperatur im Bereich zwischen 750 und 800° C aufgeheizt wird. Bei dieser Erhitzung wachsen auf dem Germaniumsubstrat 41 mit einer Geschwindigkeit von 2 μΐη/h Einkristalle von Galliumarsenid. Das Wachstum von polykristallinem Galliumarsenid auf den Siliziumdioxydfilmen 42 hängt beträchtlich von den Temperaturverhältnissen ab; bei den erläuterten Bedingungen liegt die Wachstumsgeschwindigkeit des polykristallinen Galliumarsenids zwischen 0,1 und 0,5 μΐη/h. Hält man die erläuterten Verhältnisse während einer Zeitdauer von etwa 3 Stunden aufrecht, so wächst auf dem einkristallinen Germaniumsubstrat 41 eine einkristalline Galliumarsenidschicht 44 mit einer Stärke von 6 bis 7 μΐη, während sich in der gleichen Zeit auf dem Siliziumdioxydfilm 42 eine polykristalline Galliumarsenidschicht mit einer Stärke von etwa 1 bis 1,5 μ bildet. Das Germaniumsubstrat 41 wird dann aus der Röhre 40 herausgenommen und während 30 Sekunden in ein Ätzmittel eingetaucht, das 1 Teil Wasserstoffperoxyd, 18 Teile Schwefelsäure und 1 Teil Wasser enthält; hierbei wird die Stärke der einkristalao linen Galliumarsenidschicht 44 um etwa 1 μΐη reduziert, während die polykristalline Galliumarsenidschicht vollständig entfernt wird. Es verbleibt daher auf dem einkristallinen Germaniumsubstrat 41 lediglich eine einkristalline Galliumarsenidschicht 44. as Diese Struktur kann dann in der Weise weiterbehandelt werden, wie dies beim zuvor erläuterten Ausführungsbeispiel beschrieben wurde.
Nach dem vorliegenden Verfahren können somit elektrisch isolierte, gesonderte Niederschläge einer Halbleiter-Dampfwachstumsschicht in gewünschter Form in einer elektrischen Isolierschicht erzeugt werden, durch Aufdampfen eines Metalls unter Verwendung einer Maske, die entsprechend der zu isolierenden Form gestaltet ist, oder durch Aufbringen einer Oxydschicht nach der Photolackmethode.
Die elektrische Isolation zwischen den nach dem vorliegenden Verfahren hergestellten Halbleiterelementen ist ausgezeichnet im Vergleich zu dem bekannten Verfahren, das die Sperrcharakteristik der pn-Ubergänge ausnutzt; die durch das Isoliermaterial gegebene elektrische Isolation kann die elektrische Kapazität so herabsetzen, daß das Halbleiterelement einwandfrei für höchste Arbeitsgeschwindigkeit benutzt werden kann.
Ein weiterer Vorteil des vorliegenden Verfahrens besteht darin, daß die als Halbleiterelemente benutzten Halbleiterkristalle in jeder gewünschten Stärke niedergeschlagen werden können, da sie nach dem Dampfwachstumsverfahren hergestellt werden; die auf diese Weise hergestellten Halbleiterelemente besitzen eine äußerst geringe Stärke, was nach der Befestigung an einem Stiel zu einer recht guten Wärmeableitung führt.
Bei Transistoren dieser Art muß eine Schicht mit einer hohen Konzentration an Verunreinigungen zur Verringerung des Kollektorsättigungswiderstandes vorgesehen werden; diese Schicht ist in F i g. 9 mit n+ bezeichnet. Nach dem vorliegenden Verfahren läßt sich diese Schicht mit hoher Verunreinigungskonzentration einfach dadurch erzeugen, daß man eine Verunreinigung in eine einkristalline Dampfwachstumsschicht eindiffundieren läßt, wenn diese Schicht allein auf dem einkristallinen Halbleitersubstrat nach dem Ätzvorgang zurückgeblieben ist. Man kann also Transistoren, Dioden oder ähnliche Bauelemente mit hoher Schaltgeschwindigkeit erzielen, wenn man ein Metall, wie Gold, statt der erläuterten
909 522/282
Verunreinigung in die einkristalline Dampfwachstumsschicht hineindiffundieren läßt.
Wenngleich sich die obige Beschreibung auf Halbleiterkörper aus Silizium und Germanium bezog, so können statt dessen auch andere Halbleitermaterialien, wie Galliumarsenid, Indiumautimonid, Indiumphosphid, Galliumautimonid u. dgl. ebenso vorteilhaft eingesetzt werden. Auch als Isoliermaterial, das auf die einkristalline Dampfwachstumsschicht (die in Form von Vorsprängen zurückgeblieben ist) aufgetragen wird, ist nicht auf Siliziumdioxyd beschränkt; es können beispielsweise auch andere Isoliermaterialien, wie Aluminmmsilikatglas, Verwendung finden.
Das vorliegende Verfahren deckt ferner auch den Fall, in dem ein Halbleitermaterial, wie Galliumarsenid oder Galliumphosphid, epitaktisch auf einem einkristallinen Germaniumsubstrat wächst. Außer dem Aufbringen dieser epitaktischen Wachstumsschicht des Halbleitermaterials durch Wasserstoff- reduktion des Halbleiter-Halogen-Materials schließt das vorliegende Verfahren auch den Fall ein, in dem diese epitaktische Wachstumsschicht nach dem bekannten Disproportionierungsverfahren erzeugt wird.

Claims (10)

25 Patentansprüche:
1. Verfahren zum elektrischen Isolieren von einkristallinen Bereichen in einer integrierten Halbleiterschaltung, gekennzeichnet durch die Kombination folgender Verfahrensschritte:
a) Aufbringen einer ersten Materialschicht auf eine der Hauptflächen eines vorbereiteten, einkristallinen Halbleitersubstrats im gewünschten Muster;
b) Aufbringen einer zweiten Schicht aus Halbleitermaterial auf die genannte Hauptfläche des Halbleitersubstrats nach dem Dampfwachstumsverfahren, so daß sich auf dem unbeschichteten Teil des Halbleitersubstrats eine einkristalline epitaktische Halbleiterschicht und auf dem beschichteten Teil eine polykristalline Halbleiterschicht bildet;
c) chemisches Ätzen der aus der Dampfphase niedergeschlagenen Halbleiterschicht, bis unter Ausnutzung der verschiedenen Ätzgeschwindigkeiten im einkristallinen und im polykristallinen Halbleitermaterial die polykristalline Halbleiterschicht vollständig entfernt ist;
d) Aufbringen eines elektrisch isolierenden Materials auf die geätzte Hauptfläche des Halbleitersubstrats und Auftragen eines Materials mit hoher thermischer Leitfähigkeit auf dieses Isoliermaterial;
e) Entfernung des Halbleitersubstrats, so daß in dem elektrisch isolierenden Material elektrisch voneinander getrennte einkristalline Bereiche der epitaktischen Halbleiterschicht zurückbleiben.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in den elektrisch voneinander isolierten einkristallinen Bereichen pn-Übergänge erzeugt und an vorgegebenen Stellen dieser Bereiche Elektroden angebracht werden.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zum Herstellen der ersten Schicht ein vom Halbleitersubstrat verschiedenes Material verwendet wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zum Herstellen der ersten Schicht das gleiche Material verwendet wird, aus dem das Halbleitersubstrat besteht, und daß diese aus der Dampfphase niedergeschlagen wird.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zum Herstellen der zweiten Schicht das gleiche Material verwendet wird, aus dem das Halbleitersubstrat besteht.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Material zum Herstellen der zweiten Schicht ein vom Halbleitersubstrat verschiedenes Material verwendet wird.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleitersubstrat durch einen mechanischen Schleifvorgang entfernt wird.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleitersubstrat durch chemisches Ätzen entfernt wird.
9. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die pn-Ubergänge durch Eindiffundieren einer Verunreinigung in die elektrisch voneinander isolierten einkristallinen Bereiche der epitaktischen Halbleiterschicht hergestellt werden.
10. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die pn-Ubergänge durch Zusatz einer Verunreinigung während des Wachstums der epitaktischen Halbleiterschicht hergestellt werden.
Hierzu 1 Blatt Zeichnungen
DE19651296266 1964-12-22 1965-12-22 Verfahren zum elektrischen isolieren von einkristallinen bereichen in einer integrierten halbleiterschaltung Expired DE1296266C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7200664 1964-12-22

Publications (2)

Publication Number Publication Date
DE1296266C2 DE1296266C2 (de) 1974-10-10
DE1296266B true DE1296266B (de) 1974-10-10

Family

ID=13476879

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19651296266 Expired DE1296266C2 (de) 1964-12-22 1965-12-22 Verfahren zum elektrischen isolieren von einkristallinen bereichen in einer integrierten halbleiterschaltung

Country Status (3)

Country Link
US (1) US3372063A (de)
DE (1) DE1296266C2 (de)
NL (1) NL141031B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2149566A1 (de) * 1970-10-05 1972-04-06 Tokyo Shibaura Electric Co Verfahren zur Herstellung einer integrierten Halbleiterschaltung,die durch dielektrisches Material isoliert ist
DE2265257A1 (de) * 1971-10-11 1977-02-10 Fujitsu Ltd Verfahren zum herstellen von inselartigen einkristallbereichen fuer integrierte halbleiterschaltungen

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1187611A (en) * 1966-03-23 1970-04-08 Matsushita Electronics Corp Method of manufacturing Semiconductors Device
US3489961A (en) * 1966-09-29 1970-01-13 Fairchild Camera Instr Co Mesa etching for isolation of functional elements in integrated circuits
US3620833A (en) * 1966-12-23 1971-11-16 Texas Instruments Inc Integrated circuit fabrication
US3503124A (en) * 1967-02-08 1970-03-31 Frank M Wanlass Method of making a semiconductor device
US3725751A (en) * 1969-02-03 1973-04-03 Sony Corp Solid state target electrode for pickup tubes
NL166156C (nl) * 1971-05-22 1981-06-15 Philips Nv Halfgeleiderinrichting bevattende ten minste een op een halfgeleidersubstraatlichaam aangebrachte halfge- leiderlaag met ten minste een isolatiezone, welke een in de halfgeleiderlaag verzonken isolatielaag uit door plaatselijke thermische oxydatie van het half- geleidermateriaal van de halfgeleiderlaag gevormd isolerend materiaal bevat en een werkwijze voor het vervaardigen daarvan.
US3911562A (en) * 1974-01-14 1975-10-14 Signetics Corp Method of chemical polishing of planar silicon structures having filled grooves therein
US4095330A (en) * 1976-08-30 1978-06-20 Raytheon Company Composite semiconductor integrated circuit and method of manufacture
JPS6088468A (ja) * 1983-10-13 1985-05-18 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 半導体集積装置の製造方法
US4771328A (en) * 1983-10-13 1988-09-13 International Business Machine Corporation Semiconductor device and process
JP2004103600A (ja) * 2002-09-04 2004-04-02 Canon Inc 基板及びその製造方法
EP1396883A3 (de) * 2002-09-04 2005-11-30 Canon Kabushiki Kaisha Substrat und Herstellungsverfahren dafür
JP2004103855A (ja) * 2002-09-10 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103946A (ja) * 2002-09-11 2004-04-02 Canon Inc 基板及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3189973A (en) * 1961-11-27 1965-06-22 Bell Telephone Labor Inc Method of fabricating a semiconductor device
US3265542A (en) * 1962-03-15 1966-08-09 Philco Corp Semiconductor device and method for the fabrication thereof
US3296040A (en) * 1962-08-17 1967-01-03 Fairchild Camera Instr Co Epitaxially growing layers of semiconductor through openings in oxide mask
NL135876C (de) * 1963-06-11
US3326729A (en) * 1963-08-20 1967-06-20 Hughes Aircraft Co Epitaxial method for the production of microcircuit components

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
None *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2149566A1 (de) * 1970-10-05 1972-04-06 Tokyo Shibaura Electric Co Verfahren zur Herstellung einer integrierten Halbleiterschaltung,die durch dielektrisches Material isoliert ist
DE2265257A1 (de) * 1971-10-11 1977-02-10 Fujitsu Ltd Verfahren zum herstellen von inselartigen einkristallbereichen fuer integrierte halbleiterschaltungen

Also Published As

Publication number Publication date
US3372063A (en) 1968-03-05
NL141031B (nl) 1974-01-15
NL6516731A (de) 1966-06-23
DE1296266C2 (de) 1974-10-10

Similar Documents

Publication Publication Date Title
DE1614540C3 (de) Halbleiteranordnung sowie Verfahren zu ihrer Herstellung
DE2109874C3 (de) Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen
DE1296266B (de) Verfahren zum elektrischen isolieren von einkristallinen bereichen in einer integrierten halbleiterschaltung
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE1289191B (de)
DE2031333C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE1564191B2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen
DE1223951B (de) Verfahren zur Herstellung von Halbleiter-bauelementen mit einem oder mehreren PN-UEbergaengen
DE2704413A1 (de) Verfahren zur herstellung von halbleiteranordnungen, bei dem eine dotierungsverunreinigung aus einer polykristallinen halbleiterschicht in ein unterliegendes einkristallines halbleitermaterial eindiffundiert wird
DE1640500A1 (de) Verfahren zur Herstellung von Festkoerper-Schaltungsanordnungen
DE1544214A1 (de) Verfahren zum Zuechten von duennen,schwach dotierten homogenen epitaktischen Siliziumschichten bei niedrigen Temperaturen,insbesondere zum Herstellen von UEbergaengen mit extrem niedrigem Widerstand in Flussrichtung
DE1298189B (de) Verfahren zum Herstellen von isolierten Bereichen in einer integrierten Halbleiter-Schaltung
DE2153862A1 (de) Verfahren zur Herstellung einer monokristallinen Halbleiter-Auf-Isolator (SOI)-Anordnung
DE1944131A1 (de) Verfahren zum Herabsetzen der Stapelfehlerdichte in epitaktischen Schichten von Halbleiterbauelementen
DE1248168B (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE2738961A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung mit luftisolation
DE2059116A1 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE2031831A1 (de) Halbleiterdiode und Verfahren zu ihrer Herstellung
DE2216031A1 (de) Verfahren zum Herstellen eines Bereichs gewünschten Leitungstyps an der Oberfläche eines Halbleiterkörpers
DE1044279B (de) Verfahren zur Herstellung von Kontakten an Halbleiterkoerpern fuer Halbleiteranordnungen
DE2320420A1 (de) Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen
DE2151346C3 (de) Verfahren zum Herstellung einer aus Einkristallschichtteilen und Polykristallschichtteilen bestehenden Halbleiterschicht auf einem Einkristallkörper
DE1911335A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1564958C3 (de) Integrierte Halbleiterschaltung mit einem hochohmigen einkristallinen Galliumarsenid-Substrat und Verfahren zu ihrer Herstellung
DE1544279C3 (de) Verfahren zum epitaktischen Abscheiden einer einkristallinen Schicht von Halbleitermaterial auf einem Fremdsubstrat

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee