DE1298189B - Verfahren zum Herstellen von isolierten Bereichen in einer integrierten Halbleiter-Schaltung - Google Patents
Verfahren zum Herstellen von isolierten Bereichen in einer integrierten Halbleiter-SchaltungInfo
- Publication number
- DE1298189B DE1298189B DEM67601A DEM0067601A DE1298189B DE 1298189 B DE1298189 B DE 1298189B DE M67601 A DEM67601 A DE M67601A DE M0067601 A DEM0067601 A DE M0067601A DE 1298189 B DE1298189 B DE 1298189B
- Authority
- DE
- Germany
- Prior art keywords
- layer
- carrier
- mask
- semiconductor
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/026—Deposition thru hole in mask
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/115—Orientation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
Description
Die Erfindung betrifft ein Verfahren zum Herstellen von isolierten Bereichen in einer integrierten
Halbleiter-Schaltung, bei dem eine einkristalline Halbleiterschicht eines Leitungstyps an durch Öffnungen
einer Maskenschicht örtlich definierten Bereichen auf einen Halbleiterträger epitaktisch aufgebracht
wird.
Bei der Herstellung integrierter Schaltungen ist es bekannt, mit Hufe eines derartigen Verfahrens isolierte
Bereiche für die Ausbildung von Transistoren eines Leitungstyps in dem Trägerkristall vorzusehen.
Große Schwierigkeiten ergaben sich jedoch bisher, wenn man Transistoren vom entgegengesetzten Leitungstyp
auf ein und denselben Trägerkristall ausbilden wollte. Die hierzu benutzten Verfahren erfordern
mehrfache Umdiffusionen des Halbleitermaterials, wobei die zwangläufig sich ergebenden Dotierprofile
starke Beschränkungen mit sich bringen. Die nach diesen Verfahren hergestellten Transistoren zeigen
überdies eine hohe Kollektor-Emitter-Sättigungsspannung, die zu relativ hohen Verlustleistungen führt.
Die Aufgabe der Erfindung besteht in der Schaffung eines Verfahrens zur gleichzeitigen Herstellung
von Transistoren entgegengesetzten Leitungstyps in ein und demselben Halbleiterträger einer integrierten
Schaltung, welches in der Ausführung wesentlich einfacher und damit billiger als die bekannten Verfahren
ist, und welches darüber hinaus zu Transistoren mit besseren Eigenschaften führt, als sie die bekannten
Verfahren liefern.
Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß bei einem Verfahren der eingangs erwähnten
Art nach Ausbildung einer zweiten Maskenschicht auf der ersten Maskenschicht und der epitaktischen
Schicht durch beide Maskenschichten durchstoßende Öffnungen eine zweite Halbleiterschicht vom entgegengesetzten
Leitungstyp auf dem Träger epitaktisch abgelagert wird, daß eine dritte Maskenschicht
auf der zweiten epitaktischen Schicht und der sie umgebenden Maskenschicht ausgebildet wird, und daß
auf der dritten Maskenschicht eine Trägerschicht abgelagert und anschließend der Träger bis zur Freilegung
der beiden epitaktischen Schichten entfernt wird. Zwar ist es bekannt, in einem Halbleiterträger
grabenartige Vertiefungen auszubilden und auf der so behandelten Oberfläche einen Siliziumdioxydfilm
wachsen zu lassen, auf dem wiederum polykristallines Silizium abgelagert wird, und anschließend von der
Rückseite her das ursprüngliche Trägermaterial bis zu den tiefsten Stellen des Siliziumdioxydfilms abzutragen,
so daß in dem polykristallinen Silizium Halbleiterbereiche entstehen, die durch die Siliziumdioxydschicht
gegeneinander und gegen das polykristalline Silizium getrennt sind. Diese einzelnen Halbleiterbereiche
weisen jedoch zunächst sämtlich den gleichen Leitungstyp auf, so daß eine Ausbildung
von Transistoren mit entgegengesetztem Leitungstyp in diesen verschiedenen Inseln wiederum nur
durch aufwendige Umdiffusionen hergestellt werden kann.
Das vorliegende Verfahren gestattet demgegenüber die Ausbildung der einzelnen Bereiche oder Inseln
von vornherein mit einem jeweils unterschiedlichen gewünschten Leitungstyp, so daß die Ausbildung entsprechender
Transistoren in diesen Inseln keine Schwierigkeiten bereitet. Für das Aufwachsenlassen
epitaktischer Schichten eignet sich die (lOO)-Kristallebene besonders gut, so daß die Oberfläche des Trägerkristalls
zweckmäßigerweise parallel zu dieser Ebene liegt.
Vorzugsweise wird für das Verfahren nach der Erfindung ein Träger aus Silizium verwendet, wobei die
Maskenschichten aus Siliziumdioxyd bestehen, und die zuletzt aufgebrachte Trägerschicht besteht in bekannter
Weise aus polykristallinem Silizium.
Das Verfahren nach der Erfindung wird im folgenden an Hand der Darstellungen im einzelnen beschrieben.
Es zeigt
Fig. 1 eine schematische Darstellung eines Reaktionsgefäßes
mit zugehörigen Teilen zur Herstellung einer epitaktischen Schicht auf einem Trägerkristall,
Fig. 2A und 2B zwei Verfahrensschritte für die
Herstellung des ersten epitaktischen Bereiches,
Fig. 3 A bis 3C weitere Verfahrensschritte für die
Herstellung des zweiten epitaktischen Bereiches und die Fertigstellung des Halbleiterplättchens, wobei jedoch
gegenüber F i g. 2 eine zusätzliche stark dotierte Zone auf der epitaktischen Schicht vorgesehen
ist,
Fig. 4 eine perspektivische Darstellung einer integrierten
Halbleiter-Schaltung mit pnp- und npn-Transistoren.
Bei der Herstellung der Elemente nach der Erfindung geht man von einem Halbleiterträger 10 aus,
der aus p-leitendem Silizium bestehen kann. Die Leitfähigkeit des Trägermaterials kann in der Größenordnung
von 3 Ohm · cm und die Dicke in der Größenordnung von 140 μΐη liegen.
Auf der Oberfläche des Trägers 10 wird eine Maskenschicht 12 aus Siliziumdioxyd (SiO2) gebildet.
Hierzu kann der Träger in dem Reaktionsgefäß 16 bei Temperaturen zwischen 700 und 13000C einer gasförmigen
Mischung aus Wasserstoff von einer Quelle 22, Siliziumtetrachlorid (SiCl4) aus einer Quelle 20
und Sauerstoff (O2) von einer Quelle 19 ausgesetzt werden. Die eingeleitete Menge des Sauerstoffs und
des Siliziumtetrachlorid-Dampfes hängen von der Temperatur und der gewünschten Aufwachsgeschwindigkeit
des Siliziumdioxyds ab. Der Oxydfilm kann auch bei 1100 bis 13000C unter Verwendung von
Siliziumtetrachlorid und Kohlendioxyd oder durch zweistündige Wasserdampf-Einwirkung aus der
Quelle 17 und nachfolgende zweistündige Sauerstoffeinwirkung aus der Quelle 19 bei 1150° C ausgebildet
werden.
In der Maske wird in bekannter Weise eine rechteckige Öffnung vorgesehen, durch die eine epitaktische
Schicht 14 wachsen kann. Diese epitaktische Schicht kann mit einem n-Dotiermittel dotiert werden,
wie Fig. 2A zeigt.
Das Aufwachsen der epitaktischen Schicht erfolgt in dem Reaktionsgefäß 16, das mit einer Heizschlange
18 auf eine Temperatur zwischen beispielsweise 1000 und 1300° C gebracht wird. Zur Verhinderung eines
Aufwachsens der epitaktischen Schicht auf der Siliziumdioxydschicht 12 wird diese zunächst mit Chlorwasserstoffgas
aus einer Quelle 24 behandelt. Dann wird der Dampf eines von einer Quelle 20 entnommenen
Siliziumtetrachlorids mit Wasserstoff aus einer Quelle 22 gemischt und in das Gefäß 16 eingeführt,
wo das Gemisch über die erhitzte Oberfläche des Siliziumträgers 10 strömt. Bei der Reaktion auf dem
heißen Träger 10 wird das SiHziumtetrachlorid durch den Wasserstoff zu Silizium reduziert, das sich in
monokristalliner Form unter Bildung der Schicht 14
auf dem unmaskierten Teil der Oberfläche des SiIiziumträgers
absetzt.
Während des Aufwachsens der epitaktischen Schicht kann zusammen mit den Gasen aus den Quellen
20 und 22 Brom- oder Chlorwasserstoffgas aus einer Quelle 26 in das Gefäß eingeleitet werden, dessen
Menge genau eingestellt wird, damit die Glätte oder das Profil der sich bildenden epitaktischen
Schicht 14 genau bestimmt werden kann. Die epitaktische Schicht 14 ist in Fig. 2A und 2B n-leitend
dargestellt, sie kann jedoch bei entsprechender Wahl des Dotierstoffs auch p-leitend ausgebildet werden.
Als nächster Schnitt kann, gemäß Fig. 2B, eine
weitere Oxydschicht 30 über der epitaktischen Schicht und der ursprünglichen Oxydschicht 12 gebildet
werden. Im Falle der dargestellten Siliziumdioxydschicht 30 verschmilzt sie praktisch mit der
Siliziumdioxydschicht 12.
Die Abb. 3 A bis 3 C zeigen die weiteren Schritte, mit denen zwei voneinander getrennte Gebiete entgegengesetzter
Leitfähigkeit in demselben Trägermaterial gebildet werden. In Abb. 3 A ist die n-leitende
Insel 14 auf dem Träger 10 in die Oxydablagerungen 12 und 30 eingeschlossen. Zusätzlich kann die
Insel 14 zur Erzeugung eines geringen Widerstandes in der Nähe ihrer Oberfläche eine stark dotierte
n+-Zone besitzen, welche die Kollektor-Emitter-Sättigungsspannung
des auszubildenden Transistors stark herabsetzt.
Die Anordnung wird dann aus dem Ofen entnommen, und es wird eine zweite Öffnung für die p-leitende
Insel 14 a durch die Oxydschichten hindurch gebildet. Daraufhin wird die p-leitende Insel 14 a in
der beschriebenen Weise auf der behandelten Oberfläche des Trägers 10 gebildet. Zusätzlich kann auch
die Insel 14 a zur Reduzierung ihres Widerstandes eine stark dotierte p+-Zone an ihrer Oberfläche besitzen.
Hierauf wird auf der Anordnung eine weitere Oxydschicht 40 erzeugt, die mit den Oxydschichten 30
und 12 verschmilzt. Anschließend wird die polykristalline Schicht 32 auf der Anordnung abgelagert.
Hierzu kann die Anordnung in dem Gefäß 16 verbleiben.
Die polykristalline Siliziumschicht 32 wächst besonders gut, wenn man Trichlorisan (SiHCl3) aus
einer Quelle 27 bei Temperaturen um 11000C zersetzt.
Die Dicke dieser Schicht kann beispielsweise 127 bis 203 μΐη betragen.
Die Anordnung kann durch Stickstoff aus einer Quelle 29 gereinigt werden und wird dann aus dem
Gefäß 16 entnommen. Das ursprüngliche Trägermaterial 10 wird dann durch einen Ätzprozeß oder
ein anderes Verfahren bis zur Freilegung der Inseln 14 und 14a entfernt. Die Anordnung ist in Fig. 3C
nach Entfernung des Trägers 10 umgekehrt dargestellt. Die polykristalline Schicht 32 kann durch
Ätzen, Polieren oder andere Maßnahmen geglättet werden. Auf diese Weise kann eine Vielzahl unabhängiger
und vollständig voneinander isolierter Inseln auf dem üblichen Trägermaterial 32 gebildet werden.
Außer dem wählbaren Leitungstyp können die Inseln jeden gewünschten Widerstandswert besitzen; hierzu
braucht man nur ein geeignetes Dotiermittel während des Aufwachsens der Epitaxialschicht in das Reaktionsgefäß
16 einzuleiten. Damit können einfach und leicht die elektrischen Eigenschaften jeder einzelnen
Stelle genau eingestellt werden. Auf diese Weise kann die Sättigungsspannung niedrig gehalten werden, so
daß die davon abhängigen Eigenschaften des Transistors verbessert werden.
Ein besonderer Vorteil liegt darin, daß die Insel 14
5 oder die Insel 14 a ganz nach Wunsch an jeder Stelle während ihres Aufwachsens dotiert werden kann, so
daß jeder gewünschte Dotierungsgrad und jedes Dotierprofil erreicht werden kann.
Die entsprechenden npn- und pnp-Transistoren
ίο können dann einfach in den Inseln 14 und 14a durch
nachfolgende Diffusionsverfahren gebildet werden, die zunächst an der Insel 14 und anschließend an der
Insel 14 a vorgenommen werden können, indem die beiden Inseln entsprechend maskiert werden.
Der auf diese Weise entstehende integrierte Aufbau kann die in A b b. 4 gezeigte Form aufweisen, bei
der beispielsweise ein Inselpaar 14 mit npn-Transistoren in dem Träger gebildet ist. In ähnlicher Form
kann ein Inselpaar 14 a mit pnp-Transistoren gebildet
ao werden. Diese Inseln sind völlig voneinander isoliert, und die entsprechenden Transistoren können einfach
unmittelbar in diesen Inseln ausgebildet werden.
Die vollständige Isolierung der Einzeltransistoren bei dieser integrierten Schaltung ist von besonderem
Vorteil, da die unerwünschten Koppelkapazitäten zwischen den einzelnen Elementen auf ein Minimum
herabgesetzt werden. Damit eignen sich die nach dem vorliegenden Verfahren hergestellten Aufbauten besonders
für den Betrieb mit hohen Frequenzen.
Das verbesserte Verfahren gemäß der Erfindung ist auch deshalb vorteilhaft, weil es die bequeme Ausbildung
hochdotierter n+- und p+-Bereiche an den Unterseiten der eingeschlossenen Inseln erlaubt, wobei
Wege niedrigen Widerstandes für den Kollektorkontakt geschaffen werden. Dieser Bereich ist im
Hinblick auf niedrige Kollektor-Emitter-Sättigungsspannungen kritisch, da ein hoher Widerstand außerdem
eine hohe Verlustleistung bedingt.
Weiterhin ist von Vorteil, daß die n- und p-Inseln
14 und 14 a im wesentlichen aus unkompensiertem Material gebildet sind, was bei den bisherigen Konstruktionen
praktisch nicht möglich war. Das bedeutet, daß die bei der Bildung der Transistoren aufeinanderfolgenden
Diffusionen in diesen Inseln näher an den theoretisch möglichen Verlauf herankommen,
als es bei der Verwendung von hochkompensiertem Material der Fall wäre. Unkompensiertes Material
enthält sehr wenig Fremdatome des entgegengesetzten Dotierstoffs. Es kann also genügend n-Dotierstoff zu
der Insel 14 hinzugegeben werden, um jegliches p-Material zu übertönen. Umgekehrt gilt natürlich das
Entsprechende.
Claims (3)
1. Verfahren zum Herstellen von isolierten Bereichen in einer integrierten Halbleiter-Schaltung,
bei dem eine einkristalline Halbleiterschicht eines Leitungstyps an durch öffnungen einer
Maskenschicht örtlich definierten Bereichen auf einen Halbleiterträger epitaktisch aufgebracht
wird, dadurch gekennzeichnet, daß nach Ausbildung einer zweiten Maskenschicht (30) auf
der ersten Maskenschicht (12) und der epitaktischen Schicht (14) durch beide Maskenschichten
(12, 30) durchstoßende öffnungen eine zweite Halbleiterschicht (14 α) von entgegengesetztem
Leitungstyp auf dem Träger (10) epitaktisch ab-
gelagert wird, daß eine dritte Maskenschicht (40) auf der zweiten epitaktischen Schicht (14 a) und
der sie umgebenden Maskenschicht (30) ausgebildet wird, und daß auf der dritten Maskenschicht
(40) eine Trägerschicht (32) abgelagert und anschließend der Träger (10) bis zur Freilegung der
beiden Schichten (14, 14 a) entfernt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Träger (10) aus Silizium
und die Maskenschichten (12,30,40) aus Siliziumdioxyd
bestehen.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Trägerschicht (32) aus
polykristallinem Silizium besteht.
Hierzu 1 Blatt Zeichnungen
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US417919A US3461003A (en) | 1964-12-14 | 1964-12-14 | Method of fabricating a semiconductor structure with an electrically isolated region of semiconductor material |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1298189B true DE1298189B (de) | 1969-06-26 |
Family
ID=23655888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DEM67601A Pending DE1298189B (de) | 1964-12-14 | 1965-12-11 | Verfahren zum Herstellen von isolierten Bereichen in einer integrierten Halbleiter-Schaltung |
Country Status (4)
Country | Link |
---|---|
US (1) | US3461003A (de) |
DE (1) | DE1298189B (de) |
FR (1) | FR1457032A (de) |
GB (1) | GB1089098A (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2458680A1 (de) * | 1973-12-14 | 1975-06-26 | Hitachi Ltd | Verfahren zur herstellung von dielektrisch isolierten substraten fuer monolithische integrierte halbleiterschaltkreise |
DE2555155A1 (de) * | 1974-12-11 | 1976-06-16 | Hitachi Ltd | Dielektrisch isolierte unterlage fuer integrierte halbleiterschaltungen und verfahren zu ihrer herstellung |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4268348A (en) * | 1963-12-16 | 1981-05-19 | Signetics Corporation | Method for making semiconductor structure |
US3850707A (en) * | 1964-09-09 | 1974-11-26 | Honeywell Inc | Semiconductors |
US3905037A (en) * | 1966-12-30 | 1975-09-09 | Texas Instruments Inc | Integrated circuit components in insulated islands of integrated semiconductor materials in a single substrate |
US3585464A (en) * | 1967-10-19 | 1971-06-15 | Ibm | Semiconductor device fabrication utilizing {21 100{22 {0 oriented substrate material |
USRE28653E (en) * | 1968-04-23 | 1975-12-16 | Method of fabricating semiconductor devices | |
GB1276451A (en) * | 1969-01-16 | 1972-06-01 | Signetics Corp | Semiconductor structure and method for lowering the collector resistance |
GB1258382A (de) * | 1969-01-16 | 1971-12-30 | ||
NL166156C (nl) * | 1971-05-22 | 1981-06-15 | Philips Nv | Halfgeleiderinrichting bevattende ten minste een op een halfgeleidersubstraatlichaam aangebrachte halfge- leiderlaag met ten minste een isolatiezone, welke een in de halfgeleiderlaag verzonken isolatielaag uit door plaatselijke thermische oxydatie van het half- geleidermateriaal van de halfgeleiderlaag gevormd isolerend materiaal bevat en een werkwijze voor het vervaardigen daarvan. |
FR2138539B1 (de) * | 1971-05-27 | 1973-05-25 | Alsthom | |
US3884733A (en) * | 1971-08-13 | 1975-05-20 | Texas Instruments Inc | Dielectric isolation process |
US3984173A (en) * | 1974-04-08 | 1976-10-05 | Texas Instruments Incorporated | Waveguides for integrated optics |
GB2060252B (en) * | 1979-09-17 | 1984-02-22 | Nippon Telegraph & Telephone | Mutually isolated complementary semiconductor elements |
US4570330A (en) * | 1984-06-28 | 1986-02-18 | Gte Laboratories Incorporated | Method of producing isolated regions for an integrated circuit substrate |
US4860081A (en) * | 1984-06-28 | 1989-08-22 | Gte Laboratories Incorporated | Semiconductor integrated circuit structure with insulative partitions |
EP0241317B1 (de) * | 1986-04-11 | 1993-03-10 | Canon Kabushiki Kaisha | Herstellungsverfahren einer niedergeschlagenen Schicht |
CA1333040C (en) * | 1986-04-11 | 1994-11-15 | Canon Kabushiki Kaisha | Process for forming deposited film |
EP0242182B1 (de) * | 1986-04-14 | 1993-06-30 | Canon Kabushiki Kaisha | Verfahren zur Herstellung einer niedergeschlagenen Schicht |
US5001075A (en) * | 1989-04-03 | 1991-03-19 | Motorola | Fabrication of dielectrically isolated semiconductor device |
US5145795A (en) * | 1990-06-25 | 1992-09-08 | Motorola, Inc. | Semiconductor device and method therefore |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1178518B (de) * | 1961-10-06 | 1964-09-24 | Ibm | Verfahren zur Herstellung von Halbleiter-bauelementen |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3243323A (en) * | 1962-06-11 | 1966-03-29 | Motorola Inc | Gas etching |
US3320485A (en) * | 1964-03-30 | 1967-05-16 | Trw Inc | Dielectric isolation for monolithic circuit |
US3312879A (en) * | 1964-07-29 | 1967-04-04 | North American Aviation Inc | Semiconductor structure including opposite conductivity segments |
-
1964
- 1964-12-14 US US417919A patent/US3461003A/en not_active Expired - Lifetime
-
1965
- 1965-11-16 GB GB48625/65A patent/GB1089098A/en not_active Expired
- 1965-11-23 FR FR39470A patent/FR1457032A/fr not_active Expired
- 1965-12-11 DE DEM67601A patent/DE1298189B/de active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1178518B (de) * | 1961-10-06 | 1964-09-24 | Ibm | Verfahren zur Herstellung von Halbleiter-bauelementen |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2458680A1 (de) * | 1973-12-14 | 1975-06-26 | Hitachi Ltd | Verfahren zur herstellung von dielektrisch isolierten substraten fuer monolithische integrierte halbleiterschaltkreise |
DE2555155A1 (de) * | 1974-12-11 | 1976-06-16 | Hitachi Ltd | Dielektrisch isolierte unterlage fuer integrierte halbleiterschaltungen und verfahren zu ihrer herstellung |
Also Published As
Publication number | Publication date |
---|---|
US3461003A (en) | 1969-08-12 |
FR1457032A (fr) | 1966-10-28 |
GB1089098A (en) | 1967-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1298189B (de) | Verfahren zum Herstellen von isolierten Bereichen in einer integrierten Halbleiter-Schaltung | |
DE2455730C3 (de) | Feldeffekt-Transistor mit einem Substrat aus einkristallinem Saphir oder Spinell | |
DE1439935A1 (de) | Halbleitereinrichtung und Verfahren zu deren Herstellung | |
EP0001574B1 (de) | Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung | |
DE2618733A1 (de) | Halbleiterbauelement mit heterouebergang | |
DE2335799A1 (de) | Sperrschicht-feldeffekttransistoren in dielektrisch isolierten mesas | |
DE1544329A1 (de) | Verfahren zur Herstellung epitaxialer Schichten bestimmter Form | |
DE2655341A1 (de) | Halbleiteranordnung mit passivierter oberflaeche und verfahren zur herstellung dieser anordnung | |
DE2030805A1 (de) | Verfahren zur Ausbildung epitaxialer Kristalle oder Plattchen in ausgewählten Bereichen von Substraten | |
DE2605830A1 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
DE1789024A1 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE1163981B (de) | Verfahren zur Herstellung von Halbleiteranordnungen mit pn-UEbergang und einer epitaktischen Schicht auf dem Halbleiterkoerper | |
DE1564191B2 (de) | Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen | |
DE2238450A1 (de) | Halbleiterbaugruppe und verfahren zur herstellung derselben | |
DE2749607B2 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
DE1489258B1 (de) | Verfahren zum Herstellen einer duennen leitenden Zone unter der Oberflaeche eines Siliciumkoerpers | |
DE2115455B2 (de) | Verfahren zum Herstellen individueller Halbleiterbauelemente unterschiedlicher elektrischer Leitfähigkeitscharakteristiken auf einem isolierenden Substrat | |
DE1296266B (de) | Verfahren zum elektrischen isolieren von einkristallinen bereichen in einer integrierten halbleiterschaltung | |
DE1282796B (de) | Integrierte Halbleiteranordnungen und Verfahren zum Herstellen derselben | |
DE1764570B2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren | |
DE1248168B (de) | Verfahren zur Herstellung von Halbleiteranordnungen | |
DE2904480B2 (de) | Integrierte Halbleiterschaltung und Verfahren zu ihrem Herstellen | |
DE2942236C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2316095A1 (de) | Verfahren zur herstellung integrierter schaltungen mit komplementaer-kanal-feldeffekttransistoren | |
DE1923035A1 (de) | Verfahren zur Herstellung eines Halbleiterelements mit Passivierfilm |