DE1248168B - Verfahren zur Herstellung von Halbleiteranordnungen - Google Patents

Verfahren zur Herstellung von Halbleiteranordnungen

Info

Publication number
DE1248168B
DE1248168B DEP35191A DEP0035191A DE1248168B DE 1248168 B DE1248168 B DE 1248168B DE P35191 A DEP35191 A DE P35191A DE P0035191 A DEP0035191 A DE P0035191A DE 1248168 B DE1248168 B DE 1248168B
Authority
DE
Germany
Prior art keywords
layer
areas
oxide
area
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEP35191A
Other languages
English (en)
Inventor
Dr Clarence Gould Thornton
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxar Space LLC
Original Assignee
Philco Ford Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philco Ford Corp filed Critical Philco Ford Corp
Publication of DE1248168B publication Critical patent/DE1248168B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/017—Clean surfaces
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/049—Equivalence and options
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/115—Orientation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. Cl.:
HOIl
Deutsche Kl.: 21g-11/02
Nummer: 1 248 168
Aktenzeichen: P 35191 VIII c/21 g
Anmeldetag: 30. September 1964
Auslegetag: 24. August 1967
Aus dem Stand der Technik ist bekannt, daß Übergänge zwischen Halbleitermaterialien verschiedener Leitfähigkeitstypen, hie beispielsweise pn-, ni- oder pi-Ubergänge, hergestellt werden können, derart, daß sie als elektrische Stromgleichrichter wirken. Bei einem bekannten Verfahren zur Herstellung derartiger Übergänge wird eine Schicht von Halbleitermaterial eines gegebenen Leitfähigkeitstyps epitaktisch aus der Gasphase auf einem Grundkörper von verschiedenem Leitfähigkeitstyp abgeschieden. Dieses Verfahren ist von besonderem Interesse, da es eine sehr genaue Kontrolle des Gradienten des spezifischen Widerstandes in dem durch das Aufwachsen erzeugten Bereich gestattet und sich gut für Massenherstellungs- und mikroelektronische Verfahrenstechniken eignet. So können andere Schaltungsbauteile, wie beispielsweise Widerstände, ebenfalls durch epitaktisches Aufwachsen von Material geeigneter Leitfähigkeit hergestellt werden. Das zur Herstellung dieser Elemente verwendete Material kann vom gleichen Leitfähigkeitstyp sein oder einen anderen Leitfähigkeitstyp wie das Substrat besitzen.
Es ist auch schon bekannt, auf einem Halbleiterkörper, auf den man eine Maske aus einer Glasplatte aufgelegt hat, durch Öffnungen dieser Maske aus der Gasphase Halbleiterschichten abzuscheiden.
Bei Versuchen, als Maske eine auf einem Siliziumhalbleiterkörper aufgebrachte, mit mehreren Öffnungen versehene Siliziumoxydschicht zu verwenden, hat sich jedoch herausgestellt, daß während der epitaktischen Abscheidung von Silizium aus der Gasphase auch auf der Oxydschicht Siliziumkristallite niedergeschlagen werden, die häufig die Oxydschicht durchdringen und mit dem darunterliegenden Körper einen elektrischen Kontakt bilden. Würde man nun, wie das erwünscht ist, auf der Oxydschicht metallische Kontakte und Verbindungsleitungen durch Metallbedampfung aufbringen, so würden die Kristallite Kurzschlüsse zwischen den aufgebrachten Kontakten oder Verbindungen und dem unter der Oxydschicht liegenden Körper bilden.
Durch die vorliegende Erfindung soll ein Verfahren zur Herstellung von Halbleiteranordnungen, die sich für mikroelektronische Schaltungen eignen und die frei vom Streukristallwachstum sind, geschaffen werden.
Der vorliegenden Erfindung liegt die Entdeckung zugrunde, daß bei dem erwähnten, bei den Versuchen angewandten Verfahren einer epitaktischen Abscheidung von Halbleitermaterial aus der Gasphase auf einem Halbleiterkörper im wesentlichen keinerlei Kristallitbildung in dem den freiliegenden Bereichen Verfahren zur Herstellung von
Halbleiteranordnungen
Anmelder:
Philco-Ford Corporation,
eine Gesellschaft nach den Gesetzen des
Staates Delaware,
Philadelphia, Pa. (V. St. A.)
Vertreter:
Dipl.-Ing. C. Wallach, Dipl.-Ing. G. Koch
und Dr. T. Haibach, Patentanwälte,
München 2, Kaufingerstr. 8
Als Erfinder benannt:
Dr. Clarence Gould Thornton,
Ambler, Pa. (V. St. A.)
Beanspruchte Priorität:
V. St. ν. Amerika vom 30. September 1963
(312 703)
des Halbleiterkörpers unmittelbar benachbarten Bereich auftritt, und daß die Anzahl von Kristalliten pro Flächeneinheit mit zunehmender Fläche der freiliegenden Körperteile abnimmt.
Demgemäß betrifft die Erfindung ein Verfahren zur Herstellung eines geometrisch definierten, durch epitaktisches Abscheiden einer Halbleiterschicht aus der Gasphase erzeugten Bereiches auf der Oberfläche eines Halbleitereinkristalls, bei dem vor dem Abscheiden auf der Oberfläche des Einkristallkörpers eine den geometrisch definierten Bereich frei lassende Maske angeordnet wird. Die Erfindung besteht darin, daß bei einem solchen Verfahren die Maske aus einem an der Einkristalloberfläche des Körpers haftenden schmalen Oxydband besteht, welches sich entlang dem Umfang des genannten, geometrisch definierten Bereiches erstreckt und daß die Breite des Oxydbandes derart gering bemessen ist, daß auf dem Oxydband keine Kristallitabscheidung auftritt.
Dieses Verfahren besitzt die für die Herstellung von Grenzschichten mit Hilfe der Epitaxialverfahren charakteristischen Vorteile: Bequeme Lokalisierung und Formgebung des Überganges, gute Eignung für
709 638/426
mikroelektrisclie Verfahren und Bauweisen sowie gute Kontrolle des spezifischen Widerstandes.
Die schmalen Oxydbänder können in der Weise hergestellt werden, daß man eine Oxydschicht auf dem gesamten Körper erzeugt und sodann bestimmte Teile der Oxydschicht mittels Lichtdruckverfahren entfernt, derart; daß die gewünschten schmalen Bänder zurückbleiben.. Auf der nunmehr großen freiliegenden Oberfläche des Körpers kann das epitaktische Aufwachseh nach bekannten Verfahren vorgenommen werden; beispielsweise kann das epitaktische Aufwachsen von Silizium mittels Wasserstoffreduktion von Siliziumtetrachlorid oder einem anderen Siliziumhalogenid durchgeführt werden, wobei gegebenenfalls ein Aktivator mittels gleichzeitiger Wasserstoffreduktion des Halogenids des Aktivators dem Silizium zugesetzt wird. Während so das Aufwachsen innerhalb eines großen Flächenbereiches des Körpers stattfindet, sind gleichzeitig die Bereiche, in welchen die Übergänge oder Widerstände hergestellt werden sollen, durch die entsprechenden schmalen Oxydbänder geometrisch mit hoher Genauigkeit definiert und elektrisch von den umgebenden Bereichen isoliert. Da ferner die Oberfläche des Körpers zum Großteil freiliegt und die Materialabscheidung im wesentlichen gleichförmig innerhalb des Oberflächenbereiches des gesamten Körpers vor sich geht, besteht auch nur eine geringere Gefahr, daß die Konzentration des reagierenden Gases in dem Gasstrom über die Oberfläche des Plättchens hin schwankt, als wenn das Aufwachsen hur in verhältnismäßig kleinen unmaskierten Bereichen erfolgt. Als Folge hiervon ist das Wachstum in dem Bereich, der durch schmale Maskierungsbänder definiert ist, gleichförmiger als in Bereichen, welche durch Öffnungen in einer Maske definiert sind, welche* einen Großteil der Oberfläche des Plättchens bedeckt. Nach dem Aufwachsen kann die Oberfläche des Substrats oder Plättchens zur Bildung einer isolierenden Oberfläche reoxydiert werden, welche die geeigneten Kontakte und Zwischenverbindungen für die auf dem Träger erzeugten Anordnungen aufnimmt. Da die' schmalen Oxydbänder im wesentlichen frei von Streukriställchen sind, besteht nur eine geringe Wahrscheinlichkeit für einen Kurzschluß zwischen derartig aufgebrachten Leitern und dem darunter befindlichen Plättchen.
Das Verfahren nach der Erfindung wird an Hand der folgenden Beschreibung von Ausführungsbeispielen erläutert; in der Zeichnung zeigt
Fig. 1 in Draufsicht ein typisches Plättchen, auf welchem Bereiche von verschiedenartigen Stoffen durch epitaktisches Aufwachsen erzeugt werden sollen,
F i g. 2 eine Schnittansicht des in F i g. 1 gezeigten Plättchens im Schnitt entlang einem Durchmesser, und zwar nach der Bildung einer Oxydoberflächenschicht,
F i g. 3 eine Draufsicht des Plättchens aus F i g. 2, nachdem das Oberflächenoxyd an allen Stellen mit Ausnahme enger Bänder, welche die für das Aufwachsen vorgesehenen Bereiche definieren, entfernt wurde,
F i g. 4 eine Schnittansicht des so behandelten Plättchens gemäß F i g. 3 im Schnitt längs der Linie IV-IV,
F i g. 5 eine der : F i g. 4 entsprechende Ansicht, welche zusätzlich die durch epitaktisches Aufwachsen erzeugte Schicht zeigt,
Fig. 6 eine Ansicht des Plättchens aus Fig. 5 nach der Reoxydation,
F i g. 7 eine Ansicht des Plättchens aus F i g. 6, nachdem Teile des Oberflächenoxydüberzuges zur Bildung von Öffnungen entfernt wurden, durch welche ein elektrischer Kontakt mit vorgegebenen Bereichen des Plättchens hergestellt wird,
F i g. 8 eine Schnittansicht des Plättchens nach Anbringung der elektrischen Kontakte,
ίο Fig. 9 eine Draufsicht auf das Plättchen aus Fig. 8,
Fig. 10 in schematischer Darstellung eine Vorrichtung, wie sie zur Erzeugung der durch epitaktisches Aufwachsen hergestellten Schichten auf dem aus den Fig. 3 und 4 ersichtlichen vorbereiteten Plättchen dienen kann,
Fig. 11 in Schnittansicht eine Alternativausführungsform, bei welcher das Plättchen aus F i g. 6 zur Aufnahme einer zweiten epitaktischen Schicht in bestimmten Bereichen vorbereitet wird,
Fig. 12 eine Draufsicht auf das so vorbereitete Plättchen gemäß Fig. 11,
Fig. 13 in Schnittansicht das Plättchen aus F i g. 12 mit der zweiten epitaktischen Schicht.
Die Erfindung wird im folgenden lediglich beispielshalber in Anwendung bei der Herstellung eines pn-Überganges auf einem η-leitenden Plättchen beschrieben. Die Figuren der Zeichnung sind nicht notwendigerweise maßstabsgetreu; gleiche Teile sind mit gleichen Bezugsziffern bezeichnet. Als Ausgangsmaterial kann gemäß den F i g. 1 und 2 ein kreisförmiges Siliziumplättchen 10 dienen, das einen spezifischen Widerstand von etwa 0,2 bis 4 Ohm-Zentimeter hat und eine Kristallorientierung von etwa 0,5 Grad bis 4 Grad gegenüber der 1,1,1-Ebene des Kristalls aufweist. Es sei betont, daß die jeweilige genaue Größe und Form des Plättchens keine kritische Bedeutung besitzen und so gewählt werden können, daß sie die Bildung der gewünschten Anzahl von Schaltungselementen auf dem Plättchen ermöglichen. Im beschriebenen Beispielsfall kann das Plättchen einen Durchmesser von etwa 1,9 cm besitzen, auf mechanischem Wege durch Läppung auf eine Dicke von etwa 0,254 mm bearbeitet und sodann poliert sein. Danach kann es einer leichten Ätzbehandlung in einer Lösung von Fluorwasserstoff, Salpetersäure und Essigsäure unterworfen werden, um die Oberfläche des Plättchens zu reinigen und jegliche durch die vorhergehende Läppungs- und Polierbearbeitung verursachten Beeinträchtigung der Kristalloberfläche zu beseitigen.
Wie in F i g. 2 gezeigt ist, wird auf der Oberfläche des Plättchens 10 eine haftende isolierende Schicht 12 aus Siliziumoxyd erzeugt. Eine Dicke der Oxydschicht von bis zu wenigstens 1,5 Mikron läßt sich ohne Riß- und Sprungbildung erzielen. Das Oxyd ist hauptsächlich Siliziumdioxyd und wird im folgenden so bezeichnet. Die Siliziumdioxydschcht kann zwar nach verschiedenen bekannten Verfahren, wie beispielsweise mittels chemischer Abscheidung, hergestellt werden; besonders vorzuziehen ist jedoch die Herstellung mittels thermischem Wachstum. Dieses Verfahren ist dem Fachmann bekannt und braucht daher hier nicht im einzelnen beschrieben zu werden.
Im typischen Fall wird das entsprechend vorbereitete Siliziumplättchen bei etwa 1200° C etwa 16 Stunden lang in Sauerstoff oder etwa Va Stunde lang in einem Gemisch von Sauerstoff und Wasserdampf gehalten,
wodurch eine Oxydschicht mit einer Dicke in der Größenordnung von 1 Mikron entsteht.
Sodann wird, wie in den F i g. 3 und 4 dargestellt ist, die Oxydschicht unter Freilegung des darunter befindlichen Siliziumplättchens 10 an allen Stellen mit Ausnahme der Bänder 14, 16 und 18 entfernt, welche die Bereiche 24,26 und 28 umgeben, in denen Gleichrichtelemente hergestellt werden sollen, sowie mit Ausnahme des Bereiches 30, wo ein elektrischer Kontakt zu dem Halbleiterplättchen 10 angebracht werden soll. Die Anbringung eines Kontaktes an der Oberseite des Plättchens ist zur weiteren Erläuterung des Maskierungsverfahrens gezeigt. Selbstverständlich kann es in vielen Fällen vorzuziehen sein, durch Läppung der Unterseite des Plättchens 10 nach dem Aufwachsen die Dicke des Plättchens 10 auf den gewünschten Wert zu verringern und sodann einen ohmschen Kontakt an der unteren Oberfläche des Plättchens 10 anzubringen. Die Bänder 14,16 und 18 sowie der Bereich 30 können mittels bekannter Lichtdruckverfahren hergestellt werden, wodurch das in den F i g. 3 und 4 gezeigte Gebilde entsteht. F i g. 3 zeigt das Plättchen in Draufsicht. F i g. 4 ist eine Schilittansicht längs der Linie IV-IV in Fig. 3. Es sei darauf hingewiesen, daß jeder der Bereiche 24, 26 und 28 an seinem Rand durch ein entsprechendes schmales Band 14,16 bzw. 18 aus Siliziumdioxyd definiert und begrenzt ist. Der Bereich 30 stellt einen zusammenhängenden Tupfen oder Pfropfen aus Siliziumdioxyd dar. Die örtliche Lage und die Größe der Bereiche 24, 26 und 28 können ohne Schwierigkeit kontrolliert werden; Öffnungsdurchmesser von etwa 0,1 bis etwa 5 mm sind typische Werte für verschiedene Anwendungsfälle. Die Breite der Bänder 14, 16 bzw. 18 kann von etwa 0,025 bis etwa 0,125 mm betragen.
Der nächste Verfahrensschritt besteht in der Aufbringung von p-Silizium auf den freiliegenden Ober-Jlächenteilen des n-Siliziumplättchens 10. Der Fachmann kennt verschiedene Verfahren zum epitaktischen Aufwachsen von Schichten. Für die Zwecke der vorliegenden Erfindung ist ein Verfahren vorzuziehen, welches von der Wasserstoffreduktion von SiCl4 und eines Halogenids des Aktivatormetalls, das in das Silizium eingebracht werden soll, Gebrauch macht. Ein derartiges Verfahren ist beispielsweise im einzelnen in einem Artikel von H. C. Theuerer in »Journal of Electrochemical Society«, Bd. 108 (1961), S. 649 beschrieben. Eine typische Vorrichtung zur Durchführung eines derartigen Verfahrens ist in F i g. 10 dargestellt; sie zeigt eine Kammer 40 mit wassergekühlten Wandungen, welche von einer Hochfrequenzheizwicklung 42 umgeben ist. Die Kammer enthält einen Quarzfuß 44 zur Halterung des Siliziumplättchens 10 sowie einen Graphitzylinder 48 innerhalb des Fußes 44; in dem Zylinder 48 werden mittels der HF-Heizwicklung 42 in bekannter Weise Heizströme induziert. Es sei betont, daß das Plättchen 10 das Halbleitergebilde gemäß den F i g. 3 und 4 darstellen soll, wobei jedoch die Einzelheiten der Siliziumoxydschicht in Fig. 10 nicht dargestellt sind. Eine Gaszufuhrleitung 50 und eine Gasaustrittsleitung 52 gestatten die Aufrechterhaltung eines Gasstromes durch die Kammer 40.
Als Trägergas dient bei dem Verfahren Wasserstoff, der aus irgendeiner geeigneten Wasserstoffquelle 54 mit einem geeigneten Druck geliefert wird. Bei Öffnung der Gasventile 56 und 54 kann der Wasserstoff durch einen Sauerstoffabscheider 58, einen Trockner 60 sowie einen Absorptions-Exsikkator 62, welcher eine mit körnigem synthetischem Zeolit beschickte und bei —195° C betriebene Vorrichtung sein kann, strömen. Diese Vorrichtungen bewirken in herkömmlicher Weise die Abscheidung von Sauerstoff aus dem Wasserstoffgas, eine Trocknung des Gases sowie die Abscheidung anderer kondensierfähiger gasförmiger Verunreinigungen, welche in dem Wasserstoff enthalten sein können. Das aus der Vorrichtung 62 ausströmende Wasserstoffgas ist daher außerordentlich rein. Mit dem Ventil 64 in Öffnungsstellung und den Ventilen 66,68,70,72,74 und 76 in Schließstellung kann ein Wasserstoffgasstrom direkt durch die Kammer 40 geleitet werden, wenn eine Spülung des Systems erwünscht ist. Der Vorratsbehälter 78 kann eine Lösung von Siliziumtetrachlorid und Phosphortrichlorid enthalten, durch welche das Trägergas im perlenden Gasstrom hindurchgeleitet wird. Ein Behälter 80 kann eine Lösung von Siliziumtetrachlorid und Bortribromid, entsprechend ein Behälter 82 eine Lösung von Siliziumtetrachlorid ohne Dotierungsunreinheiten enthalten.
Mit der in Fig. 10 gezeigten Vorrichtung läßt sich auf dem Plättchen 10 ein epitaktisches Aufwachsen von Stoffen verschiedener Leitfähigkeitstypen auf folgende Weise erzielen.
Zunächst kann η-Silizium auf dem Plättchen 10 epitaktisch aufgebracht werden, indem man sämtliche Ventile, mit Ausnahme der Ventile 56, 66 und 72 schließt, derart, daß der Wasserstoff von der Vorrichtung 62 durch die Quelle 78, welche Siliziumtetrachlorid und Phosphortrichlorid enthält, sowie von hier weiter zu dem Einlaß 50 der Kammer 40 strömen muß. Beim Durchströmen der Quelle 78 nimmt der Wasserstoff kleine Mengen an Siliziumtetrachlorid und Phosphortrichlorid auf und führt sie mit sich in die Kammer 40, wo bei einer Temperatur von 1200 bis 1400° C der Wasserstoff das Siliziumtetrachlorid und Phosphortrichlorid unter Bildung von freiem Silizium und freiem Phosphor reduziert, welche sich sodann auf dem Plättchen 10 abscheiden und auf diesem eine Schicht erzeugen, welche aus Silizium besteht, das mit Phosphor dotiert ist. Vorzugsweise werden die Bedingungen so gewählt, daß die Reduktion des Siliziumtetrachlorids nur an der heißen Oberfläche des Plättchens 10 erfolgt, derart, daß kein freies elementares Silizium in dem Gasstrom enthalten ist.
Alternativ kann p-Silizium epitaktisch auf das Plättchen 10 aufgebracht werden, indem man sämtliche Ventile, mit Ausnahme der Ventile 56, 68 und 74 schließt, derart, daß der Wasserstoff durch die Quelle 80, welche Siliziumtetrachlorid und Bortribromid enthält, strömt, bevor er die Kammer 40 erreicht. In diesem Fall wächst borhaltiges Silizium einkristallin auf dem Plättchen 10 und bildet auf diesem eine p-Schicht.
Schließlich kann man ein Silizium von hohem Widerstand epitaktisch abscheiden, indem man alle Ventile, mit Ausnahme der Ventile 56, 70 und 76 schließt, derart, daß der Wasserstoff vor dem Eintritt in die Kammer 40 durch die Quelle 82 strömt, welche Siliziumtetrachlorid ohne Dotierungsunreinheit enthält. In diesem Fall wird auf dem Plättchen 10 in der Kammer 40 reines Silizium epitaktisch aufgebracht. Es sei betont, daß das Silizium auf allen freiliegenden Bereichen des Siliziumplättchens 10 abgeschieden
7 8
wird, und zwar sowohl auf den die Bänder 14, 16 einem Durchsatz von etwa 1 bis 2 Litern pro Minute und 18 umgebenden Bereichen, als auch in den von durch den Siliziumborbehälter 80 zusätzlicher Wasdiesen Bändern begrenzten Bereichen. Jedoch wird serstoff mittels des Ventils 64 zugeführt werden. Das auf den Bändern 14, 16 und 18 selbst kein Silizium einachsig gezogene Silizium wächst mit einer Geabgeschieden, und es werden auch, infolge der engen 5 schwindigkeit von etwa 0,3 bis 1 Mikrom pro Minute; Nachbarschaft der freiliegenden Bereiche des Platt- im vorliegenden Beispiel kann das Verfahren während chens 10, keine Kristallenen auf den schmalen Bän- etwa 1 bis 4 Minuten fortgesetzt werden, um eine dem 14, 16 und 18 gebildet. Im allgemeinen kann der 1 Mikron dicke p-Schicht auf dem darunter befind-Bereich 30 ebenfalls klein genug gemacht werden, liehen η-Silizium zu erzeugen. Das so erhaltene durch daß keine Kriställchen darauf gebildet werden. Je- io epitaktisches Aufwachsen gezogene p-Material besitzt doch ist im übrigen eine etwaige Kriställchenbildung einen spezifischen Widerstand von etwa 0,001 Ohmin diesem Bereich ohne Bedeutung, da dieser Bereich Zentimeter bis etwa 0,01 Ohm-Zentimeter. Danach zur Herstellung eines elektrischen Kontaktes mit dem werden sodann die Ventile 68 und 74 geschlossen darunterliegenden Plättchen 10 dienen soll. Zur Ver- und das Ventil 64 geöffnet, um Wasserstoff allein einfachung der Zeichnung ist nur die Abscheidung 15 durch die Kammer 40 strömen zu lassen; die Heizung auf der Oberseite des Plättchens 10 dargestellt. Etwa wird abgebrochen, derart, daß die Abkühlung der an den Schmalseiten oder an der Unterseite des Platt- Kammer 40 und des Halbleitergebildes in der Waschens 10 abgeschiedenes Silizium beeinträchtigt die serstoffatmosphäre vor sich geht. Durch Verhältnis-Wirkungsweise der an der Oberseite des Plättchens mäßig rasche Abkühlung läßt sich eine Diffusion von 10 hergestellten Vorrichtungen nicht. 20 Akzeptoren in das n-Plättchen vermeiden. Sobald die
Im folgenden wird ein spezifisches Beispiel für das Kammer 40 abgekühlt ist, wird das Plättchen heraus-
Verfahren zur Erzielung von epitaktischem Aufwach- genommen. Gegebenenfalls kann es in einem Deter-
sen einer p-Schicht auf einem n-Plättchen beschrie- gens gereinigt, in entionisiertem Wasser gespült und
ben, wobei die spezielle Art des Abscheidens des trockengeblasen werden.
Halbleitermaterials nicht Gegenstand der Erfindung 35 Die Menge des Siliziumtetrachlorids in dem Was-
ist. Das in den F i g. 3 und 4 gezeigte Halbleiter- serstoff kann während des vorstehend beschriebenen
plättchengebilde wird zur Reinigung mit einem Rei- Verfahrens durch Änderung der Temperatur der Ma-
nigungsmittel geschrubbt, sodann werden Ultraschall- terialbehälter 80 kontrolliert werden. Die Menge an
reinigungsverfahren angewendet, danach wird das Bor, welche ihrerseits den spezifischen Widerstand
Plättchen einige Sekunden lang in gepufferter Fluor- 30 des gezogenen Siliziums bestimmt, kann durch ent-
wasserstoffsäure gespült und schließlich in entioni- sprechende Wahl des Prozentgehalts von Bortribro-
siertem Wasser gespült. Die Fluorwasserstoffsäure mid in dem Behälter 80 kontrolliert werden. Im typi-
dient zur Beseitigung jeglicher dünnen Oxydschicht, sehen Fall liegt dieser Gehalt an Bortribromid in der
welche sich auf den freiliegenden Siliziumoberflächen- Größenordnung von 0,1 bis 1000 Teile pro Million
bereichen durch die Berührung mit der Umgebungs- 35 Teile Siliziumtetrachlorid.
luft gebildet haben mag; hierdurch wird sichergestellt, Das Gebilde mit der epitaktischen Schicht ist in daß das darunterliegende Siliziumplättchen 10 unmit- F i g. 5 dargestellt, wo die durch das Abscheiden auf telbar den Bedingungen für das epitaktische Auf- dem darunter befindlichen Siliziumplättchen 10 herwachsen ausgesetzt wird. Aus diesem Grunde muß gestellten p-Bereiche 90, 92 und 94 ersichtlich sind, die anfangs aufgebrachte Siliziurodioxydschicht 12 40 Die Bereiche 90 und 92 liegen innerhalb der Bänder hinreichend dick ausgeführt sein, derart, daß nach 14 und 16 und sind elektrisch voneinander sowie von der Reinigung des Gebildes mit der Fluorwasser- dem Bereich 94 isoliert. Dabei hat sich ergeben, daß stoffsäure die dann noch verbleibende Dicke der Bereiche nach Art etwa der Bereiche 90 und 92 im Schicht 12 noch die gewünschte Maskierungswirkung wesentlichen gleichförmige Dicke besitzen, ohne oder ergibt. 45 mit nur geringer Tendenz zu größerer Dicke in der
Nach der erwähnten Wasserspülung wird das in Nachbarschaft der Maskierungsteile,
den F i g. 3 und 4 dargestellte Gebilde mit reinem Die Dicke der epitaktischen Schicht kann gleich,
Stickstoff trockengeblasen und, falls es eine Zeitlang größer oder kleiner als die Höhe bzw. die Dicke der
aufbewahrt werden soll, in einer reinen Stickstoff- Bänder 14 und 16 sein. Die beste Definierung und
atmosphäre gehalten. Vorzugsweise wird es jedoch 50 Begrenzung des durch epitaktisches Aufwachsen her-
sogleich in die Kammer 40 eingebracht. Das System gestellten Bereiches erhält man, wenn die Dicke der
wird im kalten Zustand gründlich mit Wasserstoff epitaktischen Schicht nicht größer als die Dicke der
aus dem Behälter 54 gespült, wobei der Wasserstoff Bänder 14 und 16 ist.
durch das Ventil 64 fließt, ohne einen der Silizium- Das in F i g. 5 gezeigte Gebilde kann in der ein-
tetrachlorid-Vorratsbehälter zu durchströmen. Unter 55 gangs erwähnten Weise reoxydiert werden, wobei,
Aufrechterhaltung des Wasserstoffstromes wird so- wie aus F i g. 6 ersichtlich, eine neue Oxydschicht 12'
dann die HF-Heizung 42 betätigt und die Tempera- auf der gesamten Oberseite des Plättchens 10 erzeugt
tür des Siliziumplättchens 10 auf einen Wert im Be- wird. Diese Oxydbildung auf der Siliziumschicht ist
reich von etwa 1200 bis etwa 1400° C gebracht, wo ein sich selbst begrenzender Prozeß; das Wachstum
sie etwa 10 Minuten lang gehalten wird, bevor das 60 wird am schnellsten in den Bereichen 90, 92 und 94
Ventil 64 geschlossen und die Ventile 68 und 74 ge- mit freiliegendem Silizium und am geringsten in dem
öffnet werden, derart, daß der Wasserstoff nunmehr Bereich der Bänder 14, 16 und 18 und in dem Be-
durch das Siliziumtetrachlorid und Bortribromid reich 30 sein. Wie aus F i g. 6 ersichtlich, können in
strömt. Dieser Strom wird während einer Zeitdauer der Oberfläche der Schicht 12' an den den Bändern
aufrechterhalten, welche von der Dicke der p-Sili- 65 14, 16 und 18 sowie dem Bereich 30 entsprechenden
ziumschicht abhängt, die durch epitaktisches Auf- Stellen geringfügige Unregelmäßigkeiten auftreten,
wachsen erzeugt werden soll. Zeitperioden von 10 Se- Das Ausmaß dieser Unregelmäßigkeiten wird von der
künden bis 5 Minuten sind typische Beispiele, bei Dicke der ursprünglichen Schicht 12, von der Dicke

Claims (10)

der aufgewachsenen Schicht in den Bereichen 90, 92 und 94 sowie von der Dicke der neuen Oxydschicht 12' abhängen. Wie aus den F i g. 7, 8 und 9 ersichtlich, können elektrische Kontaktbereiche für die Bereiche 90 und 92 sowie für das Plättchen 10 durch selektive Abtragung der Oxydschicht 12' in den Bereichen 102 und 104, sowie durch Entfernung der Schichten 12' und der zuerst gebildeten Schicht 12 in dem Bereich 30' gebildet werden. Der Bereich 30' entspricht im ganzen dem Bereich 30 aus der Fig. 3. Die selektive Entfernung des Oxyds kann im Lichtdruckverfahren erfolgen. In den öffnungen 102, 104 bzw. 30' können Kontakte 106, 108 bzw. 110 hergestellt werden, und zwar durch Vakuumaufdampfung eines geeigneten Metalls durch eine Maske, oder nach irgendeinem anderen geeigneten Verfahren. Die Anschlüsse 106 und 108 bilden einen ohmschen Kontakt mit den Bereichen 90 und 92, der Anschluß 110 entsprechend einem ohmschen Anschluß zu dem Plättchen 10. Das aus der F i g. 9 ersichtliche Leiterelement 112 dient als Beispiel für elektrische Leiteranordnungen, weiche auf der Oxydschicht 12' zur Herstellung elekirischer Verbindungen zwischen den verschiedenen Elementen auf dem Plättchen 10 hergestellt werden können. Falls erwünscht, können elektrische Zuleitungen nach Art der Leiter 114 und 116 mittels Thermopreßschweißung oder in anderer Weise mit entsprechenden Kontaktbereichen nach Art der Bereiche 110 und 108 verbunden werden. Wie aus der Fig. 9 ersichtlich, kann für den Bereich 28 aus der F i g. 3 ein Kontaktbereich 118 von gleicher Art wie der Kontaktbereich 106 vorgesehen werden. Bei der bisherigen Beschreibung wurde davon ausgegangen, daß nur eine einzige epitaktische Schicht auf dem Plättchen 10 gezogen werden soll. Für die Herstellung von Dioden ist nur eine Schicht erforderl.ich. Es kann jedoch notwendig oder erwünscht sein, eine oder mehrere zusätzliche Schichten von verschiedenem Leitfähigkeitstyp auf dem Plattchen 10 aufzubringen, z. B. zur Herstellung von Transistoren, Widerständen oder anderen Schaltungselementen. Wie in den Fig. 11, 12 und 13 gezeigt ist, können die zweite und weitere folgende Schichten mittels Verfahrensschritten ähnlich dem zur Herstellung der ersten epitaktischen Schicht verwendeten Verfahren hergestellt werden. Von dem in der F i g. 6 gezeigten, reoxydierten Plättchen ausgehend, wird die Oxydschicht 12', wie in den Fig. 11 und 12 gezeigt, in bestimmten Bereichen entfernt, wodurch Bereiche 120 und 122 verbleiben, welche die Bereiche 90 und 92 überdecken. Die Bereiche 120 und 122 werden mit Öffnungen 124 und 126 versehen, in welchen die zweite Schicht aufwachsen soll. Diese den Öffnungen 124 und 126 entsprechenden Bereiche können beispielsweise die Emitterbereiche von Transistoren darstellen, in welchen die Bereiche 90 und 92 die Basisbereiche bilden. Da es möglich ist, daß die zur Freilegung des Abdeckmaterials bei der Herstellung der Bereiche 120 und 122 verwendeten Masken oder Negative gegenüber den für die Herstellung der Bänder 14 und 16 verwendeten Masken eine geringfügige Fehlausrichtung besitzen, ist es zweckmäßig, die Bereiche 120 und 122 mit etwas größerem Durchmesser als die Bänder 14 und 16 herzustellen. Der Bereich 28 kann, wie gezeigt, durch den Bereich 123 maskiert gelassen werden. Die Fig. 13 zeigt das Gebilde gemäß den Fig. 11 und 12 nach dem epitaktischen Aufwachsen der zweiten Schicht in Bereichen 140 und 142 innerhalb der Öffnungen 124 und 126 und in dem Bereich 144 außerhalb der Masken 120 und 122. Die zweite Schicht wird im allgemeinen einen von dem der ersten epitaktischen Schicht verschiedenen Leitungstyp oder einen verschiedenen spezifischen Widerstand aufweisen. Nach dem Aufbringen der zweiten Schicht kann das Plättchen 10 reoxydiert werden, um wiederum einen kontinuierlichen Oxydüberzug zu erzeugen. Sodann können in gleicherweise, wie an Hand der F i g. 7 und 8 erläutert, Elektrodenanschlüsse zu den entsprechenden Bereichen und zu dem Plättchen 10 hergestellt werden. Es sei betont, daß die Bereiche 120 und 122 zwar Bänder von wesentlich größerer Breite als die Bänder 14 und 16 in F i g. 3 darstellen, daß jedoch der von den Bereichen 120,122,123 usw. eingenommene Anteil der Gesamtoberseite des Plättchens 10 immer noch weitaus kleiner als bei herkömmlichen Maskierungsverfahren ist. In Anwendungsfällen, wo Bereiche mit durch epitaktisches Aufwachsen hergestellten Schichten um die Bereiche 140 und 142 herum, jedoch elektrisch hiervon isoliert, in Kauf genommen werden können, können die Maskierungsbereiche 120 und 122 durch schmale, die Bereiche 140 und 142 umgebende Maskierungsringe ersetzt werden. Oxydringe, welche die Ringe 14 und 16 überdecken und geringfügig den Rand der Bereiche 90 und 92 überlappen, sollten beibehalten werden, um zu verhindern, daß die zweite Schicht den Übergang zwischen dem Plättchen 10 und den Bereichen 90 und 92 kurzschließt. Das Verfahren gemäß der Erfindung ist bei einer Vielfalt von Fabrikationsprozessen anwendbar, solange nur die betreffenden Masken durch schmale Oxydbänder gebildet werden, welche die für das epitaktische Aufwachsen vorgesehenen Bereiche umgeben, derart, daß eine möglichst geringe Entfernung zwischen jedem Punkt auf der Oxydschicht und der frei liegenden Plättchenoberfläche sowie auch ein möglichst großer freier Bereich der Plättchenoberfläche erzielt wird. Zwar ist das Verfahren nach der Erfindung im Zusammenhang mit der Abscheidung einer Schicht eines bestimmten Leitfähigkeitstyps auf einem Plättchen oder auf einer Schicht von davon verschiedenem Leitfähigkeitstyp beschrieben worden, jedoch können der Leitfähigkeitstyp oder die Leitfähigkeit der epitaktisch abgeschiedenen Schicht beliebig gewählt werden. An Stelle einer Siliziumdioxydmaske auf einem Siliziumplättchen kann ebensogut auch irgendein beliebiges Maskierungsoxyd auf einem Substrat benutzt werden. Patentansnrüche·
1. Verfahren zur Herstellung eines geometrisch definierten, durch epitaktisches Abscheiden einer Halbleiterschicht aus der Gasphase erzeugten Bereiches auf der Oberfläche eines Halbleitereinkristalls, bei dem vor dem Abscheiden auf der Oberfläche des Einkristallkörpers eine den geometrisch definierten Bereich frei lassende Maske angeordnet wird, dadurch gekennzeichnet, daß die Maske aus einem an der Einkristalloberfläche des Körpers (10) haftenden, schmalen Oxydband
' 709 638/426
(14, 16, 18) besteht, welches sich entlang dem Umfang des genannten, geometrisch definierten Bereiches (24,26,28) erstreckt und daß die Breite des Oxydbandes (14,16,18) derart gering bemessen ist, daß auf dem Oxydband keine Kristallitabscheidung auftritt.
2. Verfahren nach Anspruch 1, dadurch gekonnzeichnet, daß auf der Oberfläche des Körpers (10) sowohl innerhalb des schmalen Ringbandes (14,16,18) als auch außerhalb eine epitaktische Schicht niedergeschlagen wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Einkristallkörper (10) aus Silizium besteht und die epitaktisch niedergeschlagene Schicht aus Silizium mit einer von der des Einkristallkörpers verschiedenen Leitfähigkeit gebildet wird.
4. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß als Maskierungsoxyd Siliziumdioxyd dient.
5. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß man zur Herstellung des als Maskierung dienenden schmalen Bandes (14,16, 18) zunächst auf dem Einkristall eine Oxydschicht, vorzugsweise eine Siliziumdioxydschicht, erzeugt und sodann selektiv einen Teil dieser Schicht entfernt (F i g. 2 bis 4).
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das teilweise Entfernen der Siliziumdioxydschicht durch chemische Einwirkung einer Substanz erfolgt.
7. Verfahren nach Anspruch 5 oder 6, zur Erzeugung von durch epitaktisches Aufwachsen erzeugten'; Bereichen auf der Einkristalloberfläche eines Siliziumplättchens, dadurch gekennzeichnet, daß die selektive Entfernung des Siliziumdioxyds zur Herstellung der schmalen Siliziumdioxydbänder mit Hilfe des Lichtdruckverfahrens erfolgt.
8. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß man zur Herstellung der Masken auf der Einkristalloberfläche des Körpers mehrere getrennte, eng benachbart und im wesentlichen parallel angeordnete, schmale, haftende Oxydbänder erzeugt, wobei eines der Bänder sich um den Umfang des geometrisch definierten Bereiches erstreckt und die anderen Oxydbänder außerhalb dieses Bereiches liegen.
9. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das epitaktische Abscheiden durch Wasserstoffreduktion von Siliziumtetrachlorid und eines Halogenids eines den Leitfähigkeitstyp beeinflussenden Unreinheitsmetalls bei erhöhter Temperatur erfolgt.
10. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche 1 bis 9, dadurch gekennzeichnet, daß man das epitaktische Aufwachsen mittels Pyrolyse von SiH4 ausführt.
In Betracht gezogene Druckschriften:
Deutsche Patentschrift Nr. 865 160;
britische Patentschrift Nr. 682 105;
USA.-Patentschrift Nr. 2 796 562.
Hierzu 2 Blatt Zeichnungen
709 638/426 8. 67 © Bundesdruckerei Berlin
DEP35191A 1963-09-30 1964-09-30 Verfahren zur Herstellung von Halbleiteranordnungen Pending DE1248168B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US312703A US3206339A (en) 1963-09-30 1963-09-30 Method of growing geometricallydefined epitaxial layer without formation of undesirable crystallites

Publications (1)

Publication Number Publication Date
DE1248168B true DE1248168B (de) 1967-08-24

Family

ID=23212635

Family Applications (1)

Application Number Title Priority Date Filing Date
DEP35191A Pending DE1248168B (de) 1963-09-30 1964-09-30 Verfahren zur Herstellung von Halbleiteranordnungen

Country Status (3)

Country Link
US (1) US3206339A (de)
DE (1) DE1248168B (de)
GB (1) GB1072986A (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3326729A (en) * 1963-08-20 1967-06-20 Hughes Aircraft Co Epitaxial method for the production of microcircuit components
US3409483A (en) * 1964-05-01 1968-11-05 Texas Instruments Inc Selective deposition of semiconductor materials
US3379584A (en) * 1964-09-04 1968-04-23 Texas Instruments Inc Semiconductor wafer with at least one epitaxial layer and methods of making same
US3303071A (en) * 1964-10-27 1967-02-07 Bell Telephone Labor Inc Fabrication of a semiconductive device with closely spaced electrodes
US3386865A (en) * 1965-05-10 1968-06-04 Ibm Process of making planar semiconductor devices isolated by encapsulating oxide filled channels
US3425879A (en) * 1965-10-24 1969-02-04 Texas Instruments Inc Method of making shaped epitaxial deposits
US3663319A (en) * 1968-11-20 1972-05-16 Gen Motors Corp Masking to prevent autodoping of epitaxial deposits
US3861968A (en) * 1972-06-19 1975-01-21 Ibm Method of fabricating integrated circuit device structure with complementary elements utilizing selective thermal oxidation and selective epitaxial deposition
US3984173A (en) * 1974-04-08 1976-10-05 Texas Instruments Incorporated Waveguides for integrated optics
JPS51135385A (en) * 1975-03-06 1976-11-24 Texas Instruments Inc Method of producing semiconductor device
US4497683A (en) * 1982-05-03 1985-02-05 At&T Bell Laboratories Process for producing dielectrically isolated silicon devices
JPS6016439A (ja) * 1983-07-08 1985-01-28 Mitsubishi Electric Corp 半導体装置の製造方法
US5427630A (en) * 1994-05-09 1995-06-27 International Business Machines Corporation Mask material for low temperature selective growth of silicon or silicon alloys

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB682105A (en) * 1949-04-06 1952-11-05 Suddeutsche App Fabrik G M B H Method of making surface-type and point-type rectifiers and crystal-amplifier layers from semiconductor material
DE865160C (de) * 1951-03-07 1953-01-29 Western Electric Co Verfahren zur Erzeugung einer Germaniumschicht auf einem Germaniumkoerper
US2796562A (en) * 1952-06-02 1957-06-18 Rca Corp Semiconductive device and method of fabricating same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL251064A (de) * 1955-11-04
US3044147A (en) * 1959-04-21 1962-07-17 Pacific Semiconductors Inc Semiconductor technology method of contacting a body
NL256300A (de) * 1959-05-28 1900-01-01
NL253834A (de) * 1959-07-21 1900-01-01
US3098774A (en) * 1960-05-02 1963-07-23 Mark Albert Process for producing single crystal silicon surface layers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB682105A (en) * 1949-04-06 1952-11-05 Suddeutsche App Fabrik G M B H Method of making surface-type and point-type rectifiers and crystal-amplifier layers from semiconductor material
DE865160C (de) * 1951-03-07 1953-01-29 Western Electric Co Verfahren zur Erzeugung einer Germaniumschicht auf einem Germaniumkoerper
US2796562A (en) * 1952-06-02 1957-06-18 Rca Corp Semiconductive device and method of fabricating same

Also Published As

Publication number Publication date
GB1072986A (en) 1967-06-21
US3206339A (en) 1965-09-14

Similar Documents

Publication Publication Date Title
DE1614540C3 (de) Halbleiteranordnung sowie Verfahren zu ihrer Herstellung
DE1564963C3 (de) Verfahren zum Herstellen eines stabilisierten Halbleiterbauelements
DE1614867B1 (de) Verfahren zum herstellen eines integrierten schaltkreisaufbaus
DE2030805A1 (de) Verfahren zur Ausbildung epitaxialer Kristalle oder Plattchen in ausgewählten Bereichen von Substraten
DE1544329A1 (de) Verfahren zur Herstellung epitaxialer Schichten bestimmter Form
DE1564191B2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen
DE1248168B (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE2031333C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE1223951B (de) Verfahren zur Herstellung von Halbleiter-bauelementen mit einem oder mehreren PN-UEbergaengen
DE1163981B (de) Verfahren zur Herstellung von Halbleiteranordnungen mit pn-UEbergang und einer epitaktischen Schicht auf dem Halbleiterkoerper
DE1298189B (de) Verfahren zum Herstellen von isolierten Bereichen in einer integrierten Halbleiter-Schaltung
DE1789024A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE1489258B1 (de) Verfahren zum Herstellen einer duennen leitenden Zone unter der Oberflaeche eines Siliciumkoerpers
DE1614423A1 (de) Halbleitervorrichtung
DE1296266B (de) Verfahren zum elektrischen isolieren von einkristallinen bereichen in einer integrierten halbleiterschaltung
DE1965406A1 (de) Monolithische integrierte Schaltungen und Verfahren zu ihrer Herstellung
DE1769298B2 (de) Verfahren zum epitaktischen Aufwachsen von Silicium oder Germanium auf einer Unterlage aus einkristallinem Saphir
DE1514359B1 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3300716C2 (de)
DE2535813C2 (de) Verfahren zur Herstellung einkristalliner Schichten aus Halbleitermaterial auf einer elektrisch isolierenden Unterlage
DE1614367A1 (de) Halbleiter mit mehreren auf einem Isolatortraeger angeordneten Bereichen verschiedenen Halbleitermaterials und Verfahren zu seiner Herstellung
DE2151346C3 (de) Verfahren zum Herstellung einer aus Einkristallschichtteilen und Polykristallschichtteilen bestehenden Halbleiterschicht auf einem Einkristallkörper
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2658304A1 (de) Halbleitervorrichtung
DE2458680C3 (de) Verfahren zur Herstellung von dielektrisch isolierten Substraten geringer Durchbiegung für monolithisch integrierte Halbleiterschaltungen