DE2535813C2 - Verfahren zur Herstellung einkristalliner Schichten aus Halbleitermaterial auf einer elektrisch isolierenden Unterlage - Google Patents

Verfahren zur Herstellung einkristalliner Schichten aus Halbleitermaterial auf einer elektrisch isolierenden Unterlage

Info

Publication number
DE2535813C2
DE2535813C2 DE19752535813 DE2535813A DE2535813C2 DE 2535813 C2 DE2535813 C2 DE 2535813C2 DE 19752535813 DE19752535813 DE 19752535813 DE 2535813 A DE2535813 A DE 2535813A DE 2535813 C2 DE2535813 C2 DE 2535813C2
Authority
DE
Germany
Prior art keywords
layer
silicon
intermediate layer
substrate
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19752535813
Other languages
English (en)
Other versions
DE2535813B1 (de
DE2535813A1 (de
Inventor
Manfred Dipl.-Chem. Dr. 8011 Vaterstetten Druminski
Heinz Dipl.-Phys. Dr. 8000 Muenchen Splittgerber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19752535813 priority Critical patent/DE2535813C2/de
Publication of DE2535813B1 publication Critical patent/DE2535813B1/de
Publication of DE2535813A1 publication Critical patent/DE2535813A1/de
Application granted granted Critical
Publication of DE2535813C2 publication Critical patent/DE2535813C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02488Insulating materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Description

Die Erfindung betrifft ein Verfahren zui Herstellung einkristalliner Siliziumschichten, wie es im Oberbegriff des Patentanspruchs 1 näher angegeben ist.
Für die Herstellung logischer Schaltkreise werden MOS-Transistoren verschiedenen Leitungstyps in Korn plementär-Anordnungen benötigt, mit denen sich insbesondere schnelle Logikschallungen und Speicher mit einer geringen Ruheverlus'leislung aufbauen lassen. Für die Güte dieser Schaltkreise ist wesentlich, daß die zueinander komplementären MOS-Transistoren möglichst gut voneinander isoliert sind. Nach dem Stand der Technik läßt sich eine solche Isolation dadurch erreichen, daß auf einem isolierenden Substrat epitaxia-Ie Siliziumfilme abgeschieden werden und aus diesen Filmen dann für die einzelnen Transistoren jeweils getrennt voneinander liegende Inseln herausgeätzt werden. Als isolierendes Substrat dient dabei MgAI-Spinell oder Saphir (sogenannte Silicon on Sapphire (SOS)-Technik bzw. Technik der epitaxialen Siliziumfilme auf isolierendem Substrat). Der Umstand, daß das Substrat, auf dem die Halbleiterschicht epitaxial abgeschieden wird, vom Material der Halbleiterschicht verschieden ist und eine etwas andere Gitterkonstante besitzt, führt zu Schwierigkeiten und Störungen bei dem Aufwachsprozeß der Halbleiterschicht, die nur durch ein sehr aufwendiges Herstellungsverfahren vermieden werden können. So werden beispielsweise bei dem nach dem Stand der Technik bekannten Verfahren zum Aufbringen von Siliziumschichten auf einem Spinelloder Saphir-Substrat Substrateinkristalle benötigt, die beinahe ideal sind, also keine groben Kristallbaufehler wie Einschlüsse, Versetzungen usw. enthalten. Anderenfalls würden sich diese Kristallbaufehler beim Aufwachsen der epitaxialen Süiziumschicht in dieser Schicht fortsetzen.
Diese Substrateinkristalle müssen an ihrer Oberfläche behandelt werden, damit ein einwandfreies Aufwachsen der Süiziumschicht gewährleistet wird. Diese Behandlung umfaßt ein Sägen, Läppen und Polieren mit einer sich daran anschließenden naßchemischen Ätzung zur Entfernung der durch das Polieren gestörten ersten Oberflächenschicht des Substratkristalls. Das abschließende Abscheideverfahren des Siliziums ist sehr kritisch hinsichtlich der Abscheidetemperatur, der Aufwachsrate und der Wahl der bei der Abscheidung benutzten Ausgangsverbindungen des Siliziums. Schließlich muß das mit einer epitaxialen Süiziumschicht versehene Substrat bei der weiteren Bearbeitung sehr vorsichtig behandelt werden, da beispielsweise aufgrund des unterschiedlichen Wärmeausdehnungskoeffizienten von Silizium einerseits und Spinell oder Saphir andererseits eine erhöhte Bruchgefahr während der Hochtemperaturprozesse auftritt, die zur Herstellung von Siliziumdioxidschichten auf der epitaxialen Süiziumschicht oder zur Dotierung der Süiziumschicht mittels Diffusion notwendig sind. Schließlich treten auch noch Schwierigkeiten beim Zerteilen der hergestellten Chips auf, da die Substratkristalle aus Spinell oder Saphir sehr hart sind und Saphir keine natürliche Spaltfläche besitzt.
Diese Schwierigkeiten können umgangen werden, wenn auf ein sehr hochohmiges einkristallines Süiziumsubstrat eine epitaxiale Siliziumschicht abgeschieden wird, und diese epitaxiale Süiziumschicht im weiteren Verfahren mit einzelnen dotierten Gebieten versehen wird. Hierbei ist jedoch von Nachteil, daß bei einer Insclätzung der epitaxialen Schicht mit chemischen Mitteln an der Grenzfläche zwischen der epitaxialen Süiziumschicht und dem hochohmigen Süiziumsubstrat kein automatischer Ätzstop auftritt, der die Ätzung auf die eoitaxiale Süiziumschicht beschränkt, sondern daß das Siliziumsubstrai ebenfalls von dem Ätzmittel angegriffen wird, da es die gleiche chemische Beschaffenheit besitzt. Weiterhin ist von Nachteil, daß bei der Dotierung einzelner Gebiete der epitaxialen Schicht der Dotierstoff auch in Substratkörper gelangt. Dies führt insbesondere dann zu Schwierigkeiten, wenn die dotierten Gebiete der epitaxialen Schicht voneinander kleine Abstände aufweisen sollen, da sich diese Dolierungsgebiete in dem Substratkörper fortsetzen und sich gegebenenfalls dort berühren können.
Aus der DE-OS 16 39 602 ist ein Verfahren zur Herstellung eines Halbleiterbauelements bekannt, bei dem auf ein einkristallines Süiziumsubstrat eine zwischen 5 und 50 nm dicke Zwischenschicht aus Molybdänsüicid aufgebracht wird, und darauf eine einkristalline Süiziumschicht epitaxial abgeschieden wird. Da das Material der Zwischenschicht metallisch leitend ist und mit der epitaxialen Süiziumschicht sperrende Übergänge bildet, ist eine solche Struktur für die Herstellung von integrierten Bauelementen nach Art der »Silicon on Sapphire«(SOS)-Technik oder der Technik von epitaxialen Siliziumfilmen auf isolierendem Substrat ungeeignet.
Aus der britischen Patentschrift 12 82 476 ist ein Halbleiterbauelement bekannt, bei dem auf ein einkristallines Süiziumsubstrat eine zwischen einem und mehreren μΐη dicke Schicht aus AI2O3 und darauf eine epitaxiale Süiziumschicht aufgebracht ist. Bei der Herstellung solcher Bauelemente kann eine unerwünschte Dotierung der epitaxial abgeschiedenen Süiziumschicht mit Aluminium auftreten, das aus der Zwischenschicht aus AI2O3 in die epitaxiale Schicht gelangt.
Aus der US-Patentschrift 38 15 223 ist ein Verfahren zur Herstellung eines Halbleiterbauelements bekannt, bei dem auf einen einkristallinen Siliziumkörper eine Siliziumdioxidschicht und darauf eine Trägerschicht aus polykristallinem Silizium abgeschieden wird. Sodann wird der einkristalline Siliziumkörper bis auf eine
verbleibende dünne Schicht abgeschliffen. Dieses Verfahren hat den Nachteil, daß durch das Abschleifen in der dünnen einkristallinen Schicht eine große Zahl von Gitterstörungen hervorgerufen wird.
Aus der DE-OS 21 24 756 ist ein Verfahren bekannt, bei dem auf einen einkristallinen Siliziumkörper eine Siliziumdioxidschicht und darauf eine Schicht aus polykristallinem Silizium aufgebracht wird. Sodann wird der einkristalline Siliziumkörper mechanisch oder chemisch bis auf eine Restschicht abgetragen und auf diese Res<bchicht im weiteren Verfahren eine epitaxiale Siliziumschichi abgeschieden. Dieses Verfahren hat den Nachteil, daß beim Abtragen des Siliziumkörpers in der Restschicht Gittersxörungen entstehen können, die sich in der dann aufgebrachten epitaxialen Siliziumschicht fortsetzen.
Aufgabe der Erfindung ist dementsprechend, ein Verfahren zur Herstellung einkristalliner Schichten aus Silizium für integrierte Schaltkreise auf einer elektrisch isolierenden Unterlage anzugeben, bei dem diejenigen Schwierigkeiten, die aufgrund einer unterschiedlichen Gitterstruktur zwischen der epitaxialen Schicht und dem Substrat auftreten können, vermieden werden, mit dem weiter erreicht wird, daß an der Grenzfläche zwischen der epitaxialen Schicht und dem Substrat ein Sprung in dem chemischen Verhallen gegenübei den zur Ätzung der epitaxialen Schicht verwendeten Ätzmitteln auftritt, durch das ferner erreicht wird, daß bei der Dotierung eng benachbarter Gebiete der epitaxialen Schicht keine elektrisch leitende Verbindung zwischen ihnen über das Substrat zustandekommt. Weiter soll bei diosem Verfahren die Verwendung einer Zwischenschicht nicht zu einer unerwünschten Dotierung des Substrats oder des epitakliseh abgeschiedenen Siliziums führen.
Diese Aufgabe wird bei einem wie eingangs angegebenen Verfahren erfindungsgemäß nach der im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Weise gelöst. Eine bevorzugte Ausgestaltung der Erfindung ergibt sich aus dem Unteranspruch.
Die Erfindung nutzt die aus »Journ. of Crystal Growth«, Bd. 26. 1174, S. 21 fr, bekannte Tatsache aus, daß sehr dünne Schichten, die auf einkristalline Keimkristalle aufgebracht werden, in der Lage sind, die Strukturinformation des Kristalls, auf dem sie sich befinden, nach Art eines Matrixabdruckverfahrens an das auf dieser Zwischenschicht aufgebrachte Material zu übertragen. Dies hat zur Folge, daß das auf der Zwischenschicht aufgebrachte Material ebenfalls einkristallin aufwächst, wobei Fehlstellen und andere Gilterfehler des Keimkristalls von dieser Zwischenschicht nicht übertragen werden. Das führt dazu, daß das auf der Zwischenschicht aufgewachsene Material mit weniger Kristallfehlern versehen ist als der Keimkristall. Demgemäß wird mit dem Verfahren nach der Erfindung einmal erreicht, daß das auf der Zwischenschicht abgeschiedene epitaktische Material in nahezu idealer Kristallstruktur aufwächst, und es ist ferner zwischen der epitaktisch abgeschiedenen einkristallinen Schicht und dem einkristallinen Substrat eine isolierende Zwischenschicht vorhanden, so daß die in der epitaxialen Schicht im weiteren Herstellungsverfahren ausgebildeten Dotierungsgebiete gegenüber dem Substratkristall elektrisch getrennt liegen. Das Verfahren hat gegenüber den aus dem Stand der Technik bekannten Verfahren den Vorteil, daß sich die Zwischenschicht aus SiO2 oder Si2N3 durch eine chemische Reaktion des Siliziumsubstrats mit Sauerstoff bzw. einem stickstoffhaltigen Gas sehr sauber und auf einfache Weise gewinnen läßt, wodurch weiter eine Verunreinigung oder Dotierung der darauf aufgebrachten epitaktischen Si-Schicht mit Bestandteilen der Zwischenschicht vermieden wird.
Im folgenden wird ein Ausführungsbeispiel der Erfindung beschrieben und näher erläutert.
Die Fi g. 1 und 2 zeigen schematisch den Verfahrensgang.
Auf eine einkristalline Siliziumscheibe 1 vorgegebener Orientierung, z. B. mit einer (lOO)-Fläche, wird nach bekannten Verfahren poliert und gereinigt. Auf diese Siliziumscheibe wird eine Zwischenschicht 2 aus SiO2 als pyrolytisches Oxid aus einer Atmosphäre, die SiH4, O2 und Ar enthält, bei einer Temperatur von 400 bis 450' C abgeschieden. Die Zwischenschicht mu3 so dick sein, daß normale Schichtdickenschwankungen nicht da/u führen können, daß der Substratkristall an einigen Stellen unbedeckt bleibt, und daß Kristallbaufehler des SubstratkriMalls, wie z. B. Stufenversetzungen in der Kristalloberfläche, zugedeckt werden. Die Dicke der Zwischenschicht muß andererseits so gering sein, daß die Slrukturinformation des Subslratkristalls noch auf das auf der Zwischenschicht abgeschiedene Material übertragen wird. Die Schichtdicke dieser Zwischenschicht wird bei Siliziumdioxid dementsprechend zwischen 10 und 50 nm gewählt. Das Aufbringen der Zwischenschicht aus Siliziumdioxid kann auch durch eine Oxydation der Oberfläche des Siliziumsubstrau bei einer Temperatur von 1000 bis 11000C in einer Sauerstoffatmosphäre durchgeführt werden. Im Anschluß an das Aufbringen der Zwischenschicht aus Siliziumdioxid wird einkristallines Silizium 3 auf dieser Zwischenschicht abgeschieden. Dies geschieht bevorzugt durch eine chemische Gasphasenzersetzung einer das Substrat umgebenden Atmosphäre, die eine der Substanzen SiCl4, SiHCl3, SiH2Cl2 oder SiH4 enthält, und der zusätzlich Wasserstoff beigegeben ist. Die Zersetzungstemperatur beträgt dabei etwa 950 bis 1250° C. Eine andere Möglichkeit zur Abscheidung von Silizium besteht darin, SiH4 in inerten Gasen, z. B. in Stickstoff oder Helium, bei einer Abscheidungstemperatur von etwa 800°C abzuscheiden. Nachdem diese epitaktische Siliziumschicht auf die Zwischenschicht aufgewachsen ist, wird die mit den beiden Schichten versehene Siliziumscheibe in bekannter Weise weiterverarbeitet. Die Ätzung der epitaktischen Siliziumschicht geschieht beispielsweise im weiteren Verfahren mit einer Lösung aus 15 g KOH, 15 ml n-Propanol und 50 ml Wasser.
Hierzu 1 Blatt Zeichnungen

Claims (2)

Patentansprüche:
1. Verfahren zur Herstellung einkristalliner Siliziumschichten für integrierte Schaltkreise auf einer elektrisch isolierenden Unterlage, bei dem auf eine einkristalline Siliziumscheibe vorgegebener Orientierung eine dünne Zwischenschicht aus elektrisch isolierendem Material abgeschieden wird und sodann auf dieser Zwischenschicht eine einkristalline Siliziumschicht epitaktisch abgeschieden wird, dadurch gekennzeichnet, daß die Zwischenschicht (2) aus Siliziumdioxid besteht, deren Dicke zwischen 10 und 50 nm gewählt wird, oder daß die Zwischenschicht (2) aus Siliziumnitrid besteht, deren Dicke zwischen 10 und 500 nm gewählt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Zwischenschicht (2) Siliziumdioxid als pyrolytisches Oxid aus einer S1H4, O2 und Ar enthaltenden Umgebungsatmosphäre auf dem Substrat (1) abgeschieden wird.
DE19752535813 1975-08-11 1975-08-11 Verfahren zur Herstellung einkristalliner Schichten aus Halbleitermaterial auf einer elektrisch isolierenden Unterlage Expired DE2535813C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19752535813 DE2535813C2 (de) 1975-08-11 1975-08-11 Verfahren zur Herstellung einkristalliner Schichten aus Halbleitermaterial auf einer elektrisch isolierenden Unterlage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19752535813 DE2535813C2 (de) 1975-08-11 1975-08-11 Verfahren zur Herstellung einkristalliner Schichten aus Halbleitermaterial auf einer elektrisch isolierenden Unterlage

Publications (3)

Publication Number Publication Date
DE2535813B1 DE2535813B1 (de) 1976-11-18
DE2535813A1 DE2535813A1 (de) 1976-11-18
DE2535813C2 true DE2535813C2 (de) 1980-11-20

Family

ID=5953753

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752535813 Expired DE2535813C2 (de) 1975-08-11 1975-08-11 Verfahren zur Herstellung einkristalliner Schichten aus Halbleitermaterial auf einer elektrisch isolierenden Unterlage

Country Status (1)

Country Link
DE (1) DE2535813C2 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3219441A1 (de) * 1981-05-25 1982-12-16 Mitsubishi Denki K.K., Tokyo Verfahren zur herstellung von halbleitervorrichtungen
DE3221304A1 (de) * 1982-06-05 1983-12-08 Deutsche Itt Industries Gmbh, 7800 Freiburg Verfahren zum herstellen dielektrisch isolierter festkoerperschaltkreise
DE3831130A1 (de) * 1988-09-13 1990-03-15 Bosch Gmbh Robert Verfahren zum herstellen von halbleitenden, duennen schichten auf einem isolierenden substrat
DE19845792A1 (de) * 1998-09-21 2000-03-23 Inst Halbleiterphysik Gmbh Verfahren zur Erzeugung einer amorphen oder polykristallinen Schicht auf einem Isolatorgebiet

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2572219B1 (fr) * 1984-10-23 1987-05-29 Efcis Procede de fabrication de circuits integres sur substrat isolant
DE10124030A1 (de) 2001-05-16 2002-11-21 Atmel Germany Gmbh Verfahren zur Herstellung eines Silizium-Wafers
DE10124032B4 (de) 2001-05-16 2011-02-17 Telefunken Semiconductors Gmbh & Co. Kg Verfahren zur Herstellung von Bauelementen auf einem SOI-Wafer
DE10124038A1 (de) 2001-05-16 2002-11-21 Atmel Germany Gmbh Verfahren zur Herstellung vergrabener Bereiche

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3219441A1 (de) * 1981-05-25 1982-12-16 Mitsubishi Denki K.K., Tokyo Verfahren zur herstellung von halbleitervorrichtungen
DE3219441C2 (de) * 1981-05-25 1989-07-20 Mitsubishi Denki K.K., Tokio/Tokyo, Jp
DE3221304A1 (de) * 1982-06-05 1983-12-08 Deutsche Itt Industries Gmbh, 7800 Freiburg Verfahren zum herstellen dielektrisch isolierter festkoerperschaltkreise
DE3831130A1 (de) * 1988-09-13 1990-03-15 Bosch Gmbh Robert Verfahren zum herstellen von halbleitenden, duennen schichten auf einem isolierenden substrat
DE19845792A1 (de) * 1998-09-21 2000-03-23 Inst Halbleiterphysik Gmbh Verfahren zur Erzeugung einer amorphen oder polykristallinen Schicht auf einem Isolatorgebiet

Also Published As

Publication number Publication date
DE2535813B1 (de) 1976-11-18
DE2535813A1 (de) 1976-11-18

Similar Documents

Publication Publication Date Title
DE69231348T2 (de) Verfahren zur Herstellung eines Halbleiterkörpers
DE69331817T2 (de) Herstellungsverfahren eines Halbleitersubstrat
DE3587377T2 (de) Verfahren zur herstellung von halbleiteranordnungen unter verwendung von silizium-auf- isolator techniken.
DE69331816T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE69232749T2 (de) Verfahren zur Herstellung von defektfreiem Silizium auf einem isolierenden Substrat
DE69228349T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
US3385729A (en) Composite dual dielectric for isolation in integrated circuits and method of making
DE1614867B1 (de) Verfahren zum herstellen eines integrierten schaltkreisaufbaus
DE2030805A1 (de) Verfahren zur Ausbildung epitaxialer Kristalle oder Plattchen in ausgewählten Bereichen von Substraten
DE69010298T2 (de) Niederdruck/Niedertemperatur-Prozess für Deposition von Siliciumdioxyd.
DE69518418T2 (de) Verfahren zur herstellung einer struktur mit niedrigen konzentrationsdefekten mit einer in einem halbleitersubstrat begrabenen oxydschicht
DE102005041643A1 (de) Halbleitersubstrat sowie Verfahren und Maskenschicht zur Herstellung eines freistehenden Halbleitersubstrats mittels der Hydrid-Gasphasenepitaxie
DE19803013A1 (de) Verfahren zur Herstellung von Sollbruchschichten zum Ablösen von aufgewachsenen Schichtsystemen
DE2031333C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2535813C2 (de) Verfahren zur Herstellung einkristalliner Schichten aus Halbleitermaterial auf einer elektrisch isolierenden Unterlage
DE69207952T2 (de) Selektive Epitaxie von Silizium in Siliziumdioxidöffnungen mit Unterdrückung unerwünschter Bildung von Facetten
DE1564191B2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen
DE1298189B (de) Verfahren zum Herstellen von isolierten Bereichen in einer integrierten Halbleiter-Schaltung
DE1248168B (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE2737150C2 (de)
JPS57115849A (en) Manufacture of substrate for semiconductor device
DE1296266B (de) Verfahren zum elektrischen isolieren von einkristallinen bereichen in einer integrierten halbleiterschaltung
DE3634140C2 (de)
DE1965406A1 (de) Monolithische integrierte Schaltungen und Verfahren zu ihrer Herstellung
DE68913254T2 (de) Gegenstand aus Kristall und Verfahren zu seiner Herstellung.

Legal Events

Date Code Title Description
8339 Ceased/non-payment of the annual fee