DE1614867B1 - Verfahren zum herstellen eines integrierten schaltkreisaufbaus - Google Patents

Verfahren zum herstellen eines integrierten schaltkreisaufbaus

Info

Publication number
DE1614867B1
DE1614867B1 DE1967T0034909 DET0034909A DE1614867B1 DE 1614867 B1 DE1614867 B1 DE 1614867B1 DE 1967T0034909 DE1967T0034909 DE 1967T0034909 DE T0034909 A DET0034909 A DE T0034909A DE 1614867 B1 DE1614867 B1 DE 1614867B1
Authority
DE
Germany
Prior art keywords
layer
crystallites
crystallization
carrier
semiconductor material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE1967T0034909
Other languages
English (en)
Inventor
Kenneth Elwood Bean
Paul Stanley Gleim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE1614867B1 publication Critical patent/DE1614867B1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/043Dual dielectric
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/085Isolated-integrated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/115Orientation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/122Polycrystalline
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/152Single crystal on amorphous substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/974Substrate surface preparation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/977Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Description

1 2
Die Erfindung bezieht sich auf ein Verfahren zum daß die Verbindungsleiter kurz gehalten werden Herstellen eines integrierten Schaltkreisaufbaus. mit können. Die unvermeidlichen Schaltungskapazitäten einer Vielzahl von Einzelkristalliten auf einer ein- werden dadurch so gering wie möglich gehalten, so zelnen Trägerscheibe, die sowohl untereinander als daß ein nach der Erfindung hergestellter integrierter auch gegenüber der Trägerscheibe durch ein dielek- 5 Schaltkreis auch für den Hochfrequenzbetrieb getrisches Material isoliert sind, bei dem eine Schicht eignet ist.
aus isolierendem Material über einer Hilfsträger- Ausführungsbeispiele der Erfindung sind in der
schicht angebracht und darüber eine Vielzahl von Zeichnung dargestellt. Darin zeigen
Bereichen aus Halbleitermaterial angefügt wird, die F i g. 1 bis 7 Seitenansichten auf Schnitte einer
ihrerseits wiederum mit einer Schicht aus einem 10 Halbleiterscheibe während verschiedener Verfahrensdielektrischen Material überzogen werden, dann über schritte im Verlauf des Entstehens epitaktisch herder Schicht des dielektrischen Materials die Träger- gestellter Einzelkristallite aus Halbleitermaterial an scheibe angebracht wird, dann die Hüfsträgerschicht den für die Kristallkernbildung vorgegebenen Stellen, zum Freilegen der Schicht des isolierenden Materials Fig. 8 bis 13 Schnitte eines Teils einer Halbleiterentfernt wird, um dadurch Einzelkristallite auf der 15 scheibe mit Einzelkristalliten in zufälliger Verteilung Trägerschicht zu schaffen, die untereinander und während verschiedener Phasen der Herstellung,
gegenüber der Trägerschicht durch die Schicht des In der Zeichnung ist in F i g. 1 eine 0,25 bis
dielektrischen Materials isoliert sind, und schließlich 0,375 mm dicke Scheibe 1 eines Halbleitermaterials individuelle Schaltkreiskomponenten in jedem der dargestellt, deren Oberflächen! und 3 poliert sind. Einzelkristallite aufgebaut werden. 20 Weder die Dicke noch das Material der Scheibe 1
Bei einem bekannten Verfahren dieser Art bestehen hat einen kritischen Einfluß auf das Endprodukt, da die Bereiche aus Halbleitermaterial, die auf der die die Scheibe 1 beim Endprodukt nicht mehr vorhan- g Hüfsträgerschicht bedeckenden Schicht aus isolieren- den ist, sondern lediglich als Trägerschicht während ™ dem Material angebracht werden, aus einzelnen des Herstellungsverfahrens benutzt wird und danach Inseln auf einer einkristallinen Halbleiterscheibe. 25 durch Läppen oder Ätzen entfernt wird. Daher kann Diese Inseln entstanden dadurch, daß in eine die Scheibe 1 sowohl aus einem einkristallinen HaIbursprünglich ebene Halbleiterscheibe Nuten ein- leitermaterial, aus einem polykristallinen Halbleitergeäzt wurden, so daß die Inseln zwischen diesen material oder irgendeinem anderen Material bestehen, Nuten zurückblieben. Das Herstellen dieser Inseln das einen einer Schicht 9 entsprechenden oder als Vorbereitung für die eigentliche Bildung der 30 ähnlichen Wärmeausdehnungskoeffizienten aufweist EinzelkristaUite erfordert bereits mehrere Arbeits- und leicht zu ätzen oder läppen ist. Im vorliegenden gänge, nämlich ein Beschichten der Halbleiterschei- Beispiel wurde für die Scheibe 1 ein einkristallines ben mit einem lichtempfindlichen Ätzschutzlack, das Silicium verwendet.
Beschichten und Entwickeln dieses Lacks und Eine dünne Schicht 4 eines isolierenden Materials,
schließlich das Ätzen der Nuten an freigelegten Stel- 35 das z. B. aus Siliciumdioxid (SiO2) besteht, wird bis len der Oberfläche der Halbleiterscheibe. Wenn die zu einer Dicke von ungefähr 1,5 μπι auf der Ober-Inseln durch Ätzen erzeugt werden, sind der Dichte, fläche 2 der Scheibe, wie in Fig. 2 dargestellt, aufmit der sie auf der Halbleiteroberfläche gebildet gebaut. Dieses Material der Schicht 4 kann aus verwerden können, Grenzen gesetzt, da eine bestimmte schiedenen dielektrischen Medien bestehen und z. B. Breite der Nuten nicht unterschritten werden kann, 40 an Stelle von Siliciumdioxid aus Siliciumnitrid wenn die Inseln sicher voneinander getrennt werden aufgebaut sein. Wenn die Schicht 4 aus Siliciumsollen. Ein großer Abstand der Inseln ist aber ins-·--: · dioxid .hergestellt wird, kann sie durch thermische besondere dann nachteilig, wenn der später gebildete Oxydation der Scheibe 1 gebildet werden oder durch integrierte Schaltkreis bei hohen Frequenzen arbeiten eine Ablagerung von Siliciumdioxid bis zu der ge- * soll. Große Inselabstände erfordern lange .Verbin-45 wünschten Dicke mit Hufe einer der bekannten dungsleiter und führen damit zu großen Schaltungs- Aufdampfungsverf ahren aufgebaut werden,
kapazitäten, die das Hochfrequenzverhalten der Als nächster Verfahrensschritt werden Kristalli-
Schaltkreise stark beeinträchtigen. sationskerne für das nachfolgende Wachsen der
Der Erfindung liegt die Aufgabe zugrunde, ein Einzelkristallite an bestimmten vorgegebenen Stellen Verfahren zu schaffen, mit dem sich mit wenigen 50 10 der Oberfläche 5 der Siliciumdioxidschicht 4, wie Verfahrensschritten Schaltkreise für hohe Frequen- - in Fi g. 3 dargestellt, angebracht. Das Anbringen der zen herstellen lassen. für das Wachsen der Kristalle günstigen Kristalli-
Diese Aufgabe wird .erfindungsgemäß dadurch ge- sationskerne erfolgt in der Weise, daß an bestimmten löst, daß bei dem eingangs genannten Verfahren zur ausgewählten Stellen die Oberfläche in Berührung Bildung der Bereiche, aus Halbleitermaterial eine 55 mit einer Vielzahl von Spitzen 6 gebracht wird, die Vielzahl von Stellen epitaktischer Kristallisations- entsprechend der-gewünschten Kristallanordnung in kerne auf der isolierenden Schicht aufgebracht wer- einem bestimmten Muster angeordnet sind. Die den, aus welchen durch einen epitaktischen Aufbau Spitzen sind mit einem für die Kristallkernbildung Einzelkristallite des Halbleitermaterials an jeder Stelle geeigneten Agens versehen und lassen Teile des für eines Kristallisationskernes gebildet werden. 60 die Kristallkernbildung geeigneten Agens auf der
Bei dem Verfahren nach der Erfindung entstehen Oberfläche 5 zurück, wenn sie in diese eingedrückt die Bereiche aus Halbleitermaterial an den Stellen, werden. Für die Kristallkernbildung geeignete an denen die Kristallisationskerne erzeugt worden Agenzien können verschiedene organische Verbinsind. Diese Kerne können sehr dicht angebracht wer- düngen und anorganische Salze, Basen und Säuren den, so daß die auf ihnen epitaktisch gewachsenen 65 sowie gelöste photoempfindliche Abdeckverbindun-Einzelkristallite auch sehr dicht beisammenliegen. gen verwendet werden. Ein anderer Weg, um be-Dies ergibt eine große Packungsdichte der später in stimmte Stellen auf der Oberfläche 5 der Oxidden Kristalliten gebildeten Schaltungselemente, so schicht 4 auszuwählen, besteht in einer Verfahrens-
3 4
technik, durch welche die Spitzen 6 zur Erzeugung leitermaterial löst, jedoch das Siliciumdioxid im
kleiner Einkerbungen an den ausgewählten Stellen 10 wesentlichen unbeeinflußt läßt, dann dient die
verwendet werden. Siliciumdioxidschicht 4 als Grenzschicht, die die
Diese Zerstörung der Siliciumdioxidschicht bringt Ätzung unterbricht. Daraufhin wird der gesamte Stellen hervor, an welchen die Wahrscheinlichkeit 5 Kalbleiterkörper um 180° gedreht, so daß man den für das Wachsen eines Kristalls am größten ist. Das Aufbau gemäß F i g. 7 erhält. Die Einzelkristallite 7 Zerstören der Oberfläche an ausgewählten Stellen bilden dann Bereiche, in welchen oder auf welchen kann auch mit Hilfe eines Energiestrahls hoher Schaltkreiskomponenten hergestellt werden können,. Konzentration, z. B. eines Elektronenstrahls, ver- die anschließend durch entsprechende Verbindungsursacht werden, der in entsprechenden Richtungen io leiter eine integrierte Schaltung mit der gewünschten auf die Oberfläche 5 ausgerichtet wird. Der Durch- Schaltfunktion liefern. Diese Komponenten können messer der Stellen für die Kristallisationskernbildung durch Einimpfen von Ionen geeigneter Fremdatome soll viel kleiner als der Durchmesser des zu bildenden in die Bereiche 7 hergestellt werden. Eine weitere Kristallitbereiches sein und liegt vorzugsweise in der Möglichkeit für die Herstellung der Schaltkreis-Größenordnung von 0,1 μΐη. i5 komponenten ist das Entfernen der Oxidschicht 4 in
Als nächster Verfahrensschritt werden die Einzel- bestimmten Bereichen, um Öffnungen über den kristallite 7 z. B. aus Silicium an den ausgewählten Bereichen der Einzelkristallite zu schaffen, in welche Stellen 10 auf der Oberfläche 5 der Siliciumdioxyd- Fremdatome vom entgegengesetzten Leitungstyp schicht gebildet. Dies geschieht in der Weise, daß der diffundiert werden. Es können auch Teile des HaIb-Aufbau gemäß F i g. 3 mit den darauf angebrachten zo leitermaterials weggeätzt und mit Hilfe des Epitaxie-Kristallisationskernbereichen in einen Reaktionsofen Verfahrens wieder neu aufgebaut werden, um dadurch für einen epitaktischen Schichtaufbau gebracht wird. die gewünschte Schaltkreiskomponente herzustellen. Der Reaktionsofen kann z. B. Wasserstoff und eine In den Fig. 8 bis 13 ist eine andere Ausführungs-Siliciumhalogenverbindung, z. B. Sih'ciurntetrachlorid form der Erfindung dargestellt, bei welcher die· (SiCl4) oder Trichlorsilan (SiHCl3), enthalten, wobei 25 Bereiche der Einzelkristallite des Halbleitermaterials die Temperatur des Reaktionsofens zwischen zufällig auf der Oberfläche einer isolierenden Schicht 1000 und 1300° C gehalten wird, so daß der Wasser- im Gegensatz zu der vorgegebenen Verteilung der stoff mit der Halogenverbindung reagiert und sich Kristallisationskerne beim vorausgehenden Beispiel Einzelkristallite 7 bilden. Durch das Einführen von verteilt sind. Die anfänglichen Verfahrensschritte N- oder P-Fremdatomen in geeigneter Form in den 30 entsprechen den bereits beschriebenen, so daß die zu Reaktionsofen können die Art der Leitfähigkeit und/ den F i g. 8 und 9 gehörigen Verfahrensschritte iden- oder die Konzentrationsdichte überwacht werden, so tisch mit denjenigen Verfahrensschritten sind, die an daß Bereiche 7 mit der gewünschten Leitfähigkeit Hand der F i g. 1 und 2 beschrieben wurden, und Konzentrationsdichte entstehen. Die Größe und Der Aufbau gemäß Fig. 9 wird dann in einen Abmessung der Kristalle kann mit Hilfe der für das 35 Reaktionsofen für einen epitaktischen Schichtaufbau Wachsen zur Verfügung stehenden Zeit, der Tem- gebracht, der Wasserstoff und eine Siliciumhalogenperatur, während welcher die Reaktion abläuft, und verbindung, z. B. Siliciumtetrachlorid (SiCl4) oder der Veränderung der Konzentration der einzelnen Trichlorsilan (SiHCl3) enthält. Der Aufbau wird so Reaktionskomponenten genau festgelegt werden. Mit lange im Reaktionsofen gelassen, bis gerade die diesem Verfahren wurden Einzelkristallite 7 erzeugt, 40 Einzelkristallite 16 entstehen. Die endgültige Größe die einen Durchmesser in der Größenordnung zwi- und Abmessung jedes einzelnen der Einzelkristallite sehen einem μπα und mehreren Vielfachen von und auch deren Abstand voneinander ist eine Funk-10 μΐη aufweisen. Der Wachstumsprozeß kann durch tion der Reaktionsbedingungen, d. h. der Konzentraein Mikroskop beobachtet und somit überwacht tion der Reaktionsmittel, der Temperatur, der Ströwerden. 45 mungsgeschwindigkeit der zugeführten Reaktidns-
Darauf wird eine zweite Schicht 8 aus einem mittel usw. Durch sorgfältige Berücksichtigung dieser
isolierenden Material, wie in Fig. 5 dargestellt, auf Bedingungen kann die gewünschte Anzahl der Stellen
der Oberfläche 5 der Schicht 4 und über den Einzel- mit Kristallisationskernen für das Wachsen der
kristalliten 7 angebracht. Dies kann mit Hilfe einer Kristallite erhalten werden.
Aufdampfung in einem Reaktionsofen durchgeführt 50 Der Abstand der einzelnen Kristallite voneinander
werden, wie sie auch für die Herstellung der kann auch durch das Verhältnis des Siliciumdioxids
Schicht 4 verwendet wurde. Darauf wird über der (SiO2) zum freiliegenden Silicium beeinflußt werden.
Schichte ein Träger9 eines polykristallinen Halb- Es wurde festgestellt, daß, je kleiner das Verhältnis
leitermaterials aufgebaut. Da diese Schicht lediglich SiOg/Si ist, desto kleiner auch die Zahl der wachsen-
als Träger des Fertigproduktes wirksam ist, ist weder 55 den Kristallite auf der Oberfläche der Oxidschicht 4
die Dicke noch die Art des verwendeten Materials ist. Daraus ergibt sich, daß durch das Einätzen von
kritisch, jedoch sollte das Material für den Gesamt- öffnungen veränderlicher Größe und Anordnung in
prozeß unempfindlich und verträglich sowie günstig die Siliciumdioxidschicht auf der Oberfläche der
zu handhaben sein. Es hat sich als zweckmäßig er- Trägerscheibe 1 und entsprechende Freilegung des
wiesen, polykristallines Silicium bis zu einer Dicke 60 darunter befindlichen Siliciummaterials das Verhält-
von ungefähr 200 bis 225 μτη aufzubringen. Der nis von Siliciumdioxid zu freigelegtem Silicium und
dadurch entstehende Aufbau ist in F i g. 6 dargestellt. damit die Dichte der Kristallite 16 überwacht werden
Darauf wird das Material der ursprünglichen ein- kann.
kristallinen Siliciumscheibe 1 durch Ätzen oder Die darauffolgenden Verfahrensschritte gemäß
Läppen entfernt, so daß die Trennschicht2 zwischen 65 Fig. 11 bis 13 entsprechen den an Hand der Fig. 5
diesem Material und der ersten Isolationsschicht 4 bis 7 beschriebenen Verfahrensschritten, so daß bei
freigelegt wird. Wenn eine Ätzlösung, z. B. Amino- dem in Fig. 13 dargestellten Aufbau die Einzel-
katechin verwendet wird, welche das Siliciurnhalb- kristallite 16 untereinander und gegen die mehr-
kristalline Trägerscheibe 19 durch die isolierende Schicht 17, z.B. aus Siliciumdioxid oder Siliciumnitrid, isoliert sind und außerdem von der isolierenden Schicht 4 überzogen sind. Anschließend kann, entsprechend einem speziellen Merkmal der Erfindung, die Lage der Bereiche mit Kristalliten 16 durch ein Abtasten der Kristallite mit Hilfe eines Lichtstrahls bestimmt und aufgezeichnet werden, indem die Reflektion der verschiedenen Punkte aufgezeichnet wird; die erhaltene Information kann sodann in einem Rechner für einen späteren Gebrauch gespeichert werden.
Die Schaltkreiskomponenten können dann, wie bereits beschrieben, in oder auf den Kristalliten 16 hergestellt werden. Zum Beispiel kann eine Maske mit Hilfe des photolithographischen Maskierverfahrens aufgebracht werden, damit anschließend bestimmte Bereiche der Oxidschicht 4 weggeätzt und entsprechende Teile der Einzelkristallite 16 freigelegt werden. Durch die freigelegten Stellen kann eine Diffusion ausgeführt werden, um in jedem der Einzelkristallite die gewünschte Leitfähigkeit zur Herstellung aktiver oder passiver Schaltkreiskomponenten zu erzeugen. Die Maske zur Freilegung ausgewählter Kristallite kann z. B. mit Hilfe der in dem Rechner gespeicherten Information über die Lage eines jeden der einzelnen Kristallite erzeugt werden. Diese Information erhält man, wie bereits beschrieben, während des Abtastschrittes.

Claims (6)

Patentansprüche:
1. Verfahren zum Herstellen eines integrierten Schaltkreisaufbaus mit einer Vielzahl von Einzelkristalliten auf einer einzelnen Trägerscheibe, die sowohl untereinander als auch gegenüber der Trägerscheibe durch ein dielektrisches Material isoliert sind, bei dem eine Schicht aus isolierendem Material über einer Hilfsträgerschicht angebracht und darüber eine Vielzahl von Bereichen aus Halbleitermaterial angefügt wird, die ihrerseits wiederum mit einer Schicht aus einem dielektrischen Material überzogen werden, dann über der Schicht des dielektrischen Materials die Trägerscheibe angebracht wird, dann die Hilfsträgerschicht zum Freilegen der Schicht des isolierenden Materials entfernt wird, um dadurch Einzelkristallite auf der Trägerschicht zu schaffen, die untereinander und gegenüber der Trägerschicht durch die Schicht des dielektrischen Materials isoliert sind, und schließlich individuelle Schaltkreiskomponenten in jedem der Einzelkristallite aufgebaut werden, dadurch gekennzeichnet, daß zur Bildung der Bereiche aus Halbleitermaterial eine Vielzahl von Stellen epitaktischer Kristallisationskerne auf der isolierenden Schicht aufgebracht werden, aus welchen durch einen epitaktischen Aufbau Einzelkristallite des Halbleitermaterials an jeder Stelle emes Kristallisationskernes gebildet werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Stellen der Kristallisationskerne durch wahlweises Aufbringen eines Kristallisationskerne bildenden Agens auf die isolierende Schicht geschaffen werden.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Stellen der Kristallisationskerne durch wahlweises Beschädigen der isolierenden Schicht geschaffen werden. ä
4. Verfahren nach Anspruch 3, dadurch ge- ™ kennzeichnet, daß die isolierende Schicht mit Hilfe eines Elektronenstrahls an ausgewählten Stellen beschädigt wird.
5. Verfahren nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Stellen der epitaktischen Kristallisationskerne auf der isolierenden Schicht in einer zufälligen Verteilung angeordnet werden, daß die Einzelkristallite mit einem Lichtstrahl abgetastet werden, daß die aus der Reflektion des Lichtstrahls erhaltene Information in einem Rechner gespeichert wird, und daß eine photolithographische Maske mit Hilfe der gespeicherten Information erzeugt wird.
6. Verfahren nach einem oder mehreren der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die isolierende Schicht aus Siliciumdioxid gebildet wird, daß Einzelkristallite aus Siliciumhalbleitermaterial an jeder Stelle eines Kristallisationskerns epitaktisch aufgebaut werden, daß die Trägerschicht aus einem polykristallinen Halbleitermaterial gebildet wird, und daß die ' weitere Trägerschicht durch Ätzen entfernt und die Schicht des Siliciumdioxids freigelegt wird.
Hierzu 1 Blatt Zeichnungen
DE1967T0034909 1966-12-23 1967-09-29 Verfahren zum herstellen eines integrierten schaltkreisaufbaus Withdrawn DE1614867B1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US60430066A 1966-12-23 1966-12-23

Publications (1)

Publication Number Publication Date
DE1614867B1 true DE1614867B1 (de) 1971-04-22

Family

ID=24419065

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1967T0034909 Withdrawn DE1614867B1 (de) 1966-12-23 1967-09-29 Verfahren zum herstellen eines integrierten schaltkreisaufbaus

Country Status (4)

Country Link
US (1) US3620833A (de)
DE (1) DE1614867B1 (de)
GB (1) GB1186526A (de)
MY (1) MY7300359A (de)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3789276A (en) * 1968-07-15 1974-01-29 Texas Instruments Inc Multilayer microelectronic circuitry techniques
GB1393350A (en) * 1972-10-06 1975-05-07 Hitachi Ltd Superconductive elemtnts
US3909332A (en) * 1973-06-04 1975-09-30 Gen Electric Bonding process for dielectric isolation of single crystal semiconductor structures
US4046474A (en) * 1975-11-17 1977-09-06 Rockwell International Corporation Black-body wafer support fixture for exposure of photoresist
JPH0782996B2 (ja) * 1986-03-28 1995-09-06 キヤノン株式会社 結晶の形成方法
JPH08973B2 (ja) * 1986-03-31 1996-01-10 キヤノン株式会社 堆積膜形成法
CA1329756C (en) * 1986-04-11 1994-05-24 Yutaka Hirai Method for forming crystalline deposited film
US4814856A (en) * 1986-05-07 1989-03-21 Kulite Semiconductor Products, Inc. Integral transducer structures employing high conductivity surface features
EP0251767A3 (de) * 1986-06-30 1988-09-07 Canon Kabushiki Kaisha Halbleiterschaltung des isolierten Typs und dessen Herstellungsverfahren
JP2505754B2 (ja) * 1986-07-11 1996-06-12 キヤノン株式会社 光電変換装置の製造方法
JPH0812906B2 (ja) * 1986-07-11 1996-02-07 キヤノン株式会社 光電変換装置の製造方法
JP2505767B2 (ja) * 1986-09-18 1996-06-12 キヤノン株式会社 光電変換装置の製造方法
JPH07120753B2 (ja) * 1986-09-18 1995-12-20 キヤノン株式会社 半導体メモリ装置及びその製造方法
JP2516604B2 (ja) * 1986-10-17 1996-07-24 キヤノン株式会社 相補性mos集積回路装置の製造方法
US5268258A (en) * 1987-01-02 1993-12-07 Marks Alvin M Monomolecular resist and process for beamwriter
US5269876A (en) * 1987-01-26 1993-12-14 Canon Kabushiki Kaisha Process for producing crystal article
US5236546A (en) * 1987-01-26 1993-08-17 Canon Kabushiki Kaisha Process for producing crystal article
JP2596547B2 (ja) * 1987-01-26 1997-04-02 キヤノン株式会社 太陽電池及びその製造方法
JP2651146B2 (ja) * 1987-03-02 1997-09-10 キヤノン株式会社 結晶の製造方法
US5281283A (en) * 1987-03-26 1994-01-25 Canon Kabushiki Kaisha Group III-V compound crystal article using selective epitaxial growth
JPS63237517A (ja) * 1987-03-26 1988-10-04 Canon Inc 3−5族化合物膜の選択形成方法
CA1332039C (en) * 1987-03-26 1994-09-20 Takao Yonehara Ii - vi group compound crystal article and process for producing the same
US5364815A (en) * 1987-03-27 1994-11-15 Canon Kabushiki Kaisha Crystal articles and method for forming the same
US5304820A (en) * 1987-03-27 1994-04-19 Canon Kabushiki Kaisha Process for producing compound semiconductor and semiconductor device using compound semiconductor obtained by same
JP2592834B2 (ja) * 1987-03-27 1997-03-19 キヤノン株式会社 結晶物品およびその形成方法
US4866291A (en) * 1987-06-30 1989-09-12 Canon Kabushiki Kaisha Photosensor with charge storage unit and switch unit formed on a single-crystal semiconductor film
US5363799A (en) * 1987-08-08 1994-11-15 Canon Kabushiki Kaisha Method for growth of crystal
AU623863B2 (en) * 1987-08-24 1992-05-28 Canon Kabushiki Kaisha Method of forming crystals
US5296087A (en) * 1987-08-24 1994-03-22 Canon Kabushiki Kaisha Crystal formation method
EP0305144A3 (de) * 1987-08-24 1989-03-08 Canon Kabushiki Kaisha Verfahren zur Herstellung einer Vebindungshalbleiterkristallschicht
US5238879A (en) * 1988-03-24 1993-08-24 Siemens Aktiengesellschaft Method for the production of polycrystalline layers having granular crystalline structure for thin-film semiconductor components such as solar cells
WO1989009479A1 (fr) * 1988-03-25 1989-10-05 Thomson-Csf Procede de fabrication de sources d'electrons du type a emission de champ, et son application a la realisation de reseaux d'emetteurs
JP2670453B2 (ja) * 1988-03-27 1997-10-29 キヤノン株式会社 結晶の形成方法
US5190613A (en) * 1988-10-02 1993-03-02 Canon Kabushiki Kaisha Method for forming crystals
JP2858434B2 (ja) * 1989-03-31 1999-02-17 キヤノン株式会社 結晶の形成方法および結晶物品
EP0390608B1 (de) * 1989-03-31 1999-06-09 Canon Kabushiki Kaisha Verfahren zur Herstellung einer Halbleiterdünnschicht und damit hergestellte Halbleiterdünnschicht
JP2577090B2 (ja) * 1989-08-07 1997-01-29 キヤノン株式会社 結晶半導体膜の形成方法
US5070029A (en) * 1989-10-30 1991-12-03 Motorola, Inc. Semiconductor process using selective deposition
US5363793A (en) * 1990-04-06 1994-11-15 Canon Kabushiki Kaisha Method for forming crystals
US6310300B1 (en) * 1996-11-08 2001-10-30 International Business Machines Corporation Fluorine-free barrier layer between conductor and insulator for degradation prevention
US20020076917A1 (en) * 1999-12-20 2002-06-20 Edward P Barth Dual damascene interconnect structure using low stress flourosilicate insulator with copper conductors
JP5175059B2 (ja) 2007-03-07 2013-04-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN112708938B (zh) * 2020-12-22 2022-03-22 江苏启威星装备科技有限公司 一种单晶硅片制绒剂及制绒方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1454585A (fr) * 1964-09-28 1966-02-11 Rca Corp Procédé pour former des régions isolées de matière semi-conductrice, notamment en vue de la fabrication de circuits intégrés

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3326729A (en) * 1963-08-20 1967-06-20 Hughes Aircraft Co Epitaxial method for the production of microcircuit components
US3364087A (en) * 1964-04-27 1968-01-16 Varian Associates Method of using laser to coat or etch substrate
US3390012A (en) * 1964-05-14 1968-06-25 Texas Instruments Inc Method of making dielectric bodies having conducting portions
US3381182A (en) * 1964-10-19 1968-04-30 Philco Ford Corp Microcircuits having buried conductive layers
US3385729A (en) * 1964-10-26 1968-05-28 North American Rockwell Composite dual dielectric for isolation in integrated circuits and method of making
US3372063A (en) * 1964-12-22 1968-03-05 Hitachi Ltd Method for manufacturing at least one electrically isolated region of a semiconductive material
US3391023A (en) * 1965-03-29 1968-07-02 Fairchild Camera Instr Co Dielecteric isolation process

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1454585A (fr) * 1964-09-28 1966-02-11 Rca Corp Procédé pour former des régions isolées de matière semi-conductrice, notamment en vue de la fabrication de circuits intégrés

Also Published As

Publication number Publication date
MY7300359A (en) 1973-12-31
US3620833A (en) 1971-11-16
GB1186526A (en) 1970-04-02

Similar Documents

Publication Publication Date Title
DE1614867B1 (de) Verfahren zum herstellen eines integrierten schaltkreisaufbaus
DE2109874C3 (de) Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen
DE2737686A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE1080697B (de) Verfahren zur Herstellung von Halbleiterkoerpern einer Halbleiteranordnung
DE3131987A1 (de) "verfahren zum herstellen einer spannungsarmen ausnehmung sowie eines gebietes eines leitungstyps in einem halbleiterkoerper und von mehreren halbleitervorrichtungen auf einem halbleiterkoerper"
DE1289191B (de)
DE1564191B2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen
EP0755067A1 (de) Verfahren zur Herstellung von sublithographischen Ätzmasken
DE2819698A1 (de) Verfahren zur herstellung von feststoffanordnungen und vorrichtung zur anwendung bei diesem verfahren
DE2429026A1 (de) Verfahren zum kopieren von duennfilmmustern auf einem substrat und vorrichtung zur durchfuehrung des verfahrens
DE2626739A1 (de) Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen
DE2030805A1 (de) Verfahren zur Ausbildung epitaxialer Kristalle oder Plattchen in ausgewählten Bereichen von Substraten
DE1963162C3 (de) Verfahren zur Herstellung mehrerer Halbleiterbauelemente aus einer einkristallinen Halbleiterscheibe
DE2642770A1 (de) Herstellung von halbleiteranordnungen
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2641024A1 (de) Verfahren zur herabsetzung der fehlstellendichte einer integrierten schaltung
DE1965406C3 (de) Monolithische integrierte Halbleiterschaltung und Verwendung eines an sich bekannten Verfahrens zu ihrer Herstellung
DE3634140C2 (de)
DE1589920B2 (de) Verfahren zum herstellen einer integrierten halbleiter schaltung
DE1248168B (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE1539853A1 (de) Integrierte elektronische Halbleiterschaltung und Verfahren zu deren Herstellung
DE1280416B (de) Verfahren zum Herstellen epitaktischer Halbleiterschichten auf elektrisch leitenden Schichten
DE1965408C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE3128629A1 (de) Rueckaetzverfahren fuer integrierte schaltkreise
DE1621532A1 (de) Praezisionsaetzung von Halbleiterbauelementen

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee