DE1289191B - - Google Patents
Info
- Publication number
- DE1289191B DE1289191B DE1965R0041587 DER0041587A DE1289191B DE 1289191 B DE1289191 B DE 1289191B DE 1965R0041587 DE1965R0041587 DE 1965R0041587 DE R0041587 A DER0041587 A DE R0041587A DE 1289191 B DE1289191 B DE 1289191B
- Authority
- DE
- Germany
- Prior art keywords
- plate
- base plate
- layer
- auxiliary plate
- trenches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76275—Vertical isolation by bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/928—Front and rear surface processing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/4981—Utilizing transitory attached element or associated separate material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Description
Die Erfindung betrifft ein Verfahren zum Her- wird. Außerdem ist das Aufwachsen der epitaktischen
stellen elektrisch voneinander isolierter Einkristall- Schicht mit erheblichem Aufwand verbunden,
plättchen aus Halbleitermaterial. Zur Herstellung von Transistoren ist es auch be-
Für integrierte Halbleiterschaltungen kann man kannt, eine Halbleiterplatte mit einer mittels Gräben
eine Mehrzahl von räumlich und elektrisch vonein- 5 netzartig unterteilten Oberfläche auf eine Metallplatte
ander getrennten Scheibchen aus halbleitendem aufzubringen und dann ihre Rückseite bis zu
Material herstellen, die eine ungestörte Oberfläche den Gräben abzutragen (französische Patentschrift
aufweisen und zum Einbau aktiver oder passiver 1 269 547). Ferner ist es bekannt, zwei Halbleiter-Anordnungen,
z. B. elektronischer Schaltelemente, körper unter Einwirkung von Druck und Temperatur
geeignet sind. Die Scheibchen können gruppenweise io miteinander zu verbinden (belgische Patentschrift
in einem vorbestimmten Muster angeordnet sein, 500 302).
wobei jedes Scheibchen gegenüber den anderen elek- Der Erfindung liegt die Aufgabe zugrunde, ein
irisch isoliert ist. verbessertes Verfahren zum Herstellen isolierter
Für die Herstellung elektronischer, integrierter Scheibchen aus einer dünnen Platte aus halbleiten-Halbleiterschaltungen
ist es bekannt, Bereiche oder 15 dem Material zu schaffen, bei dem die Dicke von einer
Scheibchen einer dünnen Platte aus halbleitendem oder mehreren auf oder in der Platte vorgesehenen
Material elektrisch voneinander zu trennen, indem Schichten nicht beeinträchtigt wird und bei dem die
man eine Vielzahl von über den Unterlageteil der Flächen des Scheibchens, in welche aktive und passive
Platte vorstehenden tafelförmigen Erhebungen, so- elektronische Schaltelemente einzubauen sind, nicht
genannte Mesas, herstellt, diese mit einem Isolier- 20 in unzulässiger Weise uneben werden. Weiterhin
material umgibt und den Unterlageteil der Platte bis sollen bei diesem Verfahren die isolierten Halbleiterauf
eine solche Tiefe abläppt, die zur Trennung der scheibchen nach einem vorbestimmten Muster ange-Mesas
voneinander ausreicht. Eine solche Gleich- ordnet sein, damit diese in einer elektronischen
Stromisolierung der Scheibchen verringert die oft integrierten Halbleiterschaltung verwendet werden
beträchtlichen Fremdströme und Kapazitäten zwi- 25 können.
sehen den Komponenten auf den verschiedenen Das Verfahren zum Herstellen elektrisch vonein-
Scheibchen. Dieses bekannte Verfahren ist für bestimmte Anwendungsfälle in befriedigender Weise
anwendbar. Allerdings ist es beim Abläppen des Unterlageteiles schwierig, die exakte Dicke des ent- 30
fernten Halbleitermaterials zu überwachen. Darüber hinaus weist die geläppte Oberfläche eine gestörte
kristallographische Struktur auf. Durch ein nachfolgendes Ätzen der geläppten Oberfläche können
diese Störungen ausgeheilt werden, doch führt dies 35 häufig zu zahlreichen Ätzgruben der Oberfläche.
Wenn mehrere aufeinanderfolgende Schichten in der halbleitenden Platte vorliegen, ist es im allgemeinen
erforderlich, daß die Dicke dieser Schichten in den isolierten Scheibchen unversehrt 40
erhalten bleibt.
Bei der nachfolgenden Ausbildung von Transistoren in diesen Scheibchen sollte beispielsweise die
Dicke der aufgebrachten Schicht, die den Kollektorteil des Transistors bildet, exakt überwacht werden, 45
um optimale Betriebseigenschaften des Transistors
zu erzielen. Eine solche präzise Überwachung ist
jedoch bei dem vorerwähnten bekannten Verfahren Vorzugsweise wird auf die Hauptfläche der Grundschwierig, wenn nicht gar unmöglich, da die Dicke platte eine isolierende Schutzschicht aufgebracht, der aufgebrachten obersten Schicht von mikro- 50 bevor die Gräben hergestellt und die Hilfsplatte aufskopischer Abmessung ist und ein entsprechend gebracht werden. Das isolierende Material und die exaktes Abläppen kaum durchführbar ist. Schutzschicht können aus polykristallinem Silicium,
Dicke der aufgebrachten Schicht, die den Kollektorteil des Transistors bildet, exakt überwacht werden, 45
um optimale Betriebseigenschaften des Transistors
zu erzielen. Eine solche präzise Überwachung ist
jedoch bei dem vorerwähnten bekannten Verfahren Vorzugsweise wird auf die Hauptfläche der Grundschwierig, wenn nicht gar unmöglich, da die Dicke platte eine isolierende Schutzschicht aufgebracht, der aufgebrachten obersten Schicht von mikro- 50 bevor die Gräben hergestellt und die Hilfsplatte aufskopischer Abmessung ist und ein entsprechend gebracht werden. Das isolierende Material und die exaktes Abläppen kaum durchführbar ist. Schutzschicht können aus polykristallinem Silicium,
Aus der Zeitschrift »Electronics«, Bd. 37 (1964), Siliciumdioxyd oder Glas bestehen.
Heft 17, S. 23, ist es bekannt, in die Oberfläche einer Zum Ausbilden der tafelförmigen Erhebungen
Siliciumeinkristallscheibe Gräben zu ätzen, die 55 können in eine Hauptfläche der Grundplatte Gräben
Siliciumscheibe unter Ausbildung einer relativ dicken gezogen werden, die sich durch die Schutzschicht
Siliciumdioxydschicht zu oxydieren und auf der hindurch bis auf eine vorher bestimmte Tiefe in die
Oxydschicht eine epitaktische Schicht aus poly- Grundplatte hinein erstrecken. Nach dem Aufbringen
kristallinem Silicium aufwachsen zu lassen. Das Ein- der Hilfsplatte wird der untere Teil der Grundplatte
kristallmaterial wird dann so weit abgetragen, daß 60 durch Abläppen oder Abschleifen bis über den
die Gräben die Oberfläche erreichen. Anschließend Boden der Gräben hinaus entfernt. Dann werden die
können nach dem bekannten Verfahren in den frei- mit der Hilfsplatte verbundenen Einkristallplättchen
gelegten Flächen integrierte Halbleiterschaltungen mit einer Isolierschicht überzogen, bevor der Raum
gebildet werden. Bei diesem Verfahren ist es schwie- zwischen den einzelnen Kristallplättchen mit isolierig,
zur Trennung der Gräben ein genaues Maß für 65 rendem Material aufgefüllt wird,
die Dicke des abgetragenen Materials einzuhalten Die Grundplatte weist vorzugsweise eine Unterlage
und beispielsweise zu verhindern, daß die N+-Zone und mehrere Schichten unterschiedlicher Leitfähigkeit
zwischen den Gräben kristallographisch nicht gestört auf der Hauptfläche auf, in die die grabenförmigen
ander isolierter Einkristallplättchen aus Halbleitermaterial besteht nach der Erfindung in folgenden
Verfahrensschritten:
a) Einbringen von grabenförmigen Vertiefungen in eine Hauptfläche einer dünnen Grundplatte
aus Halbleitermaterial, so daß tafelförmige Erhebungen in der gewünschten Zahl und Anordnung
entstehen;
b) Befestigen einer Hilfsplatte an den Plateauflächen der Erhebungen;
c) Abtragen des unteren Teiles der Grundplatte so weit, daß aus den tafelförmigen Erhebungen
einzelne einkristalline Plättchen entstehen;
d) Aufbringen eines elektrisch isolierenden Materials zwischen die nur mit der Hilfsplatte verbundenen
einkristallinen Plättchen;
e) Entfernen der Hilfsplatte.
Vertiefungen eingebracht werden. Ferner besteht die Hilfsplatte vorzugsweise aus halbleitendem Material.
Nach der Erfindung werden also die Oberflächen von einer Vielzahl von tafelförmigen Erhebungen
oder Mesas, die auf einer Hauptfläche einer kreisförmigen Platte ausgebildet sind, mit einer Schicht
aus Isoliermaterial überzogen, beispielsweise mit einem Oxyd des Halbleitermaterials. Bei einer Ausführungsform
der Erfindung, bei der die ursprüngliche, halbleitende Platte aus monokristallinem
Silicium besteht, ist das Isolationsmaterial polykristallines Silicium. Bei anderen Ausführungsarten
der Erfindung ist das Isoliermaterial Siliciumdioxyd oder Glas.
Im folgenden wird die Erfindung an Hand der Zeichnung näher erläutert, in der zeigt
Fig. 1 einen Teil einer kreisförmigen Grundplatte
aus halbleitendem Material im Querschnitt, aus der die isolierten Scheibchen nach dem vorliegenden
Verfahren gebildet werden,
F i g. 2 einen Teil der kreisförmigen Platte nach Fig. 1 im Querschnitt, auf deren einer Hauptfläche
Halbleiterschichten aufgebracht sind,
F i g. 3 die kreisförmige Platte nach F i g. 2 im Querschnitt, auf der die Mesas ausgebildet sind,
F i g. 4, 5 und 6 die kreisförmige Platte und eine darauf befestigte Hilfsplatte in bei der Isolierung der
Scheibchen aufeinanderfolgenden Fertigungsstufen im Querschnitt und
F i g. 7 die elektrisch isolierten Scheibchen der kreisförmigen Platte nach der Erfindung im Querschnitt,
wobei bei einem Scheibchen die Ausbildung eines Teiles eines elektronischen Schaltelementes
dargestellt ist.
F i g. 1 zeigt einen Teil einer kreisförmigen Grundplatte 10 aus halbleitendem Material, z. B. Silicium
oder Germanium, mit zwei einander gegenüberliegenden Hauptflächen 12 und 14. Bei einer Ausführungsart des Verfahrens nach der Erfindung besteht die
Platte 10 aus Silicium und besitzt eine Dicke von ungefähr 0,25 mm und eine Fläche von ungefähr
6,5 cm2. Die Abmessungen und Gestalt der Platte 10 sind nicht kritisch, sie kann aus η-leitendem oder
p-leitendem Halbleitermaterial bestehen. Die Platte 10 kann als Unterlage für weitere Materialschichten
dienen, die durch Niederschlagen oder Eindiffundieren an zumindest einer ihrer Hauptflächen gebildet
sind.
Bevor die Scheibchen der Platte 10 elektrisch isoliert werden, werden eine oder mehrere Schichten
aus halbleitendem Material und/oder Oxyd auf oder in eine der Hauptflächen der Platte 10 aufgebracht,
um Teile der Einrichtungen zu schaffen, die bei den späteren Scheibchen der Platte 10 auszubilden sind.
Daher werden, wie in F i g. 2 gezeigt, drei Schichten übereinander auf die Hauptfläche 12 der Platte 10
aufgebracht, wobei zunächst eine Schicht 16 aus beispielsweise η-leitendem Halbleitermaterial, die
mit dem Symbol N+ versehen ist, niedergeschlagen wird. Die Schicht 16 kann eine Dicke von etwa 5 μΐη
und einen spezifischen Widerstand von z. B. ungefähr 0,01 Ohm-cm haben. Eine Schicht 18 von n-leitendem
Halbleitermaterial ist auf der Schicht 16 niedergeschlagen und weist eine Dicke von etwa 8 μηι und
einen spezifischen Widerstand von beispielsweise 0,3 Ohm · cm auf. Die Schichten 16 und 18 können
schichtweise Niederschläge von gedoptem Silicium oder Germanium sein, die durch epitaktisches Niederschlagen
aus der Dampfphase aufgebracht sind, wie es in der Zeitschrift »RCA Review«, Bd. 24, S. 523
bis 545, beschrieben ist.
Eine Oxydschicht 20 ist nach irgendeinem der bekannten Verfahren auf der Schicht 18 niedergeschlagen
oder sonstwie aufgebracht. Beispielsweise kann, wenn die Schicht 18 aus Silicium besteht, eine
Siliciumdioxydschicht 20 durch Erhitzen der Platte 10 in Dampf bei einer Temperatur von ungefähr
ίο 1225° C bis zur Bildung einer Siliciumoxydschicht
von ungefähr 1 um hergestellt werden. Die Anzahl, Abmessungen und Eigenschaften der Schichten 16,
18 und 20 in oder auf der Platte sind nicht kritisch. Jede gewünschte Kombination von entweder durch
Aufschichtung oder Diffusion hergestellten Schichten kann je nach den Erfordernissen vorgesehen werden.
Der Ausdruck »kreisförmige Grundplatte« ist
sowohl für die nur als Unterlage dargestellte Platte 10 (Fig. 1) als auch für die zusammengesetzte
Grundplatte 10 α mit den Schichten 16, 18 und 20 (F i g. 2) verwendet. Von der in F i g. 2 gezeigten
Platte 10 α mit den beiden einander gegenüberliegenden Hauptflächen 14 und 22 wird zur weiteren Erläuterung
der Erfindung ausgegangen.
S5 Auf einer Seite der kreisförmigen Grundplatte 10 a
wird zunächst eine Vielzahl von Mesas ausgebildet, indem zahlreiche Gräben 24 in der Hauptfläche 22
der Platte 10 α vorgesehen werden, die alle im wesentlichen die gleiche Tiefe aufweisen und sich durch die
Schichten 20, 18 und 16 hindurch erstrecken und im Unterlageteil der Platte 10 a enden. Die Gräben
24 können durch photolithographische und chemische Ätzverfahren hergestellt werden, wie beispielsweise
in der USA.-Patentschrift 3 122 817 beschrieben ist.
Die Tiefe der in F i g. 3 gezeigten Gräben kann, von der Hauptfläche 22 aus gemessen, etwa 25 \\xa betragen.
Die Gräben 24 können ebenfalls durch Einsägen oder in irgendeiner anderen geeigneten Weise
erzeugt werden. In F i g. 3 sind die Mesas 26, 28 und 29 durch zwei Gräben 24 gebildet. Vorzugsweise
sind ebenfalls noch quer zu den Gräben 24 verlaufende Gräben (nicht gezeigt) in der Hauptfläche
22 vorgesehen, um Mesas gewünschter Größe zu erhalten. Die derart hergestellten Mesas werden nach
ihrer Trennung zu den gewünschten isolierten Halbleiterscheibchen.
Um die Mesas 26, 28 und 29 bei ihrer räumlichen und elektrischen Trennung in einem gewünschten
Muster, das durch die Gräben 24 bestimmt ist, zu halten, wird eine Hilfsplatte 30 verwendet, die vorzugsweise
aus dem gleichen Material wie die kreisförmige Platte 10 a besteht und die mit dieser, wie in
F i g. 4 gezeigt, verbunden wird. Um diese Verbindung zu erreichen, wird die Hilfsplatte 30 auf einer
ihrer Hauptflächen mit einer Oxydschicht 32 aus Siliciumdioxyd versehen und auf die kreisförmige
Grundplatte 10 a gelegt, wobei die Oxydschichten 32 und 20 einander berühren. Die Hilfsplatte 30 und
die kreisförmige Platte 10 a werden dann auf eine Temperatur von ungefähr 1225° C aufgeheizt und
mit einem Druck von ungefähr 140 Atmosphären etwa 1 Minute lang zusammengedrückt. Die Hilfsplatte
30 kann ebenfalls mit der kreisförmigen Platte 10 durch eine Glasbindung verbunden werden, beispielsweise
durch Verwendung von Borosilikat-, Bleisilikat- oder Phosphorsilikatglas als Bindemittel.
Die Mesas 26, 28 und 29 werden nur voneinander
getrennt, indem der ursprüngliche Unterlageteil 10
der Platte 10 α vollständig oder wenigstens größtenteils
entfernt wird. Dies kann durch Läppen oder Schleifen der Hauptfläche 14 der Platte 10 α bis auf
eine Tiefe über den Grund der Gräben 24 hinaus erfolgen, wie in Fig. 5 gezeigt ist. Es ist nicht erforderlich,
den gesamten Unterlageteil der Platte 10 a abzuschleifen oder abzuläppen, um die Mesas voneinander
zu trennen; vielmehr hängt die zu entfernende Materialmenge von der Tiefe der Gräben 24
werden.
Nachdem das Isoliermaterial 36 abgekühlt und erhärtet ist, wird die Hilfsplatte 30 entfernt, was
durch Wegätzen mit Chlorwasserstoff bei einer Tem-
untere Oberfläche 35 der Mesas niedergeschlagen und geläppt, um eine glatte ebene Oberfläche 38 zu
erhalten, wie in Fig. 6 gezeigt.
Gemäß einer weiteren Ausführungsart der vorliegenden Erfindung besteht das Isoliermaterial 36
aus Glas. Dieses Glas wird zwischen oder zwischen und über die Mesas 26, 28 und 29 aufgebracht, indem
durch Erwärmen erweichtes Glas an diese Stellen gepreßt wird. Beispielsweise kann eine auf
ab und sollte gerade ausreichend sein, um die Mesas ίο die untere Fläche 35 der Mesas 26, 28 und 29 gein
einem für eine elektrische Isolierung erforderlichen legte Glasscheibe unter Druck und gleichzeitigem
Abstand voneinander zu trennen. Da die Plateau- Erwärmen bis auf die Erweichungstemperatur (z. B.
flächen, d. h. die Oxydschichten 20, auf allen Mesas in einem Induktionsofen) zwischen und über die
mit der Hilfsplatte 30 verbunden sind, bleibt die An- Mesas verteilt werden. Nach dem Abkühlen kann
Ordnung der Mesas 26, 28 und 29 gleich der ur- 15 das Glas erforderlichenfalls geläppt und poliert
sprünglichen Anordnung auf der Grundplatte 10 a.
Die frei liegenden Teile der Mesas werden nun mit einer Schicht aus Binde- und Isolationsmaterial
überdeckt, z.B. mit einer Schicht34 aus Silicium-
dioxyd (Fig. 6), und zwar mit einer Dicke von un- 20 peratur zwischen 800 und 12000C durchgeführt
gefahr 1 μΐη. Die Siliciumdioxydschicht kann aus der werden kann, wobei die Temperatur vom Material
Dampfphase niedergeschlagen werden, wobei die der Hilfsplatte abhängt. Bei einer Hilfsplatte aus
Mesas dem Reaktionsprodukt von Siliciumtetrachlo- Silicium liegt die Ätztemperatur bei ungefähr 950° C,
rid und Wasserdampf bei einer Temperatur von während eine Temperatur von ungefähr 850° C für
ungefähr 1100° C ausgesetzt werden. Die Silicium- 25 Germanium vorgesehen werden muß. Da eine SiIidioxydschicht
34 kann ebenfalls durch Aufheizen der ciumdioxydschicht zwischen der Hilfsplatte 30 und
Mesas in. Dampf bei einer Temperatur von ungefähr
1050° C für etwa 30 Minuten hergestellt werden.
1050° C für etwa 30 Minuten hergestellt werden.
Nach Aufbringen der Siliciumdioxydschicht 34 werden, wie in F i g. 6 gezeigt, die Räume zwischen
den Mesas und vorzugsweise auch der Raum über diesen miteinem elektrisch isolierenden Material36
mit Bindeeigenschaft ausgefüllt. Bei einer Ausführungsart der vorliegenden Erfindung besteht dieses
Isoliermaterial aus polykristallinem Silicium. Dieses 35 Öffnungen 42, können nun nach photolithographipolykristalline
Silicium kann als Schicht nieder- sehen und chemischen Ätzverfahren in bekannter
geschlagen werden nach dem in der vorerwähnten Weise in den Oxydschichten 32 und 20 vorgesehen
Zeitschrift »RCA Review« beschriebenen Verfahren. werden, um aktive oder passive elektronische Schalt-Bei
diesem Niederschlagverfahren wird Monosilan elemente in dem Mesa 28 auszubilden. So können
ungefähr auf 1100° C erhitzt und nach folgender 40 η-leitende und p-leitende Schichten 44 und 46 in die
Reaktionsgleichung Silicium erzeugt: η-leitende Schicht 18 nach irgendeinem geeigneten
Verfahren der Transistorherstellung hineindiffundiert
1100° C „. . _ „ werden. Derartige Verfahren sind beispielsweise be
schrieben in »Transistor Technology«, Bd. Ο, herden Schichten 18 jedes Scheibchens liegt, ist es verhältnismäßig
einfach, die Hilfsplatte so zu entfernen, daß die Oxydschicht unversehrt bleibt.
In F i g. 7 ist die nach Entfernung der Hilfsplatte
30 vorliegende zusammengesetzte Platte 40 gezeigt, bei der die Mesas 26, 28 und 29 durch das anhaftende
Isoliermaterial 36 räumlich und elektrisch voneinander getrennt sind. Öffnungen, beispielsweise die
SiH4
Si + 2H2
Das Silicium kann ebenfalls durch Reduktion von 45 ausgegeben von J. F. Biondi, D. van Nostrand,
Siliciumtetrachlorid gemäß folgender Reaktions- Inc., 1958, insbesondere in den Kap. 3, 4 und 5.
gleichung auf der Schicht 34 niedergeschlagen werden,
SiCl4 + 2H2 1120 W 1350° C9 ffl
Ein wichtiges Merkmal des neuartigen Verfahrens zur Herstellung isolierter Scheibchen aus einer Platte
aus Halbleitermaterial besteht darin, daß die 50 Dickenabmessungen der durch Diffusion oder Aufschichtung
hergestellten Schichten, wie z. B. der Das polykristalline Silicium wird vorzugsweise mit Schichten 16,18 und 20, unversehrt erhalten bleiben,
einer Dicke von ungefähr 0,125 mm auf die unterste Wenn man alle Figuren der Zeichnung betrachtet, so
Fläche 35 der Masse 26, 28 und 29 nieder- sieht man, daß beispielsweise die Dicke der Schicht
geschlagen. Die Bodenfläche 38 der Isolierschicht 36 55 18 bei allen Fertigungsstufen im wesentlichen unveraus
polykristallinem Silicium kann jetzt erforder- ändert bleibt. Der verhältnismäßig geringe spezilichenfalls
geläppt werden, um eine ebene Fläche zu fische Widerstand der N+-Schicht 16 schafft eine
bilden, wie in F i g. 6 gezeigt ist. versenkt verlegte Schicht, die üblicherweise als »ver-
Nach einem anderen Verfahren zur Isolierung der grabene Schicht« bezeichnet wird. Ebenfalls ist die
Mesas 26, 28 und 29 kann Siliciumdioxyd aus der 60 Oberfläche der Schicht 18 während des Herstellver-Dampfphase
zwischen und über die Masse nieder- fahrens durch die Oxydschicht 20 gegen Zerstörun
geschlagen
gleichung:
gleichung:
SiCl4 + 2H2O
(Dampf) (Dampf)
werden gemäß folgender Reaktions- gen geschützt.
11 Of)0
SiO2 + 4HCl
Claims (8)
1. Verfahren zum Herstellen elektrisch voneinander isolierter Einkristallplättchen aus Halb-
leitermaterial, gekennzeichnet durch die folgenden Verfahrensschritte:
a) Einbringen von grabenförmigen Vertiefungen (24) in eine Hauptfläche einer dünnen
Grundplatte (10 a) aus Halbleitermaterial, so daß tafelförmige Erhebungen (26, 28, 29) in
der gewünschten Zahl und Anordnung entstehen;
b) Befestigen einer Hilfsplatte (30) an den Plateauflächen (22) der Erhebungen;
c) Abtragen des unteren Teiles der Grundplatte (10 a) so weit, daß aus den tafelförmigen
Erhebungen einzelne einkristalline Plättchen entstehen;
d) Aufbringen eines elektrisch isolierenden Materials (36) zwischen die nur mit der
Hilfsplatte verbundenen einkristallinen Plättchen;
e) Entfernen der Hilfsplatte. ao
2. Verfahren nach Anspruch I5 dadurch gekennzeichnet,
daß das isolierende Material (36) polykristallines Silicium, Siliciumdioxyd oder
Glas ist.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß auf die Hauptfläche (20) der
Grundplatte (10 α) eine isolierende Schutzschicht aufgebracht wird, bevor die Gräben (24) hergestellt
werden und die Hilfsplatte (30) aufgebracht wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß für die Schutzschicht (20)
polykristallines Silicium, Siliciumdioxyd oder Glas verwendet wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß zum Ausbilden
der tafelförmigen Erhebungen (26, 28, 29) in eine Hauptfläche der Grundplatte (10 a)
Gräben (24) gezogen werden, die sich durch die Schutzschicht (20) hindurch bis auf eine vorherbestimmte
Tiefe in die Grundplatte hinein erstrecken, daß nach dem Aufbringen der Hilfsplatte
(30) die Entfernung des unteren Teiles der Grundplatte durch Abläppen oder Abschleifen
bis über den Boden der Gräben hinaus vorgenommen wird und daß dann die mit der Hilfsplatte verbundenen Einkristallplättchen mit
einer Isolierschicht (34) überzogen werden, bevor der Raum zwischen den einzelnen Kristallplättchen
mit isolierendem Material aufgefüllt wird.
6. Verfahren nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß für die Isolierschicht
(34) polykristallines Silicium, Siliciumdioxyd oder Glas verwendet wird.
7. Verfahren nach den Ansprüchen 1 bis 6, dadurch gekennzeichnet, daß die Grundplatte
(10 a) eine Unterlage (10) und mehrere Schichten (16, 18) unterschiedlicher Leitfähigkeit auf der
Hauptfläche aufweist, in die die grabenförmigen Vertiefungen eingebracht werden.
8. Verfahren nach den Ansprüchen 1 bis 7, dadurch gekennzeichnet, daß die Hilfsplatte
(30) aus halbleitendem Material besteht.
Hierzu 1 Blatt Zeichnungen 909507/1399
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US399476A US3332137A (en) | 1964-09-28 | 1964-09-28 | Method of isolating chips of a wafer of semiconductor material |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1289191C2 DE1289191C2 (de) | 1975-02-06 |
DE1289191B true DE1289191B (de) | 1975-02-06 |
Family
ID=23579659
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1965R0041587 Expired DE1289191C2 (de) | 1964-09-28 | 1965-09-22 | Verfahren zum herstellen eines bauteils fuer eine integrierte halbleiterschaltung |
Country Status (4)
Country | Link |
---|---|
US (1) | US3332137A (de) |
DE (1) | DE1289191C2 (de) |
FR (1) | FR1454585A (de) |
GB (1) | GB1119064A (de) |
Families Citing this family (53)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1030670A (en) * | 1964-12-02 | 1966-05-25 | Standard Telephones Cables Ltd | Semiconductor devices |
DE1230915B (de) * | 1965-03-26 | 1966-12-22 | Siemens Ag | Verfahren zum Herstellen von integrierten Halbleiterbauelementen |
US3423255A (en) * | 1965-03-31 | 1969-01-21 | Westinghouse Electric Corp | Semiconductor integrated circuits and method of making the same |
US3457123A (en) * | 1965-06-28 | 1969-07-22 | Motorola Inc | Methods for making semiconductor structures having glass insulated islands |
DE1514488A1 (de) * | 1965-06-29 | 1969-04-24 | Siemens Ag | Verfahren zum Herstellen einer Verbundhalbleiteranordnung |
US3390022A (en) * | 1965-06-30 | 1968-06-25 | North American Rockwell | Semiconductor device and process for producing same |
FR1486855A (de) * | 1965-07-17 | 1967-10-05 | ||
US3412296A (en) * | 1965-10-19 | 1968-11-19 | Sprague Electric Co | Monolithic structure with threeregion or field effect complementary transistors |
US3412295A (en) * | 1965-10-19 | 1968-11-19 | Sprague Electric Co | Monolithic structure with three-region complementary transistors |
US3488834A (en) * | 1965-10-20 | 1970-01-13 | Texas Instruments Inc | Microelectronic circuit formed in an insulating substrate and method of making same |
US3433686A (en) * | 1966-01-06 | 1969-03-18 | Ibm | Process of bonding chips in a substrate recess by epitaxial growth of the bonding material |
US3577044A (en) * | 1966-03-08 | 1971-05-04 | Ibm | Integrated semiconductor devices and fabrication methods therefor |
US3416224A (en) * | 1966-03-08 | 1968-12-17 | Ibm | Integrated semiconductor devices and fabrication methods therefor |
US3471922A (en) * | 1966-06-02 | 1969-10-14 | Raytheon Co | Monolithic integrated circuitry with dielectric isolated functional regions |
US3484311A (en) * | 1966-06-21 | 1969-12-16 | Union Carbide Corp | Silicon deposition process |
US3489961A (en) * | 1966-09-29 | 1970-01-13 | Fairchild Camera Instr Co | Mesa etching for isolation of functional elements in integrated circuits |
US3620833A (en) * | 1966-12-23 | 1971-11-16 | Texas Instruments Inc | Integrated circuit fabrication |
US3439414A (en) * | 1967-01-03 | 1969-04-22 | Motorola Inc | Method for making semiconductor structure with layers of preselected resistivity and conductivity type |
US3445925A (en) * | 1967-04-25 | 1969-05-27 | Motorola Inc | Method for making thin semiconductor dice |
US3508980A (en) * | 1967-07-26 | 1970-04-28 | Motorola Inc | Method of fabricating an integrated circuit structure with dielectric isolation |
US3571919A (en) * | 1968-09-25 | 1971-03-23 | Texas Instruments Inc | Semiconductor device fabrication |
US3838441A (en) * | 1968-12-04 | 1974-09-24 | Texas Instruments Inc | Semiconductor device isolation using silicon carbide |
US3748546A (en) * | 1969-05-12 | 1973-07-24 | Signetics Corp | Photosensitive device and array |
US3624463A (en) * | 1969-10-17 | 1971-11-30 | Motorola Inc | Method of and apparatus for indicating semiconductor island thickness and for increasing isolation and decreasing capacity between islands |
US3731366A (en) * | 1971-03-15 | 1973-05-08 | Montblanc Simplo Gmbh | Method of making fountain pen |
US3760242A (en) * | 1972-03-06 | 1973-09-18 | Ibm | Coated semiconductor structures and methods of forming protective coverings on such structures |
US3786560A (en) * | 1972-03-20 | 1974-01-22 | J Cunningham | Electrical isolation of circuit components of integrated circuits |
JPS5328266A (en) * | 1976-08-13 | 1978-03-16 | Fujitsu Ltd | Method of producing multilayer ceramic substrate |
US4169000A (en) * | 1976-09-02 | 1979-09-25 | International Business Machines Corporation | Method of forming an integrated circuit structure with fully-enclosed air isolation |
US4106050A (en) * | 1976-09-02 | 1978-08-08 | International Business Machines Corporation | Integrated circuit structure with fully enclosed air isolation |
US4196508A (en) * | 1977-09-01 | 1980-04-08 | Honeywell Inc. | Durable insulating protective layer for hybrid CCD/mosaic IR detector array |
GB1602498A (en) * | 1978-05-31 | 1981-11-11 | Secr Defence | Fet devices and their fabrication |
US4261781A (en) * | 1979-01-31 | 1981-04-14 | International Business Machines Corporation | Process for forming compound semiconductor bodies |
US4335501A (en) * | 1979-10-31 | 1982-06-22 | The General Electric Company Limited | Manufacture of monolithic LED arrays for electroluminescent display devices |
DE3583183D1 (de) * | 1984-05-09 | 1991-07-18 | Toshiba Kawasaki Kk | Verfahren zur herstellung eines halbleitersubstrates. |
US4649627A (en) * | 1984-06-28 | 1987-03-17 | International Business Machines Corporation | Method of fabricating silicon-on-insulator transistors with a shared element |
WO1987006060A1 (en) * | 1986-03-28 | 1987-10-08 | Fairchild Semiconductor Corporation | Method for joining two or more wafers and the resulting structure |
US4859629A (en) * | 1986-04-18 | 1989-08-22 | M/A-Com, Inc. | Method of fabricating a semiconductor beam lead device |
US4774196A (en) * | 1987-08-25 | 1988-09-27 | Siliconix Incorporated | Method of bonding semiconductor wafers |
US4782028A (en) * | 1987-08-27 | 1988-11-01 | Santa Barbara Research Center | Process methodology for two-sided fabrication of devices on thinned silicon |
JP2566175B2 (ja) * | 1990-04-27 | 1996-12-25 | セイコー電子工業株式会社 | 半導体装置及びその製造方法 |
US5591678A (en) * | 1993-01-19 | 1997-01-07 | He Holdings, Inc. | Process of manufacturing a microelectric device using a removable support substrate and etch-stop |
US5399231A (en) * | 1993-10-18 | 1995-03-21 | Regents Of The University Of California | Method of forming crystalline silicon devices on glass |
US5395481A (en) * | 1993-10-18 | 1995-03-07 | Regents Of The University Of California | Method for forming silicon on a glass substrate |
US5488012A (en) * | 1993-10-18 | 1996-01-30 | The Regents Of The University Of California | Silicon on insulator with active buried regions |
US5414276A (en) * | 1993-10-18 | 1995-05-09 | The Regents Of The University Of California | Transistors using crystalline silicon devices on glass |
US5589083A (en) * | 1993-12-11 | 1996-12-31 | Electronics And Telecommunications Research Institute | Method of manufacturing microstructure by the anisotropic etching and bonding of substrates |
US5654226A (en) * | 1994-09-07 | 1997-08-05 | Harris Corporation | Wafer bonding for power devices |
US5674758A (en) * | 1995-06-06 | 1997-10-07 | Regents Of The University Of California | Silicon on insulator achieved using electrochemical etching |
US5710057A (en) * | 1996-07-12 | 1998-01-20 | Kenney; Donald M. | SOI fabrication method |
JP4883852B2 (ja) * | 2001-07-30 | 2012-02-22 | 日東電工株式会社 | 加熱剥離型粘着シートからのチップ切断片の加熱剥離方法 |
US6870225B2 (en) * | 2001-11-02 | 2005-03-22 | International Business Machines Corporation | Transistor structure with thick recessed source/drain structures and fabrication process of same |
FR2903809B1 (fr) | 2006-07-13 | 2008-10-17 | Soitec Silicon On Insulator | Traitement thermique de stabilisation d'interface e collage. |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE500302A (de) * | 1949-11-30 | |||
FR1269547A (fr) * | 1960-02-09 | 1961-08-11 | Intermetall | Nouveau procédé pour la fabrication d'éléments semi-conducteurs stratifiés et éléments conformes à ceux ainsi obtenus |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3152939A (en) * | 1960-08-12 | 1964-10-13 | Westinghouse Electric Corp | Process for preparing semiconductor members |
US3290753A (en) * | 1963-08-19 | 1966-12-13 | Bell Telephone Labor Inc | Method of making semiconductor integrated circuit elements |
-
1964
- 1964-09-28 US US399476A patent/US3332137A/en not_active Expired - Lifetime
-
1965
- 1965-09-01 GB GB37384/65A patent/GB1119064A/en not_active Expired
- 1965-09-22 DE DE1965R0041587 patent/DE1289191C2/de not_active Expired
- 1965-09-28 FR FR32913A patent/FR1454585A/fr not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE500302A (de) * | 1949-11-30 | |||
FR1269547A (fr) * | 1960-02-09 | 1961-08-11 | Intermetall | Nouveau procédé pour la fabrication d'éléments semi-conducteurs stratifiés et éléments conformes à ceux ainsi obtenus |
Also Published As
Publication number | Publication date |
---|---|
US3332137A (en) | 1967-07-25 |
FR1454585A (fr) | 1966-02-11 |
DE1289191C2 (de) | 1975-02-06 |
GB1119064A (en) | 1968-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1289191B (de) | ||
DE3686453T2 (de) | Verfahren zum herstellen einer duennen halbleiterschicht. | |
DE1764281C3 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE2109874C3 (de) | Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen | |
DE1514818B2 (de) | ||
DE2153103B2 (de) | Verfahren zur Herstellung integrierter Schattungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung | |
DE1614867B1 (de) | Verfahren zum herstellen eines integrierten schaltkreisaufbaus | |
DE1564191B2 (de) | Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen | |
DE2832740A1 (de) | Verfahren zum herstellen einer halbleitervorrichtung | |
DE2238450A1 (de) | Halbleiterbaugruppe und verfahren zur herstellung derselben | |
DE1087704B (de) | Verfahren zur Herstellung von Halbleiteranordnungen mit wenigstens einem p-n-UEbergang | |
DE1965406C3 (de) | Monolithische integrierte Halbleiterschaltung und Verwendung eines an sich bekannten Verfahrens zu ihrer Herstellung | |
DE2128884A1 (de) | Verfahren zum Herstellen von Halbleiterbauteilen | |
DE1296266B (de) | Verfahren zum elektrischen isolieren von einkristallinen bereichen in einer integrierten halbleiterschaltung | |
DE1614391A1 (de) | Mehrfach-Halbleiteranordnung | |
DE1539853A1 (de) | Integrierte elektronische Halbleiterschaltung und Verfahren zu deren Herstellung | |
DE2738961A1 (de) | Verfahren zur herstellung einer integrierten halbleiterschaltung mit luftisolation | |
DE2059116B2 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes | |
DE1965408C3 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes | |
DE2151346C3 (de) | Verfahren zum Herstellung einer aus Einkristallschichtteilen und Polykristallschichtteilen bestehenden Halbleiterschicht auf einem Einkristallkörper | |
DE1614357B1 (de) | Verfahren zum Herstellen einer integrierten Halbleiterschaltung | |
DE2104776A1 (de) | Halbleitervorrichtung mit einem Halb leiterbauelement in einer isolierten Halb leiterzone | |
DE2738614A1 (de) | Verfahren zum herstellen von halbleitersubstraten fuer integrierte halbleiterschaltkreise | |
DE1564191C3 (de) | Verfahren zum Herstellen einer integrierten Halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames Siliziumsubstrat elektrisch isolierten Schaltungselementen | |
DE1564148C3 (de) | Verfahren zur Herstellung integrierter Halbleiteranordnungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E77 | Valid patent as to the heymanns-index 1977 | ||
EHJ | Ceased/non-payment of the annual fee |