DE2832740A1 - Verfahren zum herstellen einer halbleitervorrichtung - Google Patents

Verfahren zum herstellen einer halbleitervorrichtung

Info

Publication number
DE2832740A1
DE2832740A1 DE19782832740 DE2832740A DE2832740A1 DE 2832740 A1 DE2832740 A1 DE 2832740A1 DE 19782832740 DE19782832740 DE 19782832740 DE 2832740 A DE2832740 A DE 2832740A DE 2832740 A1 DE2832740 A1 DE 2832740A1
Authority
DE
Germany
Prior art keywords
layer
insulating layer
etchant
liquid film
film material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19782832740
Other languages
English (en)
Other versions
DE2832740C2 (de
Inventor
Ryoji Dipl Ing Abe
Makoto Serigano
Shuji Tabuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE2832740A1 publication Critical patent/DE2832740A1/de
Application granted granted Critical
Publication of DE2832740C2 publication Critical patent/DE2832740C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Description

G?
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung und insbesondere auf ein Verfahren zum Herstellen einer Mehrschichtverdrahtung auf einem Halbleitersubstrat mit hohem Ertrag.
Integrierte Halbleiterschaltungen werden zur Einsparung von Raum und Kosten in verschiedenen elektronischen Systemen und Vorrichtungen verwendet. Die integrierte Schaltung ist erwünscht, um die gesamte Chipgröße bei einer gewünschten Schaltungsfunktion zu verringern. Zu diesem Zweck werden die Schaltungselemente in der integrierten Schaltung zuerst in ihrer physikalischen Abmessung in einem Halbleitersubstrat wesentlich verringert. Die Schaltungsverdrahtungen sind auf der begrenzten Fläche auf dem Halbleitersubstrat erforderlich. Es ergibt sich somit eine Mehrschichtverdrahtung auf der begrenzten Fläche, die es ermöglicht, die Schaltungsverdrahtungen frei zu kreuzen.
Bei einem Verfahren zum Herstellen von Mehrschichtverdrahtungen wird sehr darauf geachtet, Schaltungsunterbrechungen aufgrund von Flächenrauhheiten zu verhindern. Es ist bereits ein Glasaufspinnverfahren bei der Bildung einer Isolierschicht zwischen Verdrahtungen bekannt (J -PS 865 4-22). Bei diesem Verfahren wird die Glasaufspinnschicht auf der gesamten Fläche des Halbleitersubstrats, das eine erste Verdrahtungsschicht aufweist, gebildet. Das Quellenmaterial der Glasaufspinnschicht ist eine Art einer Silanollösung. Diese Lösung wird auf die Substratfläche mittels einer Spinneinrichtung aufgebracht, die einer Einrichtung für einen Spinnüberzug eines Photowiderstandsmaterials gleicht. Das Substrat wird dann einer Wärmebehandlung unterzogen, um den Überzug zu verfestigen. Fig. 1 zeigt einen Querschnitt des mit der Glasaufspinnschicht bedeckten Substrats. Das Substrat 10 wird zuerst mit einer Flächenisolierschicht 11 und dann
809885/1042
mit einer ersten Verdrahtungsschicht 12 "bedeckt. Die Glas- · einspinnschicht 13 befindet sich in dem Stufenteil oder an jeder Seite der Schicht 12, von welcher die Flächenrauhigkeit herrührt. Die Glasschicht 13 bedeckt wirksam die Stufen und ergibt eine geglättete obere Fläche. Die Isolierschicht 14 wird auf der geglätteten oberen Fläche mittels einer bekannten Vorrichtung für chemischen Dampfniederschlag niedergeschlagen. Es konnte erwartet werden, daß die geglättete obere Fläche nachfolgend die glatte Fläche der Isolierschicht 14 bildet. Es hat sich jedoch herausgestellt, daß die Isolierschicht noch eine abgestufte Fläche an jeder Seite der Schicht aufgrund der Niederschlagseigenschaften der Schicht aufweist, obwohl der Grad der Stufe etwas verringert ist.- Die zweite Verdrahtungsschicht 15 wird auf der abgestuften Fläche der Isolierschicht 14 angeordnet. In der Praxis wird Aluminium als Dampf auf der Fläche mehrerer Halbleitersubstrate bei der Serienfertigung niedergeschlagen. Gemäß Fig. 1 wird die zweite Verdrahtungsschicht 15 im wesentlichen in ihrer Dicke an dem abgestuften Teil auf dem Halbleitersubstrat verringert, auf den der Aluminiumdampf nicht gleichmäßig gerichtet wurde. Im ungünstigen Fall ist die zweite Verdrahtungsschicht an dem abgestuften Teil elektrisch isoliert, wodurch der ProduktioEsertrag auf etwa 50 % beschränkt wird.
Ein weiteres Verfahren zum Herstellen von MehrschichtVerdrahtungen ist in den J -OS 48-79987 und 48-83788 beschrieben, bei dem eine Isolierschicht 14 zuerst in Berührung mit der ersten Verdrahtungsschicht 12 niedergeschlagen wird und dann eine Glaseinspinnschicht auf die Isolierschicht mit geglätteter Fläche aufgebracht wird. Die obere Verdrahtung ist auf der geglätteten Fläche der Isolierschicht 14 gebildet. Dieses Verfahren wird nicht durch die Niederschlagseigenschaften der Isolierschicht beeinflußt, wodurch eine zuverlässige Massenproduktion erwartet werden konnte. Es hat sich jedoch herausgestellt,
809885/1042
daß ein tlberätzen der Glaseinspinnschicht zum öffnen der Fenster in der darunter liegenden Isolierschicht 14-auftreten kann, wodurch wieder ein abgestufter Teil erhalten wird, welcher Nachteil aus Fig. 2 hervorgeht.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen einer Halbleitervorrichtung mit Hehrschichtverdrahtungen zu schaffen, die sich durch hohe Zuverlässigkeit auszeichnet.
10
Dabei soll insbesondere eine obere Verdrahtungsschicht gebildet werden, ohne daß Unterbrechungen der Verdrahtung auftreten.
Vorzugsweise kann dabei ein Ätzverfahren für ein Elektrodenfenster angewendet werden, das nicht einen abgestuften Teil erzeugt.
Die Mehrschichtverdrahtungen auf der Fläche des HaIbleitersubstrats ohne Verdrahtungsunterbrechungen können bei verschiedenen Arten von integrierten Schaltungen angewendet werden. Das Halbleitersubstrat wird anfänglich mit einem isolierenden Flächenschutzfilm bedeckt, auf dem sich eine erste Verdrahtungsschicht in Berührung mit den jeweiligen, in dem Halbleitersubstrat gebildeten Halbleiterelementen erstreckt.
Eine erste Isolierschicht wird auf dem Flächenschutzfilm einschließlich der Fläche der ersten Verdrahtungsschicht beispielsweise in einem Vakuumniederschlagsverfahren oder in einem chemischen Dampfniederschlagsverfahren gebildet. Die niedergeschlagene erste Isolierschicht kann eine Flächenrauhigkeit aufgrund des Vorsprungs der ersten Verdrahtungsschicht oder der Eigenschaften des Niederschlagsverfahrens ergeben. Bei einer bevorzugten Ausführungsform der Erfindung wird die erste Isolierschicht mit größerer Dicke als eine vorbestimmte Dicke eines Isolators vorgesehen, der verschiedene Verdrahtungspegel isoliert. 8098eS/1G42
si
Ein Silikatfilm wird dann auf der Fläche der ersten Isolierschicht gebildet, um eine geglättete Fläche zu ergeben. Der Silikatfilm bedeckt gut Stufen, Kanten oder Vertiefungen aufgrund der Eigenschaften des Niederschlagsverfahrens, wodurch sich eine geglättete Fläche ergibt. Zu diesem Zweck wird eine Lösung einer organischen Verbindung, wie eine Silanollösung, auf die Fläche der ersten Isolierschicht getropft, während sich das Substrat mit hoher Geschwindigkeit dreht. Während des SpinnüberZiehens der Silanollösung bedeckt diese Stufen, um die geglättete Fläche zu erhalten. Das Silanol wird in einen festen Silikatfilm mit der geglätteten Fläche umgesetzt.
Die Erfindung ist vor allem dadurch gekennzeichnet, daß die Flächenschicht des Silikatfilms weggeätzt wird, bis die erste Isolierschicht bis zu einer vorbestimmten Dicke verringert ist und der Silikatfilm vollständig von der ersten Verdrahtungsschicht entfernt ist. Der Ätzvorgang wird unter Verwendung einer chemischen Naß- oder Trockenätzung ausgeführt. In jedem Fall wird die Flächenschicht des Silikatfilms auf der gesamten Fläche des Substrats entfernt, wodurch die fertige Fläche des Substrats mit derselben Kontur wie die des Silikatfilms versehen ist.
In nachfolgenden Schritten werden Durchgangslöcher in der ersten Isolierschicht durch ein Verfahren angebracht, das keine scharfen Kanten ergibt.
Eine zweite Verdrahtungsschicht wird auf der gut geglätteten Fläche des Substrats in Berührung mit der ersten Verdrahtungsschicht durch die Durchgangslöcher angeordnet. Die zweite Verdrahtungsschicht kann unter Verwendung einer Vakuumniederschlagsanordnung gebildet werden, in der eine größere Anzahl von Substraten für eine Serienanfertigung angeordnet wird. Ein hoher Produktionsertrag wird mit Erfolg unter Verwendung des Substrats mit geglätteter Fläche erhalten.
8098.86/1042 ■ % '
Die Erfindung wird beispielhaft anhand der Zeichnung beschrieben, in der sind
Fig. 1 ein Querschnitt einer bekannten integrierten Schaltung mit einer Mehrschichtverdrahtung, Fig. 2 ein Querschnitt einer anderen bekannten integrierten
Schaltung mit einer Mehrschichtverdrahtung, Fig. 3 bis 9 Querschnitte von Schritten eines Verfahrens zum Herstellen einer integrierten Schaltung mit einer Mehrschichtverdrahtung nach der Erfindung, wobei im einzelnen zeigen
Fig. 3 einen Querschnitt einer bipolaren integrierten
Schaltung mit einer ersten Verdrahtungsschicht, Fig. 4 einen Querschnitt der integrierten Schaltung, die mit einem Silikatfilm überzogen ist, Fig. 5 einen Querschnitt der integrierten Schaltung mit
einer Phosphorsilikatglasschicht auf dem Silikatfilm, Fig. 6 einen Querschnitt der integrierten Schaltung, die
mit einem zweiten Silikatfilm überzogen ist, Fig. 7 einen Querschnitt der integrierten Schaltung mit einer geglätteten geätzten Fläche, Fig. 8 einen Querschnitt der integrierten Schaltung, die
mit einer Photowiderstandsschicht überzogen ist und Fig. 9 einen Querschnitt der integrierten Schaltung■mit einer zweiten Verdrahtungsschicht.
Gemäß Fig. 3 wird ein P-leitfähiges Siliziumhalbleitersubstrat 30 als Grundmaterial vorbereitet. Eine vertiefte Schicht 31 niit N+-Leitfähigkeit wird auf der Fläche des Substrats 30 gebildet. Eine N-leitfähige epitaxiale Siliziumschicht 32 wird gebildet und ein Isolierdiffusionsbereich 33 wird in der epitaxialen Schicht 32 gebildet.
Eine Ncc+-Kollektorkontaktdiffusionsschicht 34 wird in Berührung mit der vertieften Schicht 31 angebracht. Ein P-leitfähiger Basisbereich 35 und ein IT-leitfähiger Emitterbereich 36 werden durch ein Diffusionsverfahren gebildet. Eine Fläche der epitaxialen Schicht 32 ist mit einem isolierenden Flächenschutzfilm 37 mit Ausnahme von
809885/1042
jeweiligen Fensterbereichen bedeckt, durch die eine Kollektorelektrode 38, eine Basiselektrode 39 und eine Emitterelektrode 40 reichen, die auf dem Schutzfilm 37 vorgesehen sind. Die Elektroden bestehen vorzugsweise aus Aluminium mit einer Dicke von 0,8 bis 1,2 /um.
Gemäß Fig. 4 wird das Substrat 30 in einer Spinneinrichtung angeordnet, die einer Einrichtung für einen Spinnüberzug von Photowiderstandsmaterial gleicht. Eine Silanollösung wird auf die Substratfläche getropft, während sich diese mit etwa 5000 Umdrehungen pro Minute dreht. Die Silanollösung besteht hauptsächlich aus einem organischen Lösungsmittel, wie Äthanol und Alkohol, unter Zugabe von Silanol Si(OH)^,. Eine solche Silanollösung wird beispielsweise unter der Bezeichnung Silicafilm von der Firma Emulsitone Co., New Jersey, USA, verkauft.
Nach dem Spinnüberzug des Silanols wird das Substrat auf 1700C für 10 bis 30 Minuten in einer Stickstoffatmosphäre erwärmt. Während der Erwärmung wird das Silanol in einen anorganischen festen Silikatfilm gemäß der folgenden Gleichung umgesetzt
> SiO2 + 2H2
Die sich ergebende Anordnung zeigt Fig. 4. Der Silikatfilm bedeckt die obere Fläche der Elektroden 38, 39 und 40 in einer Dicke von I5OO 2. oder weniger, vorzugsweise 400 bis 1000 £. Der Silikatfilm 41 bedeckt auch wirksam die scharfen Kanten der Elektroden 38, 39 und 40, um eine geglättete Fläche des Substrats zu erhalten. Der Hauptzweck des Silikatfilms 41 besteht darin, die Fläche der Elektroden gegen eine Oberflächenunebenheit, die in einem aufrechten abnormalen Kristallnachwachsen besteht, das durch ei nachfolgendes Wärmeverfahren verursacht wird, zu schützen.
Die Bildung des Silikatfilms dient dazu, einen elektrischen Kurzschluß in der Mehrschichtverdrahtung zu verhindern.
809885/1042
Der nächste Schritt besteht darin, die Substratfläche mit einer Phosphorsilikatglasschicht 42 zu bedecken, siehe Fig. 5· I1Ur diesen Schritt wird das Substrat 30 in einem Reaktionsofen angeordnet, dem Monosilan und Phosphin als reaktive Gase unter Verwendung eines Stickstoffträgergases zugeführt werden. Das Substrat wird bei etwa 4500C erwärmt, um eine Phosphorsilikatglasschicht von 1,2 bis 1,5 /um Dicke zu bilden. Die Glasschicht 4-2 soll eine solche relativ dicke Schicht sein, daß sie den gewünschten Wert für die Isolierschicht zwischen den Verdrahtungen übersteigt, was später beschrieben wird.
Das Substrat 30 wird wiederum in die Spinneinrichtung eingesetzt und, wie oben beschrieben, erhitzt, um seine Fläche mit einem zweiten Silikatfilm 43 zu bedecken, siehe Fig. 6. Die Dicke des Silikatfilms 43 liegt zwischen 500 und 1500 2, vorzugsweise zwischen 800 und 1100 Ä, auf der ebenen Fläche der Glasschicht 42. Ein Tempern wird in einem Ofen bei 400 bis 5000C für 10 bis 30 Minuten, vorzugsweise 45O bis 4800C für I5 Minuten ausgeführt.
Während des Temperns werden gleichzeitig eine Verdichtung der Glasschicht 42 und eine Verfestigung des spinnr überzogenen Silikatfilms ausgeführt.
Gemäß Fig. 6 bedeckt der zweite Silikatfilm 43 die Löcher oder Vertiefungen, wodurch eine geglättete oder ebene Fläche erhalten wird.
Nachfolgend wird ein itzvorgang ausgeführt, der vor allem für die Erfindung wesentlich ist. Es hat sich herausgestellt, daß ein chemisches Naßätzen genügend zuverlässig ist, um eine Flächenschicht des zweiten Silikatfilms und die Glasschicht 42 in im ewesentlichen gleicher Tiefe über die gesamte Fläche zu entfernen. Die Ätzlösung kann. eine gepufferte Lösung von Wasserstofffluorid sein, das 48% HF und 42% NH^F enthält. Die jeweiligen Teile von HF und NH4F der gepufferten Wasserstofffluoridlösung werden so gewählt, daß die Itzgeschwirrdigkeiten des
809885/1042
zweiten Silikatfilms und der Glasschicht vorzugsweise im Verhältnis von 1:1 bis 1:3 stehen. Sowohl der Silikatfilm als auch die Glasschicht haben eine Ätzgeschwindigkeit von beispielsweise etwa 5000 bis 6000 S/min.
Das Naßätzen wird für eine genügende Zeit ausgeführt, um die Dicke der Glasschicht 42 bis zu einem vorbestimmten Wert zu verringern, beispielsweise 1 /um. Die Ätztiefe ist im wesentlichen über die gesamte Fläche gleichförmig, wodurch die ursprüngliche Kontur des Silikatfilms 43 auf der geätzten Fläche des Substrats aufrechterhalten wird. Fig. 7 zeigt den Aufbau des Substrats mit der geglätteten geätzten Fläche 44. Bei dieser Ausführungsform ist das fertiggestellte Substrat mit dem Silikatfilm 43 auf der Fläche versehen, was aber die elektrische Isoliereigenschaft nicht beeinflußt. Die Erfindung ist aber nicht auf eine solche Ausführung beschränkt. Beim Ätzen mit größerer Tiefe würde der Silikatfilm 43 nicht in den Vertiefungen der Glasschicht 42 verbleiben. Der Silikatfilm wird vollständig von den Elektroden 38» 39 und 40 entfernt, um eine Beschädigung zu vermeiden, was oben im Zusammenhang mit Fig. 2 beschrieben wurde.
Das Substrat wird dann einem Photoätzvorgang unterworfen, um die Glasschicht 42 an gewünschten Stellen zu entfernen. Bei diesem Schritt wird die Photowiderstandsschicht 45 auf der Fläche aufgebracht und freigelegt, siehe Fig. 8. Ein Naßätzen kann ausgeführt werden,, um die Oberfläche der Glasschicht zu entfernen. Daraufhin wird das Substrat in eine 2%ige KOH-Lösung für 5 bis 10 Sekunden eingetaucht, um das Haften der Photowiderstandsschicht 45 zu verringern. Schließlich wird dasselbe Ätzen ausgeführt, um die Elektrodenfläche freizulegen und eine gut abgeschrägte Fläche der Glässchicht an den Elektrodenfenstern zu erhalten. Nach dem Ätzen wird die Photowiderstandsschicht von der Substratfläche entfernt. Ein weiteres Schrägätzen wird unter Verwendung einer Ionenimplantation von Phosphor
80988-5/1042
ausgeführt, siehe "Tapered windows in phosphorous-doped SiOo by ion implantation", International Electron Device Meeting 1977.
Der letzte Schritt dieser Ausführungsform besteht in der Bildung der zweiten Verdrahtungsschicht 46, siehe Fig. 9. Für die zweite Verdrahtungsschicht 46 wird vorzugsweise Aluminium wie für die Elektroden J8, 39 und 40 verwendet. Die Aluminiumschicht 46 wird durch Vakuumniederschlag gebildet. Die Aluminiumschicht 46 wird auf der geglätteten geätzten Schicht 44 aufgebracht, wodurch Schaltungsunterbrechungen an den Kanten der unteren Elektroden 38, 39 und 40 wirksam verhindert werden. Es ist festgestellt worden, daß der Ertrag des beschriebenen Verfahrens über 95 % beträgt.
Das anhand von Fig. 7 erläuterte gesteuerte Naßätzen kann beispielsweise durch ein Trockenätzen, wie Gasplasmaätzen, Ionenätzzerstäuben oder reaktives Zerstäuben, ersetzt werden. Beim Trockenätzen bestehen keine besonderen Anforderungen an das als Isolator zwischen den Verdrahtungen verwendete Material. Deshalb kann die Phosphorsilikatglasschicht durch ein anderes dielektrisches Material, beispielsweise Siliziumnitrid oder Borsilikatglas, ersetzt werden.
Des weiteren kann eine einzelne Aluminiumschicht für die Verdrahtung durch eine Bimetallanordnung, wie Polysilikon-Aluminium (Si-Al), Molybdän-Gold (Mo-Au) oder Titan-Silber (Ti-Ag) oder eine Dreikomponentenanordnung, wie Ti-Pt-Au, Ti-Pd-Au, Si-Ti-Al oder Ti-W-Al ersetzt werden.
Die Erfindung ist in gleicher Weise auch bei einem Verfahren zum Herstellen eines MOS mit Siliziumtor und auch bei einer integrierten Schaltung LOCOS (örtlich oxydierte Halbleiter)-Anordnung anwendbar. Des weiteren kann die Erfindung bei einer integrierten Schaltung mit isolierendem Substrat,
809885/1042
- 44--
wie SOS (Silizium auf Saphir) angewendet werden. Die Mehrschichtverdrahtung kann auch mit mehr als drei Verdrahtungsniveaus durch Wiederholen des beschriebenen Verfahrens ausgeführt werden.
80988-5/1042
Lee
Ab . r s e 11 e

Claims (1)

  1. PATENTANWÄLTE
    Orthstraße 12 D-8000 München 60
    FUJITSU LIMITED
    Uo.1015» Kamikodanaka
    Nakahara-ku, Kawasaki
    Japan
    Pat entansprüche
    Verfahren zum Herstellen einer Halbleitervorrichtung, idurch gekennzeichnet, daß eine erste Isolierschicht auf einer Fläche eines Halbleitersubstrats gebildet wird, daß eine erste leitfähige Verdrahtungsschicht auf der ersten Isolierschicht gebildet wird, daß eine zweite Isolierschicht auf der ersten leitfähigen Verdrahtungsschicht und der ersten Isolierschicht gebildet wird·, daß ein Flüssigkeitsfilmmaterial auf der gesamten Fläche der zweiten Isolierschicht aufgebracht wird, daß das Flüssigkeitsfilmmaterial in eine dritte Isolierschicht umgewandelt wird, die auf der zweiten Isolierschicht verschoben ist, daß das Halbleitersubstrat einem Ätzmittel zum Entfernen einer Oberfläche der dritten Isolierschicht in im wesentlichen der gleichen Tiefe über die gesamte Fläche ausgesetzt wird, daß die zweite Isolierschicht auf der ersten leitfähigen Verdrahtungsschicht zum Bilden eines Elektrodenfensters entfernt wird und daß eine zweite leitfähige Verdrahtungsschicht auf der Fläche des Substrats in Berührung mit der ersten leitfähigen Verdrahtungsschicht gebildet wird.
    2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Ätzmittel ein chemisches Ätzflüssigkeitsbad verwendet wird.
    809885/1042
    ORlGlNM.-INSPECTED
    3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Ätzmittel ein Plasmaätzmittel, ein Zerstäubungsmittel oder ein Ionenätzmittel verwendet wird.
    4-. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Flüssigkeitsfilmmaterial eine Silanollösung verwendet wird.
    5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß als zweite Isolierschicht eine Phosphorsilikatglasschicht verwendet wird und daß als Ätzmittel ein chemisches Ätzflüssigkeitsbad verwendet wird.
    6. Verfahren zum Herstellen einer Halbleitervorrichtung, dadurch gekennzeichnet, daß eine erste Isolierschicht auf einer Fläche eines Halbleitersubstrats gebildet wird, wobei die erste Isolierschicht vorstehende Flächenteile aufweist, daß ein Flüssigkeitsfilmmaterial der gesamten Fläche der ersten Isolierschicht zum Erzeugen einer geglätteten oberen Fläche zugeführt wird, daß das Flüssigkeitsfilmmaterial in eine zweite Isolierschicht mit einer geglätteten oberen Fläche umgesetzt wird und daß das Halbleitersubstrat einem Ätzmittel zum Entfernen einer Oberfläche der zweiten Isolierschicht in im wesentlichen gleicher Tiefe über die gesamte Fläche ausgesetzt wird.
    7. Verfahren nach Anspruch 6, dadurch gekennzeichnet,
    daß als erste Isolierschicht eine Phosphorsilikatglasschicht verwendet wird, daß als Flüssigkeitsfilmmaterial eine Silanollösung verwendet wird und daß als Ätzmittel ein chemisches Ätzflüssigkeitsbad verwendet wird.
    8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß als erste Isolierschicht eine Phosphorsilikatglasschicht verwendet wird, daß als Flüssigkeitsfilmmaterial eine Silanollösung verwendet wird und daß als Ätzmittel ein Plasmaätzmittel, ein Zerstäubungsmittel oder ein Ionenätzmittel verwendet wird.
    809885/1042
    9. Verfahren zum Herstellen einer Halbleitervorrichtung, dadurch, gekennzeichnet, daß eine erste Isolierschicht auf einer Fläche eines Halbleitersubstrats gebildet wird, wobei das Halbleitersubstrat mehrere aktive Halbleiterbereiche aufweist, daß eine erste Verdrahtungsschicht auf der ersten Isolierschicht in Berührung mit den Halbleiterbereichen gebildet wird, wobei die erste Verdrahtungsschicht aus Aluminium besteht, daß ein erstes Flüssigkeitsfilmmaterial auf der gesamten Fläche des Substrats aufgebracht wird, daß das erste Flüssigkeitsfilmmaterial in eine feste isolierende Überzugsschicht umgesetzt wird, daß die feste isolierende Überzugsschicht die Fläche des Aluminiums der ersten Verdrahtungsschicht bedeckt, daß eine zweite Isolierschicht auf der festen isolierenden Überzugsschicht gebildet wird, wobei die zweite Isolierschicht eine größere Dicke als einen vorbestimmten Wert für einen Isolator zwischen der ersten Verdrahtungsschicht und einer zweiten Verdrahtungsschicht, die auf der zweiten Isolierschicht angebracht werden soll, aufweist, daß ein zweites Flüssigkeitsfilmmaterial auf der gesamten Fläche der zweiten Isolierschicht aufgebracht wird, daß das zweite Flüssigkeitsfilmmaterial in eine feste isolierende Überzugsschicht umgesetzt wird, daß das Halbleitersubstrat einem Ätzmittel zum Entfernen einer Oberfläche der Isolierschicht in im wesentlichen gleicher Tiefe über die gesamte Fläche ausgesetzt wird, wodurch eine geglättete Fläche mit derselben Kontur wie die feste isolierende Überzugsschicht auf der zweiten Isolierschicht zurückgelassen wird, und daß eine zweite Verdrahtungsschicht auf der geglätteten Fläche in Berührung mit der ersten Verdrahtungsschicht durch die zweite Isolierschicht und die feste isolierende Überzugsschicht auf der ersten Verdrahtungsschicht gebildet wird.
    IQ. Verfahren nach Anspruch 9, dadurch gekennzeichnet* daß als erstes und zweites Flüssigkeitsfilmmaterial eine Silanollösung verwendet wird.
    98 8 5/104'
    11. Verfahren nach Anspruch 10, dadurch gekennzeichnet»
    daß als zweite Isolierschicht eine Phosphorsilikatglasschicht verwendet wird und daß das Ätzen unter Verwendung einer chemischen Ätzflüssigkeit ausgeführt wird.
    12. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß als zweite Isolierschicht eine Phosphorsilikatglasschicht verwendet wird und daß ein Ionenätzen, ein Plasmaätzen oder ein Zerstäuben ausgeführt wird.
    809885/1042
    $ ^- £ T - Λ^,ΓΪλ:*»
DE2832740A 1977-07-27 1978-07-26 Verfahren zum Herstellen einer Halbleiteranordnung mit einer Mehrebenenverdrahtung Expired DE2832740C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9015177A JPS5425178A (en) 1977-07-27 1977-07-27 Manufacture for semiconductor device

Publications (2)

Publication Number Publication Date
DE2832740A1 true DE2832740A1 (de) 1979-02-01
DE2832740C2 DE2832740C2 (de) 1984-10-11

Family

ID=13990488

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2832740A Expired DE2832740C2 (de) 1977-07-27 1978-07-26 Verfahren zum Herstellen einer Halbleiteranordnung mit einer Mehrebenenverdrahtung

Country Status (4)

Country Link
US (1) US4305974A (de)
JP (1) JPS5425178A (de)
DE (1) DE2832740C2 (de)
NL (1) NL182603C (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3132645A1 (de) * 1980-08-21 1982-06-09 Kabushiki Kaisha Suwa Seikosha, Tokyo Halbleiterelement und verfahren zur herstellung einer mehrschichtverdrahtung bei einem solchen
DE3228399A1 (de) * 1982-07-29 1984-02-02 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen einer monolithisch integrierten schaltung
DE3339957A1 (de) * 1982-11-04 1984-07-12 Tokyo Shibaura Denki K.K., Kawasaki Verfahren zur herstellung eines halbleiterbauelementes
DE3615519A1 (de) * 1986-05-07 1987-11-12 Siemens Ag Verfahren zum erzeugen von kontaktloechern mit abgeschraegten flanken in zwischenoxidschichten
DE3627417A1 (de) * 1986-08-13 1988-02-18 Siemens Ag Verfahren zum herstellen von niederohmigen verbindungen in der isolationsschicht zwischen zwei metallisierungsebenen
EP0414542A2 (de) * 1989-08-24 1991-02-27 Tosoh Corporation Laminierte Kondensatoren mit Siliziumoxydfilm und Verfahren zu ihrer Herstellung

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4452826A (en) * 1980-11-24 1984-06-05 Hughes Aircraft Company Use of polysilicon for smoothing of liquid crystal MOS displays
US4407851A (en) * 1981-04-13 1983-10-04 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing semiconductor device
US4492717A (en) * 1981-07-27 1985-01-08 International Business Machines Corporation Method for forming a planarized integrated circuit
JPS58115834A (ja) * 1981-12-29 1983-07-09 Nec Corp 半導体装置の製造方法
JPS5986246A (ja) * 1982-11-08 1984-05-18 Matsushita Electronics Corp 半導体装置の製造方法
FR2537779B1 (fr) * 1982-12-10 1986-03-14 Commissariat Energie Atomique Procede de positionnement d'un trou de contact electrique entre deux lignes d'interconnexion d'un circuit integre
JPS60239042A (ja) * 1984-05-11 1985-11-27 Sony Corp 半導体装置の製造方法
US4587138A (en) * 1984-11-09 1986-05-06 Intel Corporation MOS rear end processing
US4620986A (en) * 1984-11-09 1986-11-04 Intel Corporation MOS rear end processing
JPH0669038B2 (ja) * 1984-12-19 1994-08-31 セイコーエプソン株式会社 半導体装置の製造方法
US4693780A (en) * 1985-02-22 1987-09-15 Siemens Aktiengesellschaft Electrical isolation and leveling of patterned surfaces
US4576834A (en) * 1985-05-20 1986-03-18 Ncr Corporation Method for forming trench isolation structures
FR2588417B1 (fr) * 1985-10-03 1988-07-29 Bull Sa Procede de formation d'un reseau metallique multicouche d'interconnexion des composants d'un circuit integre de haute densite et circuit integre en resultant
WO1987002828A1 (en) * 1985-11-04 1987-05-07 Motorola, Inc. Glass intermetal dielectric
GB2206540B (en) * 1987-06-30 1991-03-27 British Aerospace Aperture forming method
US5008730A (en) * 1988-10-03 1991-04-16 International Business Machines Corporation Contact stud structure for semiconductor devices
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
US5502002A (en) * 1992-05-21 1996-03-26 Hughes Aircraft Company Polyimide passivation of GaAs microwave monolithic integrated circuit flip-chip
DE69329999T2 (de) * 1993-12-29 2001-09-13 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania Verfahren zur Herstellung integrierter Schaltungen, insbesondere intelligenter Leistungsanordnungen
EP0665597A1 (de) * 1994-01-27 1995-08-02 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe IGBT und Herstellungsverfahren dafür

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2259267A1 (de) * 1971-12-06 1973-06-28 Tektronix Inc Halbleiteranordnung
JPS4879987A (de) * 1972-01-28 1973-10-26
JPS4883788A (de) * 1972-02-09 1973-11-08

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3663277A (en) * 1969-08-04 1972-05-16 Ncr Co Method of insulating multilevel conductors
DE2547792C3 (de) * 1974-10-25 1978-08-31 Hitachi, Ltd., Tokio Verfahren zur Herstellung eines Halbleiterbauelementes
JPS5249772A (en) * 1975-10-18 1977-04-21 Hitachi Ltd Process for production of semiconductor device
JPS5819129B2 (ja) * 1975-12-10 1983-04-16 株式会社東芝 ハンドウタイソウチノ セイゾウホウホウ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2259267A1 (de) * 1971-12-06 1973-06-28 Tektronix Inc Halbleiteranordnung
JPS4879987A (de) * 1972-01-28 1973-10-26
JPS4883788A (de) * 1972-02-09 1973-11-08

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP-PS 865 422 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3132645A1 (de) * 1980-08-21 1982-06-09 Kabushiki Kaisha Suwa Seikosha, Tokyo Halbleiterelement und verfahren zur herstellung einer mehrschichtverdrahtung bei einem solchen
DE3228399A1 (de) * 1982-07-29 1984-02-02 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen einer monolithisch integrierten schaltung
DE3339957A1 (de) * 1982-11-04 1984-07-12 Tokyo Shibaura Denki K.K., Kawasaki Verfahren zur herstellung eines halbleiterbauelementes
DE3615519A1 (de) * 1986-05-07 1987-11-12 Siemens Ag Verfahren zum erzeugen von kontaktloechern mit abgeschraegten flanken in zwischenoxidschichten
DE3627417A1 (de) * 1986-08-13 1988-02-18 Siemens Ag Verfahren zum herstellen von niederohmigen verbindungen in der isolationsschicht zwischen zwei metallisierungsebenen
EP0414542A2 (de) * 1989-08-24 1991-02-27 Tosoh Corporation Laminierte Kondensatoren mit Siliziumoxydfilm und Verfahren zu ihrer Herstellung
EP0414542A3 (en) * 1989-08-24 1991-04-03 Tosoh Corporation Laminated silicon oxide film capacitors and method for their production
US5088003A (en) * 1989-08-24 1992-02-11 Tosoh Corporation Laminated silicon oxide film capacitors and method for their production

Also Published As

Publication number Publication date
NL7807983A (nl) 1979-01-30
JPS5425178A (en) 1979-02-24
DE2832740C2 (de) 1984-10-11
US4305974A (en) 1981-12-15
NL182603C (nl) 1988-04-05

Similar Documents

Publication Publication Date Title
DE2832740A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
EP0010624B1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
EP0001100B1 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE69031447T2 (de) Verfahren zur Herstellung von MIS-Halbleiterbauelementen
DE69031575T2 (de) Halbleiteranordnung mit einer trichterförmigen Verbindung zwischen Leiter-Ebenen und Verfahren zu ihrer Herstellung
DE3834241C2 (de) Halbleitereinrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung
DE2626739A1 (de) Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen
DE19929239B4 (de) Verfahren zur Herstellung von MOS-FET-Halbleiterelementen
EP0025854B1 (de) Verfahren zum Herstellen von bipolaren Transistoren
DE4109184C2 (de) Verfahren zum Bilden einer Feldoxidschicht eines Halbleiterbauteils
DE2229457A1 (de) Verfahren zur herstellung eines halbleiterbauelementes
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2641752A1 (de) Verfahren zur herstellung eines feldeffekttransistors
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2615438A1 (de) Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat
DE2531003A1 (de) Verfahren zur ionenimplantation durch eine elektrisch isolierende schicht
DE69404593T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung, die einen Halbleiterkörper mit Feldisolierungszonen aus mit Isolierstoff gefüllten Graben enthält
DE2409910B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
EP0000545A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung
DE2738961A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung mit luftisolation
DE3851271T2 (de) Halbleiteranordnung mit einem Kondensator und einer vergrabenen Passivierungsschicht.
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE19634178A1 (de) Bipolares Halbleiterbauteil und Verfahren zu dessen Herstellung
DE10134500A1 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: REINLAENDER, C., DIPL.-ING. DR.-ING., PAT.-ANW., 8000 MUENCHEN