JPH0669038B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0669038B2 JPH0669038B2 JP59267681A JP26768184A JPH0669038B2 JP H0669038 B2 JPH0669038 B2 JP H0669038B2 JP 59267681 A JP59267681 A JP 59267681A JP 26768184 A JP26768184 A JP 26768184A JP H0669038 B2 JPH0669038 B2 JP H0669038B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- semiconductor device
- metal wiring
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に係り、特に層間絶縁膜
の平坦化に有力な効果を有する半導体装置の製造方法に
関する。
の平坦化に有力な効果を有する半導体装置の製造方法に
関する。
以下に、従来の半導体装置の層間絶縁膜の平坦化例を第
２図と共に説明する。
２図と共に説明する。
まず、第２図(a)に示すように半導体基板１の上面に設
けられた絶縁膜２上にアルミニウム(Al)等の金属により
一層目配線３を形成する。その後、その上にＣＶＤ絶縁
膜４を厚目に堆積した後、フオトレジストまたはポリイ
ミド系樹脂で形成された有機物被膜９を塗布し、次に、
前記有機物被膜９と前記ＣＶＤ絶縁膜４をほぼ同一のエ
ツチング速度でプラズマエツチングする。さらに、第２
図（ｂ）に示すように、前記ＣＶＤ絶縁膜４を若干エツ
チングしてその表面を平滑化せしめ、しかる後に、第２
図（ｃ）に示すように該層間絶縁膜上に第２の配線を形
成する。
けられた絶縁膜２上にアルミニウム(Al)等の金属により
一層目配線３を形成する。その後、その上にＣＶＤ絶縁
膜４を厚目に堆積した後、フオトレジストまたはポリイ
ミド系樹脂で形成された有機物被膜９を塗布し、次に、
前記有機物被膜９と前記ＣＶＤ絶縁膜４をほぼ同一のエ
ツチング速度でプラズマエツチングする。さらに、第２
図（ｂ）に示すように、前記ＣＶＤ絶縁膜４を若干エツ
チングしてその表面を平滑化せしめ、しかる後に、第２
図（ｃ）に示すように該層間絶縁膜上に第２の配線を形
成する。
しかし、前述の従来技術では、ポリイミド系樹脂または
フオトレジストを絶縁膜として用いるため、樹脂中に含
まれる不純物、例えば塩素などにより素子特性が劣化し
たり、あるいは金属配線が腐食するという問題が発生し
ている。
フオトレジストを絶縁膜として用いるため、樹脂中に含
まれる不純物、例えば塩素などにより素子特性が劣化し
たり、あるいは金属配線が腐食するという問題が発生し
ている。
さらに、上述の有機物被膜５及びＣＶＤ絶縁膜４の両者
に対してほぼ同一のエツチング速度で行なわれるプラズ
マエツチングの方法は、これらの膜質のバラツキにより
エツチング速度に変化が生じ、実際のところ、前記の同
一エツチング速度を維持することは技術的に困難であ
る。すなわち、この場合、前記絶縁膜４及び有機物被膜
９に対して圧力，ガス，流量，前記半導体基板１の温度
等の条件を微妙に制御することや、それぞれの膜の形成
速度によつて膜質が変動しそれに対応してエツチング速
度を変えざるを得ないため、エツチング速度の制御は技
術的に非常に厳しい課題である。
に対してほぼ同一のエツチング速度で行なわれるプラズ
マエツチングの方法は、これらの膜質のバラツキにより
エツチング速度に変化が生じ、実際のところ、前記の同
一エツチング速度を維持することは技術的に困難であ
る。すなわち、この場合、前記絶縁膜４及び有機物被膜
９に対して圧力，ガス，流量，前記半導体基板１の温度
等の条件を微妙に制御することや、それぞれの膜の形成
速度によつて膜質が変動しそれに対応してエツチング速
度を変えざるを得ないため、エツチング速度の制御は技
術的に非常に厳しい課題である。
そこで本発明はこのような問題点を解決するもので、そ
の目的とするところは、凹凸面を有する半導体装置の絶
縁膜形成において、不純物汚染や難しいエツチング技術
を必要とせず、しかも表面を高い精度で平滑化できる半
導体装置の製造方法を提供するところにある。
の目的とするところは、凹凸面を有する半導体装置の絶
縁膜形成において、不純物汚染や難しいエツチング技術
を必要とせず、しかも表面を高い精度で平滑化できる半
導体装置の製造方法を提供するところにある。
本発明の半導体装置製造方法は、凸凹面を有する半導体
基板表面上に絶縁膜を形成する工程と、該絶縁膜上に一
層目配線を形成する工程と、層間絶縁膜を被着する工程
と、ガラス溶液を塗布する工程と、前記ガラス溶液を固
化する工程と、CF4とO2プラズマにより該塗布ガラス膜
と、前記層間絶縁膜の二層構造絶縁膜を表面から一定量
の厚み除去する工程と、再度前記層間絶縁膜を被着する
工程とを含み、しかる後に該層間絶縁膜上に第２の配線
を形成する工程とを有することを特徴とする。
基板表面上に絶縁膜を形成する工程と、該絶縁膜上に一
層目配線を形成する工程と、層間絶縁膜を被着する工程
と、ガラス溶液を塗布する工程と、前記ガラス溶液を固
化する工程と、CF4とO2プラズマにより該塗布ガラス膜
と、前記層間絶縁膜の二層構造絶縁膜を表面から一定量
の厚み除去する工程と、再度前記層間絶縁膜を被着する
工程とを含み、しかる後に該層間絶縁膜上に第２の配線
を形成する工程とを有することを特徴とする。
以下、本発明の一実施例を第１図を参照して説明する。
まず第２図(a)に示すように、半導体基板１の表面にシ
リコン酸化膜(SiO2)等の絶縁膜２を形成した後、Al等の
配線３を装着形成し、前記ＣＶＤ法によりＰＳＧ膜４を
前記Al配線３上に形成する。その後、その上にガラス溶
液５を塗布する。このガラス溶液は、通常の塗布特性に
よりＰＳＧ膜凸状部４ａでは薄目に、他の部分では厚目
に形成される。さらに４５０℃程度の熱処理を施すこと
により、前記ガラス溶液を固化する。
まず第２図(a)に示すように、半導体基板１の表面にシ
リコン酸化膜(SiO2)等の絶縁膜２を形成した後、Al等の
配線３を装着形成し、前記ＣＶＤ法によりＰＳＧ膜４を
前記Al配線３上に形成する。その後、その上にガラス溶
液５を塗布する。このガラス溶液は、通常の塗布特性に
よりＰＳＧ膜凸状部４ａでは薄目に、他の部分では厚目
に形成される。さらに４５０℃程度の熱処理を施すこと
により、前記ガラス溶液を固化する。
しかる後、第１図(b)に示すようにCF4＋O2プラズマ６で
塗布ガラス５およびＰＳＧ膜４の一部を除去する。この
時、塗布ガラスとＰＳＧ膜のエツチングレートがほぼ等
しくなるような条件でエツチングすることが必要であ
る。こうすることによりＰＳＧ膜の段形状は、塗布ガラ
ス膜上の段形状と等しくなる。さらに、第１図(c)に示
すように、ＰＳＧ膜７を再度被着させることにより、平
滑な表面を形成することができる。しかる後、Al等の二
層目配線金属８を形成することにより、段切れのない二
層配線構造が実現される。
塗布ガラス５およびＰＳＧ膜４の一部を除去する。この
時、塗布ガラスとＰＳＧ膜のエツチングレートがほぼ等
しくなるような条件でエツチングすることが必要であ
る。こうすることによりＰＳＧ膜の段形状は、塗布ガラ
ス膜上の段形状と等しくなる。さらに、第１図(c)に示
すように、ＰＳＧ膜７を再度被着させることにより、平
滑な表面を形成することができる。しかる後、Al等の二
層目配線金属８を形成することにより、段切れのない二
層配線構造が実現される。
なお、上述の実施例においては、絶縁膜としてＰＳＧ膜
を用いたが、絶縁膜としてＣＶＤSiO2膜またはプラズマ
窒化膜を用いても良い。
を用いたが、絶縁膜としてＣＶＤSiO2膜またはプラズマ
窒化膜を用いても良い。
また、ガラス溶液としては、リンを含んだものも有効で
ある。
ある。
さらに、上記実施例では配線導体層を二層に設けた場合
について説明したが、三層以上の配線導体を設けた半導
体装置も、上記実施例で述べた方法をくり返し行なうこ
とにより得られ、本発明は有効である。
について説明したが、三層以上の配線導体を設けた半導
体装置も、上記実施例で述べた方法をくり返し行なうこ
とにより得られ、本発明は有効である。
以上述べたように本発明によれば、配線層間の絶縁膜と
してフオトレジストまたはポリイミド系樹脂で形成され
た有機物被膜を用いる必要がないため、導体層の相互の
絶縁の信頼性は高く、また素子特性の劣化および金属配
線腐食を防止することができる。
してフオトレジストまたはポリイミド系樹脂で形成され
た有機物被膜を用いる必要がないため、導体層の相互の
絶縁の信頼性は高く、また素子特性の劣化および金属配
線腐食を防止することができる。
また、エツチングレートが層間絶縁膜と同等の塗布ガラ
ス膜を形成できるガラス溶液を選択することにより、従
来方法に於けるエツチングの際の困難は回避することが
でき、プロセス上の問題とはならない。
ス膜を形成できるガラス溶液を選択することにより、従
来方法に於けるエツチングの際の困難は回避することが
でき、プロセス上の問題とはならない。
さらに、本発明の方法によれば、第２の配線層８の厚さ
がほぼ一様になるため、配線層にクラツクが生じて断線
したり、エレクトロマイグレーシヨンに基づく断線を防
止することができ、また一層目の配線層３と二層目の配
線層８とが交叉するような箇所においても配線層間の絶
縁膜の厚さが充分厚いためにピンホールやクラツクは発
生せず、配線層間の短絡や耐圧の低下を防止することが
でき、半導体装置の信頼性を著しく向上することができ
る。また本発明は、下地の金属配線の上に絶縁膜を被覆
し、更にＳＯＧを塗布した後にプラズマエッチングによ
りエッチバックを行うことにより、多層の金属配線を有
する半導体装置の場合にも高い信頼性を得ることができ
る。更には、その後に再度、下地の絶縁膜と同じ絶縁膜
を被覆し、金属配線を形成することにより、もしエッチ
バック時に下地の絶縁膜にエッチング残留物や反応種の
残留物、更にはエッチングによるダメージがあったとし
ても、上層の金属配線にはなんら悪影響を及ぼさないば
かりか、下層の絶縁膜と上層の絶縁膜が同じ絶縁膜であ
るので、応力等の膜特性に違いがなく、密着性に優れた
層間絶縁膜を提供することが可能となるという効果を有
するものである。
がほぼ一様になるため、配線層にクラツクが生じて断線
したり、エレクトロマイグレーシヨンに基づく断線を防
止することができ、また一層目の配線層３と二層目の配
線層８とが交叉するような箇所においても配線層間の絶
縁膜の厚さが充分厚いためにピンホールやクラツクは発
生せず、配線層間の短絡や耐圧の低下を防止することが
でき、半導体装置の信頼性を著しく向上することができ
る。また本発明は、下地の金属配線の上に絶縁膜を被覆
し、更にＳＯＧを塗布した後にプラズマエッチングによ
りエッチバックを行うことにより、多層の金属配線を有
する半導体装置の場合にも高い信頼性を得ることができ
る。更には、その後に再度、下地の絶縁膜と同じ絶縁膜
を被覆し、金属配線を形成することにより、もしエッチ
バック時に下地の絶縁膜にエッチング残留物や反応種の
残留物、更にはエッチングによるダメージがあったとし
ても、上層の金属配線にはなんら悪影響を及ぼさないば
かりか、下層の絶縁膜と上層の絶縁膜が同じ絶縁膜であ
るので、応力等の膜特性に違いがなく、密着性に優れた
層間絶縁膜を提供することが可能となるという効果を有
するものである。
第１図(a)〜(c)は本発明の半導体装置製造の方法の一実
施例の製造工程を示す断面図である。 第２図(a)〜(c)は従来の半導体装置の製造方法の工程を
示す断面図である。 １……半導体基板、２……絶縁膜 ３……一層目配線 ４……ＰＳＧ膜より成るＣＶＤ絶縁膜 ５……塗布ガラス膜、６……CF4＋O2プラズマ ７……ＰＳＧ膜より成るＣＶＤ絶縁膜 ８……二層目配線、４ａ……ＰＳＧ膜凸状部
施例の製造工程を示す断面図である。 第２図(a)〜(c)は従来の半導体装置の製造方法の工程を
示す断面図である。 １……半導体基板、２……絶縁膜 ３……一層目配線 ４……ＰＳＧ膜より成るＣＶＤ絶縁膜 ５……塗布ガラス膜、６……CF4＋O2プラズマ ７……ＰＳＧ膜より成るＣＶＤ絶縁膜 ８……二層目配線、４ａ……ＰＳＧ膜凸状部
Claims (1)
- 【請求項１】半導体基板表面に第１絶縁膜を形成する工
程、前記第１絶縁膜上の所定の位置に第１金属配線層を
形成する工程、前記第１絶縁膜の前記第１金属配線層が
形成されていない領域と前記第１金属配線層とを被覆す
るように第２絶縁膜を形成する工程、前記第２絶縁膜上
にガラス溶液を塗布し、塗布ガラス膜を形成する塗布工
程、プラズマエッチングにより前記塗布ガラス膜の全て
と前記第２絶縁膜の一部とを、表面がほぼ平坦になるよ
うに除去する工程、しかる後に前記塗布ガラス膜がエッ
チング除去され露出した前記第２絶縁膜上に前記第２絶
縁膜と同じ絶縁膜からなる第３絶縁膜を堆積する工程、
前記第３絶縁膜上に前記第１金属配線層と交差するよう
な方向に第２金属配線層を形成する工程を有することを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59267681A JPH0669038B2 (ja) | 1984-12-19 | 1984-12-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59267681A JPH0669038B2 (ja) | 1984-12-19 | 1984-12-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61144849A JPS61144849A (ja) | 1986-07-02 |
| JPH0669038B2 true JPH0669038B2 (ja) | 1994-08-31 |
Family
ID=17448048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59267681A Expired - Lifetime JPH0669038B2 (ja) | 1984-12-19 | 1984-12-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669038B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0682657B2 (ja) * | 1986-04-23 | 1994-10-19 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH088258B2 (ja) * | 1991-02-19 | 1996-01-29 | 日本電信電話株式会社 | パターン形成方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5425178A (en) * | 1977-07-27 | 1979-02-24 | Fujitsu Ltd | Manufacture for semiconductor device |
| JPS5893328A (ja) * | 1981-11-30 | 1983-06-03 | Toshiba Corp | 絶縁層の平担化方法 |
| JPS59191354A (ja) * | 1983-04-14 | 1984-10-30 | Nec Corp | 半導体装置の製造方法 |
| JPS61116858A (ja) * | 1984-10-24 | 1986-06-04 | Fujitsu Ltd | 層間絶縁膜の形成方法 |
-
1984
- 1984-12-19 JP JP59267681A patent/JPH0669038B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61144849A (ja) | 1986-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06181209A (ja) | 半導体装置の製造方法 | |
| US5393709A (en) | Method of making stress released VLSI structure by the formation of porous intermetal layer | |
| KR970007114B1 (ko) | 반도체 소자 제조 방법 | |
| US6020265A (en) | Method for forming a planar intermetal dielectric layer | |
| JPS63142A (ja) | 半導体装置の製造方法 | |
| JPH0669038B2 (ja) | 半導体装置の製造方法 | |
| JP2950029B2 (ja) | 半導体装置の製造方法 | |
| JPH02292826A (ja) | 半導体装置 | |
| US4816112A (en) | Planarization process through silylation | |
| JPS62277750A (ja) | 多層配線の形成方法 | |
| JPH038581B2 (ja) | ||
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JPH0330992B2 (ja) | ||
| JPS6376351A (ja) | 多層配線の形成方法 | |
| JPS586306B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| JPH0419707B2 (ja) | ||
| JP2637726B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS63164344A (ja) | 半導体装置 | |
| JPH07115132A (ja) | 半導体装置の製造方法 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| KR0120573B1 (ko) | 다층금속배선층 형성방법 | |
| KR930011112B1 (ko) | 평탄화된 금속배선 형성방법 | |
| JPH01207931A (ja) | 半導体装置の製造方法 | |
| JPS6321850A (ja) | 半導体装置の製造方法 |