JPS61144849A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61144849A JPS61144849A JP26768184A JP26768184A JPS61144849A JP S61144849 A JPS61144849 A JP S61144849A JP 26768184 A JP26768184 A JP 26768184A JP 26768184 A JP26768184 A JP 26768184A JP S61144849 A JPS61144849 A JP S61144849A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- film
- layer
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係シ、特に層間絶縁膜
の平坦化に有力な効果を有する半導体装置の製造方法く
関する。
の平坦化に有力な効果を有する半導体装置の製造方法く
関する。
以下に、従来の半導体装置の眉間絶縁膜の平坦化例を第
２図と共に説明する。
２図と共に説明する。
まず、第２図（ａ） Ｋ示すように半導体基板１の上面
に設けられた絶縁膜２上にアルオニウムＣＡＮ）等の金
属によシ一層目配線５１に形成する。その後、その上に
Ｏ”ｌＤ絶縁膜４を厚目に堆積した後、フォトレジスト
またはポリイミド系樹脂で形成された有機物被膜９を塗
布し、次に、前記有機物被膜９と前記ＣＯＤ絶縁膜４ｔ
−はぼ同一のエツチング速度でプラズマエツチングする
。さらに、第２図（′ｂ）に示すように、前記ＱＶＤ絶
縁膜４を若干エツチングしてその表面を平滑化せしめ、
しかる後に、第２図（ｃ）Ｋ示すように該層間絶縁膜上
に第２の配線を形成する。
に設けられた絶縁膜２上にアルオニウムＣＡＮ）等の金
属によシ一層目配線５１に形成する。その後、その上に
Ｏ”ｌＤ絶縁膜４を厚目に堆積した後、フォトレジスト
またはポリイミド系樹脂で形成された有機物被膜９を塗
布し、次に、前記有機物被膜９と前記ＣＯＤ絶縁膜４ｔ
−はぼ同一のエツチング速度でプラズマエツチングする
。さらに、第２図（′ｂ）に示すように、前記ＱＶＤ絶
縁膜４を若干エツチングしてその表面を平滑化せしめ、
しかる後に、第２図（ｃ）Ｋ示すように該層間絶縁膜上
に第２の配線を形成する。
しかし、前述の従来技術では、ポリイミド系樹脂または
フォトレジストを絶縁膜として用いるため、樹脂中に含
まれる不純物、例えば塩素などによシ素子特性が劣化し
たり、あるいは金属配線が腐食するという問題が発生し
ている。
フォトレジストを絶縁膜として用いるため、樹脂中に含
まれる不純物、例えば塩素などによシ素子特性が劣化し
たり、あるいは金属配線が腐食するという問題が発生し
ている。
さらに、上述の有機物被膜５及びＯＶＤ絶縁膜４０両者
に対してほぼ同一のエツチング速度で行なわれるプラズ
マエツチングの方法は、これらの膜質のバラツキによ）
エツチング速度に変化が生じ、実際のところ、前記の同
一エツチング速度を維持することは技術的に困難である
。すなわち、この場合、前記絶縁膜４及び有機物被膜９
に対して圧力、ガス、流量、前記半導体基板１の温度等
の条件を微妙に制御することや、それぞれの膜の形成速
度によって膜質が変動しそれに対応してエツチング速度
を変えざるを得ないため、エツチング速度の制御は技術
的に非常に厳しい課題である。
に対してほぼ同一のエツチング速度で行なわれるプラズ
マエツチングの方法は、これらの膜質のバラツキによ）
エツチング速度に変化が生じ、実際のところ、前記の同
一エツチング速度を維持することは技術的に困難である
。すなわち、この場合、前記絶縁膜４及び有機物被膜９
に対して圧力、ガス、流量、前記半導体基板１の温度等
の条件を微妙に制御することや、それぞれの膜の形成速
度によって膜質が変動しそれに対応してエツチング速度
を変えざるを得ないため、エツチング速度の制御は技術
的に非常に厳しい課題である。
そこで本発明はこのような問題点を解決するもので、そ
の目的とするところは、凹凸面を有する半導体装置の絶
縁膜形成において、不純物汚染や難しいエツチング技術
を必要とせず、しかも表面を高い精度で平滑化できる半
導体装置の製造方法を提供するところにある。
の目的とするところは、凹凸面を有する半導体装置の絶
縁膜形成において、不純物汚染や難しいエツチング技術
を必要とせず、しかも表面を高い精度で平滑化できる半
導体装置の製造方法を提供するところにある。
本発明の半導体装置製造方法は、凸凹面を有する半導体
基板表面上に絶縁膜を形成する工程と、該絶縁膜上に一
層目配線を形成する工程と、層間絶縁膜を被着する工程
と、ガラス溶液を塗布する工程と、上記ガラス溶液を固
化する工程と、ＣＦ４と０１ プラズマによシ該塗布ガ
ラス膜と、前記層間絶縁膜の二層構造絶縁膜を表面から
一定量の厚み除去する工程と、再度前記層間絶縁膜を被
着する工程とを含み、しかる後に該層間絶縁膜上に第２
の配線を形成する工程とを有することを特徴とする。
基板表面上に絶縁膜を形成する工程と、該絶縁膜上に一
層目配線を形成する工程と、層間絶縁膜を被着する工程
と、ガラス溶液を塗布する工程と、上記ガラス溶液を固
化する工程と、ＣＦ４と０１ プラズマによシ該塗布ガ
ラス膜と、前記層間絶縁膜の二層構造絶縁膜を表面から
一定量の厚み除去する工程と、再度前記層間絶縁膜を被
着する工程とを含み、しかる後に該層間絶縁膜上に第２
の配線を形成する工程とを有することを特徴とする。
以下、本発明の一実施例を第１図を参照して説明する。
まず第２図（ＩＬ）に示すように、半導体基板１０表面
にシリコン醒化膜（Ｓ１Ｏ，）等の絶縁膜２を形成した
後、Ｍ等の配線３を装着形成し、前ｉ ＯＶ Ｄ法によ
、９Ｐ８（）膜４を前記Ｍ配線３．上に形成する。その
後、その上にガラス溶液５ｔ−塗布する。このガラス溶
液は、通常の塗布特性によシＰＳＧ膜凸状部４ａでは薄
目に、他の部分では厚目に形成される。さらに４５０℃
程度の熱処理を施すことにより、前記ガラス溶液を固化
する。
にシリコン醒化膜（Ｓ１Ｏ，）等の絶縁膜２を形成した
後、Ｍ等の配線３を装着形成し、前ｉ ＯＶ Ｄ法によ
、９Ｐ８（）膜４を前記Ｍ配線３．上に形成する。その
後、その上にガラス溶液５ｔ−塗布する。このガラス溶
液は、通常の塗布特性によシＰＳＧ膜凸状部４ａでは薄
目に、他の部分では厚目に形成される。さらに４５０℃
程度の熱処理を施すことにより、前記ガラス溶液を固化
する。
しかる後、第１図（ｂ） Ｋ示すように（！Ｆａ＋Ｏｓ
プラズマで塗布ガラス６およびＰＢＧｌｉ４の一部を除
去する。この時、塗布ガラスとＰＳＧ膜のエツチングレ
ートがほぼ等しくなるような条件でエツチングすること
が必要である。こうすることによりＰＥＩＧ膜の段形状
は、塗布ガラス膜上の段形状と等しくなる。さらに、第
１図（ｃ）に示すように、Ｐ８Ｇ膜７を再度被着させる
ことにより、平滑な表面を形成することができる。しか
る後、Ｍ等の二層目配線金属８を形成することによシ、
段切れのない二層配線構造が実現される。
プラズマで塗布ガラス６およびＰＢＧｌｉ４の一部を除
去する。この時、塗布ガラスとＰＳＧ膜のエツチングレ
ートがほぼ等しくなるような条件でエツチングすること
が必要である。こうすることによりＰＥＩＧ膜の段形状
は、塗布ガラス膜上の段形状と等しくなる。さらに、第
１図（ｃ）に示すように、Ｐ８Ｇ膜７を再度被着させる
ことにより、平滑な表面を形成することができる。しか
る後、Ｍ等の二層目配線金属８を形成することによシ、
段切れのない二層配線構造が実現される。
なお、上述の実施例においては、絶縁膜としてＰＳＧ膜
を用いたが、絶縁膜としてＯＶ Ｄ ５ｉｌｌ族または
プラズマ窒化膜を用いても良い。
を用いたが、絶縁膜としてＯＶ Ｄ ５ｉｌｌ族または
プラズマ窒化膜を用いても良い。
また、ガラス溶液としては、リンを含んだものも有効で
ある。
ある。
さらに、上記実施例では配線導体層を二層に設けた場合
について説明したが、三層以上の配線導体を設けた半導
体装置も、上記実施例で述べた方法をくシ返し行なうこ
とにより得られ、本発明は有効である。
について説明したが、三層以上の配線導体を設けた半導
体装置も、上記実施例で述べた方法をくシ返し行なうこ
とにより得られ、本発明は有効である。
以上述べたように本発明によれば、配線層間の絶縁膜と
してフォトレジストまたはポリイミド系樹脂で形成され
た有機物被膜を用いる必要がないため、導体層の相互の
絶縁の信頼性は高く、また素子特性の劣化および金属配
線腐食を防止することができる。
してフォトレジストまたはポリイミド系樹脂で形成され
た有機物被膜を用いる必要がないため、導体層の相互の
絶縁の信頼性は高く、また素子特性の劣化および金属配
線腐食を防止することができる。
また、エツチングレートが層間絶縁膜と同等の塗布ガラ
ス膜を形成できるガラス溶液を選択することにより、従
来方法に於けるエツチングの際の困難は回避することが
でき、プロセス上の問題とはならない。
ス膜を形成できるガラス溶液を選択することにより、従
来方法に於けるエツチングの際の困難は回避することが
でき、プロセス上の問題とはならない。
さらに１本発明の方法によれば、第２の配線層８の厚さ
がはぼ一様になるため、配線層にクラックが生じて断線
した夛、エレクトロマイグレーションに基づく断線を防
止することができ、また−層目の配線層３と二層目の配
線層８とが交叉するような箇所においても配線層間の絶
縁膜の厚さが元分厚いためにピンホールやクラックは発
生せず、配線層間の短絡や針圧の低下を防止することが
でき、半導体装置の信頼性を著しく同上することができ
る。
がはぼ一様になるため、配線層にクラックが生じて断線
した夛、エレクトロマイグレーションに基づく断線を防
止することができ、また−層目の配線層３と二層目の配
線層８とが交叉するような箇所においても配線層間の絶
縁膜の厚さが元分厚いためにピンホールやクラックは発
生せず、配線層間の短絡や針圧の低下を防止することが
でき、半導体装置の信頼性を著しく同上することができ
る。
第１図（−）〜（Ｃ）は本発明の半導体装置製造の方法
の一実施例の製造工程を示す断面図である。 第２図（ａ）〜（６）は従来の半導体装置の製造方法の
工程を示す断面図である。 １・・・半導体基板 ２・・・絶縁膜３・・・一
層目配線 ４・・・Ｐ２Ｏ膜よシ成るＯＶＤ絶縁膜５・・・塗布ガ
ラス膜 ６・・・ｃｙ４＋ｏ＊プラズマ７・・・Ｐ
ＳＧ膜より成るＱＶＤ絶縁膜８・・・二層目配線
４ａ・・・ＰＳＧ膜凸膜部状部１１１ トｂ 第１図
の一実施例の製造工程を示す断面図である。 第２図（ａ）〜（６）は従来の半導体装置の製造方法の
工程を示す断面図である。 １・・・半導体基板 ２・・・絶縁膜３・・・一
層目配線 ４・・・Ｐ２Ｏ膜よシ成るＯＶＤ絶縁膜５・・・塗布ガ
ラス膜 ６・・・ｃｙ４＋ｏ＊プラズマ７・・・Ｐ
ＳＧ膜より成るＱＶＤ絶縁膜８・・・二層目配線
４ａ・・・ＰＳＧ膜凸膜部状部１１１ トｂ 第１図
Claims (1)
- 凸凹面を有する半導体基板表面上に絶縁膜を形成する
工程と、該絶縁膜上に一層目配線を形成す。る工程と、
層間絶縁膜を被着する工程と、ガラス溶液を塗布する工
程と、上記ガラス溶液を固化すれ工程と、ＣＦ＿４とＯ
＿２プラズマにより該塗布ガラス膜と、前記層間絶縁膜
の２層構造絶縁膜を表面から一定量の厚み除去する工程
と、再度前記層間絶縁膜を被着する工程とを含み、しか
る後に該層間絶縁膜上に第２の配線を形成する工程とを
有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59267681A JPH0669038B2 (ja) | 1984-12-19 | 1984-12-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59267681A JPH0669038B2 (ja) | 1984-12-19 | 1984-12-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61144849A true JPS61144849A (ja) | 1986-07-02 |
| JPH0669038B2 JPH0669038B2 (ja) | 1994-08-31 |
Family
ID=17448048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59267681A Expired - Lifetime JPH0669038B2 (ja) | 1984-12-19 | 1984-12-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669038B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62250656A (ja) * | 1986-04-23 | 1987-10-31 | Nec Corp | 半導体装置の製造方法 |
| JPH04264725A (ja) * | 1991-02-19 | 1992-09-21 | Nippon Telegr & Teleph Corp <Ntt> | パターン形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5425178A (en) * | 1977-07-27 | 1979-02-24 | Fujitsu Ltd | Manufacture for semiconductor device |
| JPS5893328A (ja) * | 1981-11-30 | 1983-06-03 | Toshiba Corp | 絶縁層の平担化方法 |
| JPS59191354A (ja) * | 1983-04-14 | 1984-10-30 | Nec Corp | 半導体装置の製造方法 |
| JPS61116858A (ja) * | 1984-10-24 | 1986-06-04 | Fujitsu Ltd | 層間絶縁膜の形成方法 |
-
1984
- 1984-12-19 JP JP59267681A patent/JPH0669038B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5425178A (en) * | 1977-07-27 | 1979-02-24 | Fujitsu Ltd | Manufacture for semiconductor device |
| JPS5893328A (ja) * | 1981-11-30 | 1983-06-03 | Toshiba Corp | 絶縁層の平担化方法 |
| JPS59191354A (ja) * | 1983-04-14 | 1984-10-30 | Nec Corp | 半導体装置の製造方法 |
| JPS61116858A (ja) * | 1984-10-24 | 1986-06-04 | Fujitsu Ltd | 層間絶縁膜の形成方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62250656A (ja) * | 1986-04-23 | 1987-10-31 | Nec Corp | 半導体装置の製造方法 |
| JPH04264725A (ja) * | 1991-02-19 | 1992-09-21 | Nippon Telegr & Teleph Corp <Ntt> | パターン形成方法 |
| JPH088258B2 (ja) * | 1991-02-19 | 1996-01-29 | 日本電信電話株式会社 | パターン形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0669038B2 (ja) | 1994-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03200329A (ja) | スピンオンガラスをシリレートする方法 | |
| JPH08181210A (ja) | 半導体装置の製造方法 | |
| JPH06181209A (ja) | 半導体装置の製造方法 | |
| JPS63142A (ja) | 半導体装置の製造方法 | |
| JPS61144849A (ja) | 半導体装置の製造方法 | |
| US4816112A (en) | Planarization process through silylation | |
| JPS63302537A (ja) | 集積回路の製造方法 | |
| JPS6033307B2 (ja) | 半導体装置の製造方法 | |
| JPS59148350A (ja) | 半導体装置の製造方法 | |
| JPH0419707B2 (ja) | ||
| JPH10335449A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6273634A (ja) | 半導体装置の製造方法 | |
| KR0120573B1 (ko) | 다층금속배선층 형성방법 | |
| JPS61260638A (ja) | 半導体装置の製造方法 | |
| JPS61206242A (ja) | 半導体装置の製造方法 | |
| JP2637726B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS60121738A (ja) | 半導体装置の製造方法 | |
| JPS61260639A (ja) | 半導体装置の製造方法 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPS6197945A (ja) | 多層配線の形成方法 | |
| JPH0712040B2 (ja) | 半導体装置の製造方法 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPH0714918A (ja) | 半導体素子の製造方法 | |
| JPS6321850A (ja) | 半導体装置の製造方法 | |
| KR920007361B1 (ko) | 집적회로 반도체의 제조방법 |