JPS63142A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63142A JPS63142A JP14356786A JP14356786A JPS63142A JP S63142 A JPS63142 A JP S63142A JP 14356786 A JP14356786 A JP 14356786A JP 14356786 A JP14356786 A JP 14356786A JP S63142 A JPS63142 A JP S63142A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- wiring
- wiring layer
- sog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 11
- 239000011521 glass Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000005260 corrosion Methods 0.000 abstract description 6
- 230000007797 corrosion Effects 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- SCPYDCQAZCOKTP-UHFFFAOYSA-N silanol Chemical compound [SiH3]O SCPYDCQAZCOKTP-UHFFFAOYSA-N 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、半導体装置の製造方法、に係わり、特に多層
配線における層間接続孔での配線の信頼性を向上させた
半導体装置の製造方法に関する。
配線における層間接続孔での配線の信頼性を向上させた
半導体装置の製造方法に関する。
(従来の技術)
従来、多層配線の居間絶縁膜としては、第2図に示す如
く、CvD法或いはスパッタ法等により堆積する絶縁膜
24.26及び平坦化用中間層として回転塗布により形
成するスピンオンガラス膜(以下5OGI!と略記する
)25を用いた3層構造のものが知られている。なお、
第2図中21はシリコン基板、22はシリコン酸化膜、
23は下層配線層、28はコンタクトホール、29は上
II配l11w1を示している。
く、CvD法或いはスパッタ法等により堆積する絶縁膜
24.26及び平坦化用中間層として回転塗布により形
成するスピンオンガラス膜(以下5OGI!と略記する
)25を用いた3層構造のものが知られている。なお、
第2図中21はシリコン基板、22はシリコン酸化膜、
23は下層配線層、28はコンタクトホール、29は上
II配l11w1を示している。
しかしながら、この種の3層構造にあっては次のような
問題があった。即ち、下りと上層との配線層23.29
を接続するためのコンタクトホール28の側壁部30T
:5OGIi!25 ト上11(7)配線1129とが
接触する。SOG模25は、例えばシラノール5i(O
H)+を主成分としたものをアルコール類に溶解させた
ものを塗布し、さらに熱処理により形成するため、膜中
にOH基が残存する。ざらに、−般的に不純物として、
m(P)やボロン(B)が添加されている。このため、
SOG膜25と配線層29とが接触する場合、配線膜が
腐蝕すると云う問題があった。
問題があった。即ち、下りと上層との配線層23.29
を接続するためのコンタクトホール28の側壁部30T
:5OGIi!25 ト上11(7)配線1129とが
接触する。SOG模25は、例えばシラノール5i(O
H)+を主成分としたものをアルコール類に溶解させた
ものを塗布し、さらに熱処理により形成するため、膜中
にOH基が残存する。ざらに、−般的に不純物として、
m(P)やボロン(B)が添加されている。このため、
SOG膜25と配線層29とが接触する場合、配線膜が
腐蝕すると云う問題があった。
特に、配線層29がアルミニウム及びその合金の場合、
この腐蝕は顕著であり、第2図に示したように、腐蝕部
30は配線の信頼性を著しく低下させ、極端な場合、配
線を断線させることになる。
この腐蝕は顕著であり、第2図に示したように、腐蝕部
30は配線の信頼性を著しく低下させ、極端な場合、配
線を断線させることになる。
(発明が解決しようとする問題点)
このように従来方法では、平坦化のために用いる5OG
I!と配線層とがコンタクトホールで接触しており、こ
の接触により配線層が腐蝕するため、配線の信頼性が乏
しいものであった。
I!と配線層とがコンタクトホールで接触しており、こ
の接触により配線層が腐蝕するため、配線の信頼性が乏
しいものであった。
本発明は上記事情を考慮してなされたもので、その目的
とするところは、多層配線の層間接続部での配線層と5
OGilとの接触部分をなくすことができ、配線の信頼
性向上及び素子製造歩留りの向上をはかり得る半導体装
置の製造方法を提供することにある。
とするところは、多層配線の層間接続部での配線層と5
OGilとの接触部分をなくすことができ、配線の信頼
性向上及び素子製造歩留りの向上をはかり得る半導体装
置の製造方法を提供することにある。
[発明の構成]
(問題点を解決するための手段)
本発明の骨子は、3層構造を持つ絶縁膜の中間−である
平坦化用のSOG膜が、層間接続孔(コンタクトホール
)の側壁に存在しないようにすることにある。
平坦化用のSOG膜が、層間接続孔(コンタクトホール
)の側壁に存在しないようにすることにある。
即ち本発明は、多層配線を有する半導体装置の製造方法
において、配Ii層が形成された半導体基板上に第1の
絶縁膜を形成したのち、この第1の絶縁膜上にスピンオ
ンガラス膜を塗布してその表面を平坦化し、次いで前記
配線層上の前記第1の絶縁膜が露出するまで上記スピン
オンガラス膜をその途中までエツチングし、次いで前記
第1の絶縁膜及びスピンオンガラス膜上に第2の絶縁膜
を形成し、しかるのち前記配線層上の前記第2及び第1
の絶縁膜を選択的にエツチングしてコンタクトホールを
形成するようにした方法である。
において、配Ii層が形成された半導体基板上に第1の
絶縁膜を形成したのち、この第1の絶縁膜上にスピンオ
ンガラス膜を塗布してその表面を平坦化し、次いで前記
配線層上の前記第1の絶縁膜が露出するまで上記スピン
オンガラス膜をその途中までエツチングし、次いで前記
第1の絶縁膜及びスピンオンガラス膜上に第2の絶縁膜
を形成し、しかるのち前記配線層上の前記第2及び第1
の絶縁膜を選択的にエツチングしてコンタクトホールを
形成するようにした方法である。
(作用)
上記の方法であれば、下地配線1上のSOG摸が予め除
去されることになるので、絶縁膜にコンタクトホールを
形成しても該コンタクトホール内にSOG膜が露出する
ことはない。従って、配置1!層と5OGIllとの接
触が生じることはなく、配線層の腐蝕等を防止すること
が可能となる。
去されることになるので、絶縁膜にコンタクトホールを
形成しても該コンタクトホール内にSOG膜が露出する
ことはない。従って、配置1!層と5OGIllとの接
触が生じることはなく、配線層の腐蝕等を防止すること
が可能となる。
(実施例)
以下、本発明の詳細を図示の実施例によって読明する。
第1図(a)〜(f)は本発明の一実施例方法に係わる
半導体装置の製造工程を示す断面図である。まず、第1
図(a)に示す如くシリコン基板11上に、例えば熱酸
化11112を形成したのち、例えばアルミニウム膜か
らなる厚ざ〜0.8μmの第1の配線@13を形成した
。続いて、例えばS+H4とN20とを反応ガスとした
プラズマCVD法により、300℃の形成温度で第1の
絶縁膜とてして厚さ0.5μmの酸化シリコン膜14を
堆積し、さらにこの上にSOG膜15を回転塗布により
形成し、450℃で硬化させた。ここで、SOG膜15
の膜厚は、配線層13上T0.1μm、配線層13間で
はなだらかに流れ込んでおり、配線層13の間隔により
異なっている。
半導体装置の製造工程を示す断面図である。まず、第1
図(a)に示す如くシリコン基板11上に、例えば熱酸
化11112を形成したのち、例えばアルミニウム膜か
らなる厚ざ〜0.8μmの第1の配線@13を形成した
。続いて、例えばS+H4とN20とを反応ガスとした
プラズマCVD法により、300℃の形成温度で第1の
絶縁膜とてして厚さ0.5μmの酸化シリコン膜14を
堆積し、さらにこの上にSOG膜15を回転塗布により
形成し、450℃で硬化させた。ここで、SOG膜15
の膜厚は、配線層13上T0.1μm、配線層13間で
はなだらかに流れ込んでおり、配線層13の間隔により
異なっている。
次いで、例えば希弗酸溶液(H2O:HF=200:1
)により60秒のエツチングを行い、5OGI115を
その途中までエツチングした。これにより、第1図(1
))に示す如く、アルミニウム配線層13上の酸化シリ
コンg!14の表面が露出し、配線層13間にはSOG
暎15が残った状態となる。
)により60秒のエツチングを行い、5OGI115を
その途中までエツチングした。これにより、第1図(1
))に示す如く、アルミニウム配線層13上の酸化シリ
コンg!14の表面が露出し、配線層13間にはSOG
暎15が残った状態となる。
次いで、例えばS’iH4とN20とを反応ガスとした
プラズマCVD法により、第1図(C)に示す如く第2
の絶縁膜として厚さ0.5μmの酸化シリコン膜16を
全面に堆積した。その後、第1図(d)に示す如くレジ
ストを全面に塗布し、コンタクトホールを形成するため
に、レジストマスク17を形成した。
プラズマCVD法により、第1図(C)に示す如く第2
の絶縁膜として厚さ0.5μmの酸化シリコン膜16を
全面に堆積した。その後、第1図(d)に示す如くレジ
ストを全面に塗布し、コンタクトホールを形成するため
に、レジストマスク17を形成した。
次いで、例えばCF4とH2とをエツチングガスとした
反応性イオンエツチング沫により、第1図(e)に示す
如く、酸化シリコン膜16.14を選択的にエツチング
してコンタクトホール18を形成し、その後レジストマ
スク17を除去した。
反応性イオンエツチング沫により、第1図(e)に示す
如く、酸化シリコン膜16.14を選択的にエツチング
してコンタクトホール18を形成し、その後レジストマ
スク17を除去した。
この状態で、コンタクトホール18内にはSOG!!1
5は露出していない。
5は露出していない。
次いで、第1図(f)に示す如く、例えばアルミニウム
膜からなる厚さ0.8μmの第2の配線層19を形成し
た。この状態では、SOG膜15がコンタクトホール1
8内に露出しておらず、5OGI115と配線1119
との接触もないので、配線層19の腐蝕は全く起こらな
くなった。
膜からなる厚さ0.8μmの第2の配線層19を形成し
た。この状態では、SOG膜15がコンタクトホール1
8内に露出しておらず、5OGI115と配線1119
との接触もないので、配線層19の腐蝕は全く起こらな
くなった。
かくして本実施例方法によれば、平坦化のために用いた
SOG膜15を第1の配線層13上の第1の絶縁膜14
が露出するまで全面エツチングしテイルノテ、11(7
)配$111113上ICGtSOGIIIJ15は存
在しなくなる。このため、第1の配線層13上の絶縁膜
14.16にコンタクトホール18を形成しても、この
部分で配線層SOG膜15と配1m層19とが接触する
ことはない。従って、配[!19の腐蝕を未然に防止す
ることができ、配線の信頼性向上をはかり得、さらに素
子製造歩留りの向上をもはかり得る。また、SOG膜1
5と配線層19との接触がなくなることから、5OGI
115に対する材料選択の自由度が増す等の利点もある
。
SOG膜15を第1の配線層13上の第1の絶縁膜14
が露出するまで全面エツチングしテイルノテ、11(7
)配$111113上ICGtSOGIIIJ15は存
在しなくなる。このため、第1の配線層13上の絶縁膜
14.16にコンタクトホール18を形成しても、この
部分で配線層SOG膜15と配1m層19とが接触する
ことはない。従って、配[!19の腐蝕を未然に防止す
ることができ、配線の信頼性向上をはかり得、さらに素
子製造歩留りの向上をもはかり得る。また、SOG膜1
5と配線層19との接触がなくなることから、5OGI
115に対する材料選択の自由度が増す等の利点もある
。
なお、本発明は上述した実施例方法に限定されるもので
はない。例えば、前記SOGIgをエツチングする工程
としては、希弗M溶液等によるウェットエツチングに限
るものではなく、反応性イオンエツチング法やケミカル
ドライエツチング法等のドライエツチングでも同様の効
果が得られる。
はない。例えば、前記SOGIgをエツチングする工程
としては、希弗M溶液等によるウェットエツチングに限
るものではなく、反応性イオンエツチング法やケミカル
ドライエツチング法等のドライエツチングでも同様の効
果が得られる。
さらに、S OG +1については、その成分や塗布。
熱処理条件等において同等制限されるものではない。
また、第1及び第2の絶縁膜としては、プラズマCVD
法による酸化シリコンに限らず、プラズマCVD法によ
る窒化シリコン膜、減圧CVD法による酸化シリコン膜
でもよく、さらにリンやボロン等を添加した酸化シリコ
ン躾であってもよい。
法による酸化シリコンに限らず、プラズマCVD法によ
る窒化シリコン膜、減圧CVD法による酸化シリコン膜
でもよく、さらにリンやボロン等を添加した酸化シリコ
ン躾であってもよい。
さらに、第1及び第2の絶縁膜の厚さについても、実施
例で示した〜0.5μmに何回限定されるものではなく
、5OGI!がそれらの間に存在すればよい。
例で示した〜0.5μmに何回限定されるものではなく
、5OGI!がそれらの間に存在すればよい。
また、配線層の材料はアルミニウム膜に限るものではな
く、アルミニウムと他の金属との合金や、モリブデン、
タングステン、白金、金等の金属、それらの硅化物、さ
らに多結晶シリコン膜であってもよい。その他、本発明
の要旨を逸脱しない範囲で、種々変形して実施すること
ができる。
く、アルミニウムと他の金属との合金や、モリブデン、
タングステン、白金、金等の金属、それらの硅化物、さ
らに多結晶シリコン膜であってもよい。その他、本発明
の要旨を逸脱しない範囲で、種々変形して実施すること
ができる。
[発明の効果]
以上詳述したように本発明によれば、第2の絶縁膜形成
の前工程として、SOG膜を第1の絶縁膜の一部が露出
するまでエツチングしておくことにより、SOGmと配
線層との接触を未然に防止することができる。従って、
配線層の腐蝕が生じることはなく、高信頼性で高歩留り
の半導体装置を実現することが可能となる。
の前工程として、SOG膜を第1の絶縁膜の一部が露出
するまでエツチングしておくことにより、SOGmと配
線層との接触を未然に防止することができる。従って、
配線層の腐蝕が生じることはなく、高信頼性で高歩留り
の半導体装置を実現することが可能となる。
第1図(a)〜(f)は本発明の一実施例方法に係わる
半導体装置の製造工程を示す断面図、第2図は従来の問
題点を説明するための断面図である。 11・・・シリコン基板、12・・・熱酸化膜、13・
・・第1の配線層、14・・・第1の絶縁膜、15・・
・5OG111.16・・・第2の絶縁膜、17・・・
レジストマスク、18・・・コンタクトホール、19・
・・第2の配線層。
半導体装置の製造工程を示す断面図、第2図は従来の問
題点を説明するための断面図である。 11・・・シリコン基板、12・・・熱酸化膜、13・
・・第1の配線層、14・・・第1の絶縁膜、15・・
・5OG111.16・・・第2の絶縁膜、17・・・
レジストマスク、18・・・コンタクトホール、19・
・・第2の配線層。
Claims (3)
- (1)配線層が形成された半導体基板上に第1の絶縁膜
を形成する工程と、上記第1の絶縁膜上にスピンオンガ
ラス膜を形成する工程と、次いで前記第1の絶縁膜が露
出するまで上記スピンオンガラス膜をその途中までエッ
チングする工程と、次いで前記第1の絶縁膜及びスピン
オンガラス膜上に第2の絶縁膜を形成する工程と、次い
で前記配線層上で前記第2及び第1の絶縁膜を選択的に
エッチングしてコンタクトホールを形成する工程とを含
むことを特徴とする半導体装置の製造方法。 - (2)前記スピンオンガラス膜をその途中までエッチン
グする工程として、溶液によりエッチングすることを特
徴とする特許請求の範囲第1項記載の半導体装置の製造
方法。 - (3)前記スピンオンガラス膜をその途中までエッチン
グする工程として、ドライエッチング法によりエッチン
グすることを特徴とする特許請求の範囲第1項記載の半
導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14356786A JPS63142A (ja) | 1986-06-19 | 1986-06-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14356786A JPS63142A (ja) | 1986-06-19 | 1986-06-19 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63142A true JPS63142A (ja) | 1988-01-05 |
Family
ID=15341754
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14356786A Pending JPS63142A (ja) | 1986-06-19 | 1986-06-19 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63142A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6386546A (ja) * | 1986-09-30 | 1988-04-16 | Pioneer Electronic Corp | 多重配線基板の製造方法 |
JPS63164341A (ja) * | 1986-12-26 | 1988-07-07 | Nec Corp | 半導体集積回路装置の製造方法 |
JPS63302537A (ja) * | 1987-06-02 | 1988-12-09 | Rohm Co Ltd | 集積回路の製造方法 |
JPH01304754A (ja) * | 1988-06-01 | 1989-12-08 | Sharp Corp | 半導体装置の製造方法 |
JPH02122654A (ja) * | 1988-11-01 | 1990-05-10 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH0334323A (ja) * | 1989-06-29 | 1991-02-14 | Nec Corp | 半導体装置の製造方法 |
JPH0362554A (ja) * | 1990-08-06 | 1991-03-18 | Fuji Xerox Co Ltd | 半導体装置及びその製造方法 |
US5100826A (en) * | 1991-05-03 | 1992-03-31 | Micron Technology, Inc. | Process for manufacturing ultra-dense dynamic random access memories using partially-disposable dielectric filler strips between wordlines |
US5110763A (en) * | 1990-01-29 | 1992-05-05 | Yamaha Corporation | Process of fabricating multi-level wiring structure, incorporated in semiconductor device |
JP2009170544A (ja) * | 2008-01-11 | 2009-07-30 | Rohm Co Ltd | 半導体装置 |
-
1986
- 1986-06-19 JP JP14356786A patent/JPS63142A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6386546A (ja) * | 1986-09-30 | 1988-04-16 | Pioneer Electronic Corp | 多重配線基板の製造方法 |
JPS63164341A (ja) * | 1986-12-26 | 1988-07-07 | Nec Corp | 半導体集積回路装置の製造方法 |
JPS63302537A (ja) * | 1987-06-02 | 1988-12-09 | Rohm Co Ltd | 集積回路の製造方法 |
JPH01304754A (ja) * | 1988-06-01 | 1989-12-08 | Sharp Corp | 半導体装置の製造方法 |
JPH02122654A (ja) * | 1988-11-01 | 1990-05-10 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH0334323A (ja) * | 1989-06-29 | 1991-02-14 | Nec Corp | 半導体装置の製造方法 |
US5110763A (en) * | 1990-01-29 | 1992-05-05 | Yamaha Corporation | Process of fabricating multi-level wiring structure, incorporated in semiconductor device |
JPH0362554A (ja) * | 1990-08-06 | 1991-03-18 | Fuji Xerox Co Ltd | 半導体装置及びその製造方法 |
US5100826A (en) * | 1991-05-03 | 1992-03-31 | Micron Technology, Inc. | Process for manufacturing ultra-dense dynamic random access memories using partially-disposable dielectric filler strips between wordlines |
JP2009170544A (ja) * | 2008-01-11 | 2009-07-30 | Rohm Co Ltd | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63142A (ja) | 半導体装置の製造方法 | |
JPS62295437A (ja) | 多層配線形成法 | |
JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
JPS6033307B2 (ja) | 半導体装置の製造方法 | |
JP2808401B2 (ja) | 半導体装置の製造方法 | |
KR0138864B1 (ko) | 직접회로에서의 금속배선 제조방법 | |
KR100274974B1 (ko) | 반도체소자의금속배선층제조방법 | |
JPH0642481B2 (ja) | 半導体装置の製法 | |
JPS59222945A (ja) | 半導体装置の製造方法 | |
JP3323264B2 (ja) | 半導体装置の製造方法 | |
JP2560623B2 (ja) | 半導体装置の製造方法 | |
JP2637726B2 (ja) | 半導体集積回路装置の製造方法 | |
JP2702010B2 (ja) | 半導体装置の製造方法 | |
JPS62166522A (ja) | 半導体装置の製造方法 | |
JPH0194623A (ja) | 多層配線半導体装置の製造方法 | |
JP2900718B2 (ja) | 半導体装置及びその製造方法 | |
JPH08511659A (ja) | 半導体本体表面に多層配線構造が設けられた半導体装置の製造方法 | |
JPS63182839A (ja) | 半導体装置 | |
JPS61256743A (ja) | 半導体装置の製造方法 | |
JPS62174944A (ja) | 半導体装置の製造方法 | |
JPS60175439A (ja) | 多層配線形成方法 | |
JPH07226438A (ja) | 半導体装置の製造方法 | |
JPS6236842A (ja) | 半導体装置の製造方法 | |
JPS61144849A (ja) | 半導体装置の製造方法 | |
JPS6227745B2 (ja) |