JPH08511659A - 半導体本体表面に多層配線構造が設けられた半導体装置の製造方法 - Google Patents

半導体本体表面に多層配線構造が設けられた半導体装置の製造方法

Info

Publication number
JPH08511659A
JPH08511659A JP7526198A JP52619895A JPH08511659A JP H08511659 A JPH08511659 A JP H08511659A JP 7526198 A JP7526198 A JP 7526198A JP 52619895 A JP52619895 A JP 52619895A JP H08511659 A JPH08511659 A JP H08511659A
Authority
JP
Japan
Prior art keywords
layer
insulating
contact window
conductor tracks
auxiliary layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP7526198A
Other languages
English (en)
Inventor
ヘルマヌス レオナルダス ピーク
ダニエル ウィルヘルムス エリザベス フェルブフト
Original Assignee
フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フィリップス エレクトロニクス ネムローゼ フェンノートシャップ filed Critical フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
Publication of JPH08511659A publication Critical patent/JPH08511659A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 半導体本体表面に同一導電材料からなる導体トラックの多層配線構造が設けられた半導体装置の製造方法。導体トラック(4、1、18、19、22、23、24、29、30)の第1配線層(3)を半導体本体表面に形成する。これらのトラックを絶縁層(85、20、21、25、26、27、31、32)で覆い、この絶縁層の材料を導電材料に対し選択的にエッチングしうるウエットエッチング処理によりこの絶縁層に接点窓を形成し、第1配線層の導体トラックの少なくとも一部分を選択的に露出させる。次に、導電材料の層(10)を表面に堆積し、導体トラック(11)を有する第2配線層(9)を形成する。前記接点窓を形成する前に、絶縁材料の補助層(12、15)を前記絶縁層上に設ける。この補助層の前記接点窓の区域に開口(13)をエッチングする。次いで前記絶縁層の材料を導電材料に対してのみならずこの補助層の絶縁材料に対しても選択的にエッチングしうるウェットエッチング処理を半導体本体に施して前記接点窓を前記絶縁層に形成する。この補助層の使用により、第2配線層の導体トラックを比較的幅狭にすることができる。

Description

【発明の詳細な説明】 半導体本体表面に多層配線構造が設けられた半導体装置の製造方法 本発明は、第1配線層の導体トラックを半導体本体表面上に形成し、次いで絶 縁層で被覆し、該絶縁層に、該絶縁層の材料を導電材料に対し選択的にエッチン グしうるウェットエッチング処理により接点窓を形成し、該接点窓により第1配 線層の導体トラックの少なくとも一部分を露出させ、次いで導電材料の層を表面 上に堆積し、この導電材料層に第2配線層の導体トラックを形成することにより 、半導体本体表面に同一導電材料からなる導体トラックの多層配線構造が設けら れた半導体装置を製造する方法に関するものである。 2つの配線層の導体トラックは、例えば導電性多結晶シリコン、アルミニウム 、タングステン、又は金属シリサイドで形成することができ、絶縁層は、酸化シ リコンで形成することができる。このような多層配線構造は特に半導体メモリ及 び電荷結合デバイスに使用されている。 実際上、第1配線層は異なる厚さの導体トラックを具えうるので、これらのト ラック上に設けられる絶縁層も局部的に異なる厚さを示しうる。従って、第1配 線層の導体トラックを局部的に露出させる接点窓のエッチング中に問題が起こり うる。その理由は、絶縁層が比較的厚い部分でも導体トラックが接点窓内に露出 するまでエッチング処理を続ける必要があるためである。絶縁層が比較的薄い部 分では導体トラックが必要以上に長い期間に亘ってエッチング処理を受けること になる。この場合、これらの部分の導体トラックもその厚さの一部分に亘ってエ ッチ除去されることが起こりうる。これにより導体トラックがかなり薄くなり、 その部分で導体トラックの破断が起こりうる。従って、接点窓は絶縁層の材料を 導電材料に対し選択的にエッチングしうるウェットエッチング法により絶縁層に 形成される。前記の問題を解消するのに十分なエッチング選択性をウェットエッ チング処理により達成することができる。 特開昭57−31157号公報の要約書に頭書に記載した種類の方法が記載さ れ、この方法では酸化シリコンの絶縁層を第1配線層上に堆積している。接点窓 はこの絶縁層にHF溶液によりエッチングしている。接点窓をこのようにウェッ トエッチング法により形成するため、酸化シリコンが導体トラックに対し高い選 択性でエッチングされる。 接点窓を絶縁層にエッチングするために、接点窓の区域に開口を有するフォト レジストマスクを絶縁層に設けた後に半導体本体をエッチング浴内に浸す。ウェ ットエッチング法による接点窓の形成の欠点は、エッチング処理が等方的に進む 点にある。この場合にはエッチングは水平方向及び垂直方向にほぼ等しい速度で 生ずる。従って、絶縁層に形成される接点窓はフォトレジストマスクの開口より 大きくなる。最近のフォトリトグラフィ技術によれば、例えば0.5μmの長さ 及び幅を有する極めて小さい開口をフォトレジストマスクに実現することができ る。この場合には、約0.2μmの絶縁材料の層に約0.9μmの長さ及び幅が有 する接点窓が形成される。これらの接点窓は第2配線層を形成する導電材料の層 の堆積中に充填される。2つの配線層の導体トラックは同一の材料により形成さ れるため、第1配線層の導体トラックを第2配線層の導体トラックのエッチング 中に露出させてはならない。第2配線層の導体トラックは第2配線層の形成中絶 縁層の接点窓を完全に遮蔽する必要がある。これらの導体トラックのエッチング にもフォトレジストマスクが使用される。このフォトレジストマスクを形成され た接点窓に対し±0.1μmの公差でアライメントさせることができる場合には 、第2配線層の導体トラックは接点窓の区域において1.1μm以上の幅を有す るものとする必要がある。 本発明の目的は、第2配線層の形成中に接点窓を第2配線層の導体トラックに より完全に遮蔽する必要がなく、従ってこれらの導体トラックを比較的小さい幅 にすることができる頭書に記載した種類の方法を提供することにある。 本発明は、この目的のために、頭書に記載した種類の方法において、前記接点 窓を形成する前に、絶縁材料の補助層を前記絶縁層上に設け、その後で最初にこ の補助層の前記接点窓の区域に開口をエッチングし、次に前記絶縁層の絶縁材料 を導電材料に対してのみならず前記補助層の絶縁材料に対しても選択的にエッチ ングしうるウェットエッチング処理を半導体本体に施して前記接点窓を前記絶縁 層に形成することを特徴とする。 後述の説明から明らかになるように、前記補助層には接点窓のエッチング用フ ォトレジストマスクの開口にほぼ一致する長さ及び幅を有する開口をエッチング するとができる。この補助層の下に位置する前記絶縁層に接点窓をエッチングす る際、この絶縁層には補助層の開口より大きい開口が形成される。このエッチン グ中に絶縁層が接点窓内において補助層のエッジの下まで除去される。これらの 接点窓は第2配線層を形成する導電材料の層の堆積中に補助層のエッジの下まで 充填される。この場合、第2配線層の導体トラックの形成において、補助層にエ ッチングした開口の幅と実際上等しい幅を有する導体トラックを形成することが できる。この導電層のエッチングは補助層で停止し、補助層の前記エッジがその 下の導電材料をエッチングから保護する。補助層の開口の長さ及び幅を0.5μ mにすると、上述の製造条件と同一の条件の下で0.7μm以下の幅を有する導体 トラックを補助層上に形成することができる。 補助層は半導体本体の全表面上に気相成長法により堆積するのが好ましいい。 このように堆積された層はその全表面域に亘って均一な厚さを示す。このような 補助層には、フォトレジストマスクの開口にほぼ一致する長さ及び幅を有する開 口を異方性プラズマエッチング法、例えば反応性イオンエッチング法によりエッ チングすることができる。このようなエッチング法はウェットエッチング法より 低いエッチング選択性を有するが、堆積層はその全表面域に亘ってほぼ均一な厚 さを有するため、この補助層に接点窓を、その下の層がエッチングプラズマを局 部的に任意の時間受けることなくエッチングすることができる。このエッチング 処理は試験により決定した持続時間後に停止させることにより、補助層の下に位 置する絶縁層の浸食が殆ど生じないようにすることが簡単にできる。 更に、補助層を50nm以下の厚さに堆積させると、この補助層の開口は等方 性エッチング、例えばウェットエッチング法によりエッチングすることもできる 。この場合には補助層の開口はフォトレジストマスクの開口より大きくなるが、 その拡大は小さく抑えられる。等方性エッチングは水平方向及び垂直方向にほぼ 等しい速度で進むため、この開口の拡大は補助層の厚さに制限される。上述の例 と同様に、フォトレジスト層の開口が0.5μmの長さ及び幅を有し、補助層の 厚さが50nm以下である場合には、補助層に0.5μmより大きいが0.6μ mより小さい長さ及び幅を有する開口が形成される。導体トラックを±0.1μm のアライメント精度で設けることができる場合には、この導体トラックは接点窓 を保護するために0.7μmより大きく0.8μmより小さい幅を有するものとす ればよい。 第1配線層の導体トラックは絶縁サブ層上に設け、この絶縁サブ層の材料はこ の材料に対し前記絶縁層の材料を選択的にエッチングしうる材料、好ましくは補 助層の材料と同一の材料とする。この場合、第1配線層の導体トラックを接点窓 より狭い幅にすることができる。この場合には基板が接点窓のエッチング中絶縁 サブ層により保護されるが、このサブ層がない場合には基板もエッチングされる 可能性がある。上述したフォトリソグラフィ法を使用すると約0.9μmの長さ 及び幅を有する接点窓が得られる。サブ層がない場合、これらの接点窓の下に位 置する導体トラックは1.1μm以上の幅を有する必要があるが、サブ層を使用 する場合にはこれらの導体トラックをリソグラフィ法により達成しうる0.5μ m以下の幅にすることができる。例えば、0.5μm幅の多結晶シリコンのトラッ クに絶縁酸化シリコン層を熱酸化により設ける場合に極めて狭い幅の導体トラッ クを形成することができる。 本発明を図面を参照して実施例につき以下に詳細に説明する。図面おいて、 図1〜4は本発明方法を用いて製造する半導体装置の第1実施例の数工程を示 し、 図4は図3のA−A線上の断面図であり、 図5及び6は本発明半方法を用いて製造する半導体装置の第2実施例の数工程 を示し、 図7及び8は本発明半方法を用いて製造する半導体装置の第3実施例の数工程 を示し、 図9は本発明半方法を用いて製造する半導体装置の第4実施例の一工程を示し 、 図10及び11は本発明半方法を用いて製造する半導体装置の第5実施例の数 工程を示し、 図12及び13は本発明半方法を用いて製造する半導体装置の第6実施例の数 工程を示し、 図14は図13のB−B線上の断面図であり、 図15、16及び17は本発明半方法を用いて製造する半導体装置の第7実施 例の数工程を示す。 図1〜4は本発明方法を用いて製造する半導体装置の第1実施例の数工程を示 す簡略断面図である。多結晶シリコンからなる約200nmの厚さの導体トラッ ク4を有する第1配線層3をシリコン半導体本体2の表面1上に通常の方法によ り形成し、次いでこれらのトラックを酸化シリコンの約200nmの厚さの絶縁 層5で覆う。次に、開口7を有するフォトレジストマスク6を設ける。次に、半 導体本体を通常の緩衝HF溶液に浸し、絶縁層の材料を導電材料に対し選択的に エッチングしうるウェットエッチング処理により絶縁層5に接点窓8を形成する 。これらの窓8は第1配線層3の導体トラック4の少なくとの一部分を局部的に 露出させる。図では、すべての導体トラック4が露出されるが、実際には第1配 線層内の図示してない導体トラックが例えば半導体本体2内に設けられた半導体 領域を相互接続するのに使用されている。しかし、このような導体トラックは本 発明には重要でない。接点窓8の形成後に、導体トラック4と同一の導電材料、 本例では多結晶シリコンの層10を堆積し、導体トラック11を有する第2配線 層9をこの層10に形成する。 本発明では、接点窓8を形成する前に、絶縁材料の補助層12を絶縁層5の上 の設け、その後でフォトレジストマスク6を用いて第1開口13を補助層12に 接点窓8の区域にエッチングし、次に絶縁層5の絶縁材料を導電材料に対しての みならず補助層12の絶縁材料に対しても選択的にエッチングしうるウェットエ ッチング処理を半導体本体2に施して、接点窓8を絶縁層5に形成する。 こうして同一導電材料の導体トラック4、10を有する多層配線構造が表面1 上に設けられた半導体本体2を有する半導体装置が得られる。本例の2つの配線 層3及び9の導体トラック4及び10は多結晶シリコンからなるが、これらのト ラックは例えばアルミニウム、タングステン、又は金属シリサイドで形成するこ ともでき、本例では絶縁層5は酸化シリコンであるが、窒化シリコン及びシリコ ンオキシナイトライドのような他の適当な材料とすることもできる。 補助層12には接点窓8の位置及びサイズを規定するフォトレジストマスク6 の開口7の長さ及び幅にほぼ等しい長さ及び幅を有する開口13をエッチングす ることができる。補助層12の下に位置する絶縁層5に接点窓8をエッチングす る際、絶縁層5の窓8は補助層12の開口13より大きく形成される。絶縁層5 はこのエッチング中に接点窓8内において補助層12のエッジ14の下までエッ チングされる。接点窓8は第2配線層9を形成する層10の導電材料の堆積中に 補助層12のエッジ14の下まで充填される。この場合には、導体トラック11 を有する第2配線層9の形成中に、補助層12にエッチングした開口13の幅と ほぼ等しい幅を有する導体トラック11を形成することができる。導電層10の エッチングは補助層12で停止し、補助層12の前記エッジ14がその下の導電 材料をエッチングから保護する。従って、補助層12の開口13の長さ及び幅が 0.5μmのとき、形成された接点窓に対し±0.1μmの公差でアライメントし うるフォトレジストマスクを導体トラック11のエッチングに使用すると、補助 層上に0.7μm以下の幅を有する導体トラック11を形成することができる。 補助層12は半導体本体2上に気相成長法で堆積するのが好ましい。本例では 、例えば窒化シリコンの約200nmの厚さの層をCVD法で堆積し、この堆積 中半導体本体を約900°Cの温度に加熱するとともにシランとアンモニアの混 合ガスをウエファ表面に導く。このように堆積した層12はその全表面域に亘っ てほぼ均一な厚さを示す。開口13はこのような補助層12に異方性プラズマエ ッチング法、例えば通常の反応性イオンエッチング法によりエッチングして、こ れらの開口がフォトレジストマスクの開口の長さ及び幅にほぼ一致する長さ及び 幅を有するものとすることができる。このようなエッチング法はウェットエッチ ング法より低いエッチング選択性を有するが、堆積層12がその全表面域に亘っ てほぼ均一な厚さを有するため、接点窓13をこの補助層12に、その下の層5 を局部的に長時間エッチングプラズマにさらすことなくエッチングすることがで きる。このエッチング処理は試験により決定した時間後に停止させるだけで、補 助層12の下に位置する絶縁層5が殆ど浸食されないようにすることができる。 図5及び6は本発明半方法を用いて製造する半導体装置の第2実施例の数工程 を示す簡略断面図である。本例では、50nm以下の厚さを有する窒化シリコン の補助層15を補助層12と同様の方法で堆積する。この場合にはこの補助層1 5に開口13を等方性エッチング、例えば熱い燐酸溶液を用いる通常のウェット エッチング法によりエッチングすることができる。このエッチングでは補助層1 5に形成される開口13はフォトレジストマスク6の開口7より大きくなるが、 その拡大は小さく抑えられる。等方性エッチングは水平方向及び垂直方向に実際 上等しい速度で進むため、開口の拡大は補助層の厚さに抑えることができる。前 述の実施例のようにフォトレジスト層6の開口7の長さ及び幅を0.5μmにす るとともに、補助層15の厚さを50nm以下にすると、0.5μmより大きい が0.6μmより小さい長さ及び幅を有する開口13が補助層15に得られる。 導体トラック11を±0.1μmのアライメント精度で設けることができる場合 には、接点窓を保護するためにこの導体トラックは0.7μmより大きく0,8 μmより小さい幅を有するものとればよい。 図7及び8は本発明半方法を用いて製造する半導体装置の第3実施例の数工程 を示す簡略断面図である。本例では第1配線層3の導体トラック16を絶縁サブ 層17上に設け、この絶縁サブ層17はこのサブ層に対し絶縁層5を選択的にエ ッチングしうる材料、好ましくは補助層12と同一の材料の層とし、本例では2 00nmの厚さを有する窒化シリコンの層とする。この場合には第1配線層3の 導体トラック16を接点窓8より幅狭にすることができる。接点窓8のエッチン グ中に、基板2が絶縁サブ層17により保護される。このサブ層がない場合には 基板もエッチャントにより浸食されうる。接点窓8は前述したフォトリソグラフ ィ処理の使用により約0.9μmの長さ及び幅を有する。これらの接点窓8の下 部に位置する導体トラック16はサブ層17がない場合には少なくとも1.1μ mの幅にする必要があるが、サブ層17がある場合にはフォトリソグラフィ法で 達成しうる0.5μm以下の幅にすることができる。 図9は本発明方法を用いて製造する半導体装置の第4実施例の一工程を示す簡 略断面図である。本例は図7及び8に示す実施例とほぼ同一である。唯一の相違 点は、補助層15が本例では50nm以下の厚さの窒化シリコンの層である点に ある。本例でも、導体トラック16を接点窓8の寸法より小さい幅にすることが できる。 上述した実施例では、第1配線層3の導体トラック4及び16に絶縁層5を堆 積により設けた。以下の実施例では、この層をこれらの導体トラックの熱酸化に より形成する。この場合にも極めて狭い導体トラックを形成することができる。 例えば、500nmの幅及び200nmの幅を有する多結晶シリコンのトラック に約200nmの厚さの絶縁酸化シリコン層を熱酸化により設けると、約300 nmの幅及び約100nmの厚さを有する導体トラックを維持することができる 。 図10及び11は本発明半方法を用いて製造する半導体装置の第5実施例の数 工程を示す簡略断面図である。本例では第1配線層3に属する多結晶シリコンの 導体トラック18及び19に熱酸化シリコン20及び21の絶縁層を設ける。本 例では導体トラック18が約200nmの厚さを有し、このトラックに約200 nmの絶縁層が設けられ、導体トラック19が約100nmの厚さを有し、この トラックに約100nmの絶縁層が設けられる。第1配線層3が異なる厚さの導 体トラック18及び19を有し、これらの導体トラック18及び19に設けられ る絶縁層20及び21が異なる厚さを有するこのような状態が実際上しばしば起 こる。この状態を、ここでは絶縁層20及び21を導体トラック18及び19の 熱酸化により設ける場合について説明するが、絶縁層5を堆積により設ける上述 の場合にも同様の状態が起こりうる。従って、第1配線層3の導体トラック18 及び19を局部的に露出させる接点窓8のエッチング中に問題が生じうる。これ は、絶縁層20が比較的厚い場所においても導体トラック18が接点窓18内に 露出するまでエッチング処理を続ける必要があるためである。この場合には、絶 縁層21が比較的薄い場所において導体トラック19が比較的長時間エッチング 処理にさらされることになる。この場合、導体トラック19がこれらの場所にお いてその厚さの一部に亘ってエッチ除去されうる。これにより導体トラック19 がかなり薄くなり、その場所で導体トラックの破断が起こりうる。従って、接点 窓8は絶縁層20及び21の材料を導電材料に対し選択的にエッチングしうるウ ェットエッチング法により絶縁層20及び21に形成する。ウェットエッチング 法は前記問題を解消するに十分なエッチング選択性を有する。 補助層12に開口13を設けた後に、接点窓8を絶縁層20及び21にエッチ ングし、第2配線層9の導体トラック11を形成する。 図12、13及び14は本発明方法を用いて製造する半導体装置の第6実施例 の数工程を示す簡略断面図である。本例では、それぞれ100nm,75nm及 び50nmの厚さ及び300nm,300nm及び100nmの幅を有する第1 配線層3の多結晶シリコンの幅狭導体トラック22、23及び24を窒化シリコ ンのサブ層17上に設け、これの導体トラックにそれぞれ200nm,100n m及び50nmの厚さを有する熱酸化シリコンの絶縁層を設ける。本例でも50 nm以下の厚さの窒化シリコンの補助層14を用いる。開口7が設けられたフォ トレジストマスク6を被着した後に、開口15を補助層14にエッチングする。 この開口15は本例ではウェットエッチング法によりエッチングするが、このエ ッチングは反応性イオンエッチング法により実行することもできる。補助層14 及びサブ層17は同一の材料、本例では窒化シリコンからなるため、サブ層17 の、導体トラック24に隣接する部分28がエッチ除去される。このエッチング 処理を試験により予め決定した時間後に停止させることにより、サブ層17の部 分28がその厚さの大きな部分に亘ってエッチ除去されるのを避けることができ る。補助層14に開口15をエッチングした後に、接点窓8を絶縁層25、26 及び27にエッチングする。補助層は導体トラック22に隣接する絶縁層25の 残部で被覆されたままとなり、且つサブ層17は他の導体トラック23及び24 に隣接する部分が露出される。接点窓8のエッチング後に導体トラック11を有 する第2配線層9を設ける。このようにすると第1配線層3の極めて幅狭の導体 トラック22、23及び24との良好な接触を得ることができることが確かめら れた。図14は図13のB−B線上の断面図である。この図から明らかなように 、極めて幅狭の導体トラック24に対しても、導体トラック11を接点窓8より 幅狭にすることができる。 最後に、図15、16及び17は本発明半方法を用いて製造する半導体装置の 第7実施例の数工程を示す簡略断面図である。本例では、第1配線層3は窒化シ リコンのサブ層17の上に設けられた互いにオーバラップする導体トラック29 及び30を具える。これらの両トラックに酸化シリコンの熱成長絶縁層31及び 32を設ける。このような場合にも本発明の方法を適用することができる。50 nm以下の厚さの窒化シリコン補助層14及び開口7を有するフォトレジストマ スク6を設けた後に、接点窓8をエッチングする。本例ではこのエッチングを反 応性イオンエッチング法により行う。このエッチング処理により露出されたサブ 層17の部分33がその厚さの小部分に亘ってエッチング除去される。補助層1 4の部分34がそのまま残存する。しかし、図15から明らかなように、第2配 線層9の導体トラック11を形成する導電層10は互いにオーバラップする導体 トラック28及び29と良好に接触する。図17は図16のC−C線上の断面を 示す。この図から明らかなように、互いにオーバラップする導体トラック28及 び29を有する複雑な第1配線層でも導体トラック11を接点窓8より幅狭にす ることができる。
───────────────────────────────────────────────────── 【要約の続き】 ことができる。

Claims (1)

  1. 【特許請求の範囲】 1.第1配線層の導体トラックを半導体本体表面上に形成し、次いでこれらのト ラックを絶縁層で被覆し、該絶縁層の材料を導電材料に対し選択的にエッチング しうるウェットエッチング処理により該絶縁層に接点窓を形成し、該接点窓によ り第1配線層の導体トラックの少なくとも一部分を露出させ、次いで導電材料の 層を半導体本体表面上に堆積し、この導電材料層に内に第2配線層の導体トラッ クを形成することにより、半導体本体表面に同一導電材料からなる導体トラック の多層配線構造が設けられた半導体装置を製造する方法において、前記接点窓を 形成する前に、絶縁材料の補助層を前記絶縁層上に設け、その後で最初にこの補 助層の前記接点窓の区域に開口をエッチングし、次に前記絶縁層の絶縁材料を導 電材料に対してのみならずこの補助層の絶縁材料に対しても選択的にエッチング しうるウェットエッチング処理を半導体本体に施して前記接点窓を前記絶縁層に 形成することを特徴とする半導体装置の製造方法。 2.前記補助層は半導体本体の全表面上に気相成長法により堆積することを特徴 とする請求の範囲1記載の方法。 3.前記補助層は半導体本体の全表面上に50nm以下の厚さに堆積することを 特徴とする請求の範囲2記載の方法。 4.第1配線層の導体トラックを絶縁サブ層上に設け、この絶縁サブ層の材料は この材料に対し前記絶縁層の材料を選択的にエッチングしうるものとすることを 特徴とする請求の範囲1〜3のいずれかに記載の方法。 5.第1配線層の導体トラックを前記補助層の材料と同一の材料からなる絶縁サ ブ層上に設けることを特徴とする請求の範囲4記載の方法。 6.前記絶縁サブ層及び前記補助層は窒化シリコンからなることを特徴とする請 求の範囲5記載の方法。 7.第1配線層の導体トラックは多結晶シリコンからなり、これらの導体トラッ ク上の前記絶縁層は多結晶シリコンの酸化により形成することを特徴とする請求 の範囲5記載の方法。
JP7526198A 1994-04-07 1995-03-17 半導体本体表面に多層配線構造が設けられた半導体装置の製造方法 Abandoned JPH08511659A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP94200940 1994-04-07
EP94200940.8 1994-04-07
PCT/IB1995/000180 WO1995028000A2 (en) 1994-04-07 1995-03-17 Method of manufacturing a semiconductor device with a multilayer wiring structure containing narrow vias

Publications (1)

Publication Number Publication Date
JPH08511659A true JPH08511659A (ja) 1996-12-03

Family

ID=8216774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7526198A Abandoned JPH08511659A (ja) 1994-04-07 1995-03-17 半導体本体表面に多層配線構造が設けられた半導体装置の製造方法

Country Status (4)

Country Link
EP (1) EP0704105A2 (ja)
JP (1) JPH08511659A (ja)
KR (1) KR100374527B1 (ja)
WO (1) WO1995028000A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012195302A (ja) * 2006-07-25 2012-10-11 Lg Chem Ltd 有機発光素子の製造方法およびこれによって製造された有機発光素子

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046100A (en) * 1996-12-12 2000-04-04 Applied Materials, Inc. Method of fabricating a fabricating plug and near-zero overlap interconnect line
CN100416409C (zh) * 2001-03-29 2008-09-03 大日本印刷株式会社 采用湿蚀刻的电子部件的制造方法
DE10320166B4 (de) * 2002-05-16 2007-06-06 Dalsa Corp., Waterloo Pixelentwurf für CCD-Bildsensoren

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4176029A (en) * 1978-03-02 1979-11-27 Sperry Rand Corporation Subminiature bore and conductor formation
EP0282820A1 (de) * 1987-03-13 1988-09-21 Siemens Aktiengesellschaft Verfahren zum Erzeugen von Kontaktlöchern mit abgeschrägten Flanken in Zwischenoxidschichten
DE3914602A1 (de) * 1989-05-03 1990-11-08 Bosch Gmbh Robert Verfahren zum erzeugen von kontaktloechern in isolationsschichten
US4943539A (en) * 1989-05-09 1990-07-24 Motorola, Inc. Process for making a multilayer metallization structure
EP0523856A3 (en) * 1991-06-28 1993-03-17 Sgs-Thomson Microelectronics, Inc. Method of via formation for multilevel interconnect integrated circuits
US5246883A (en) * 1992-02-06 1993-09-21 Sgs-Thomson Microelectronics, Inc. Semiconductor contact via structure and method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012195302A (ja) * 2006-07-25 2012-10-11 Lg Chem Ltd 有機発光素子の製造方法およびこれによって製造された有機発光素子

Also Published As

Publication number Publication date
WO1995028000A3 (en) 1995-12-28
WO1995028000A2 (en) 1995-10-19
EP0704105A2 (en) 1996-04-03
KR100374527B1 (ko) 2003-05-09
KR960702940A (ko) 1996-05-23

Similar Documents

Publication Publication Date Title
JPH01503021A (ja) シリコンウエハ内に貫通導体を形成する為の平担化方法
JPS6144470A (ja) 集積回路チップにおける金属充填方法
JPH04229616A (ja) 半導体層構造に開口を製造する方法
JPH08511659A (ja) 半導体本体表面に多層配線構造が設けられた半導体装置の製造方法
JPS63142A (ja) 半導体装置の製造方法
JP3534269B2 (ja) 半導体装置及びその製造方法
EP0704105A1 (en) Method of manufacturing a semiconductor device with a semiconductor body having a surface provided with a multilayer wiring structure
KR0152919B1 (ko) 반도체 소자 제조방법
JPH02156537A (ja) 半導体装置の製造方法
JPH07122518A (ja) コンタクト電極の形成方法
JPH0334675B2 (ja)
JPH01268150A (ja) 半導体装置
JPS6312381B2 (ja)
JPH0427703B2 (ja)
JPS61256743A (ja) 半導体装置の製造方法
JPH05183156A (ja) 半導体装置及びその製造方法
JPS62115744A (ja) 半導体装置
JPH04288834A (ja) 半導体装置の製造方法
JPS6146051A (ja) 配線方法
JPS6149439A (ja) 半導体装置の製造方法
JPS5841775B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JPH01241845A (ja) 半導体装置の製造方法
JPS61276346A (ja) 半導体装置およびその製造方法
JPH043962A (ja) 半導体装置およびその製造方法
JPH05152444A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20040412